JP2008004894A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008004894A
JP2008004894A JP2006175636A JP2006175636A JP2008004894A JP 2008004894 A JP2008004894 A JP 2008004894A JP 2006175636 A JP2006175636 A JP 2006175636A JP 2006175636 A JP2006175636 A JP 2006175636A JP 2008004894 A JP2008004894 A JP 2008004894A
Authority
JP
Japan
Prior art keywords
region
active region
insulating film
element isolation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006175636A
Other languages
English (en)
Inventor
Yoshinori Tanaka
義典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006175636A priority Critical patent/JP2008004894A/ja
Priority to US11/812,298 priority patent/US7829419B2/en
Publication of JP2008004894A publication Critical patent/JP2008004894A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】互いに隣接するシリコンエピタキシャル層同士のショートを防止する。
【解決手段】活性領域１３の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域１３の露出面には凹部１３ａが形成される。これにより、素子分離領域１２を構成するフィールド酸化膜１２の側面部分１２ａが露出し、凹部１３ａの周囲がフィールド酸化膜の側面部分１２ａで囲まれた状態となる。その後、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、活性領域の露出面は掘り下げられており、活性領域１３の幅方向の両端はフィールド酸化膜による壁で囲われていることから、シリコンエピタキシャル層１９の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層１９、１９間のショートを防止することができる。
【選択図】図８

Description

本発明は、半導体装置及びその製造方法に関し、特に、ソース／ドレイン領域上にエピタキシャル層が形成された構造を有する半導体装置及びその製造方法に関するものである。
近年、ＤＲＡＭセルのフィールドピッチの縮小に伴い、メモリセルトランジスタのチャネル幅Ｗの確保が困難となってきており、トランジスタ特性の低下、書込特性やリフレッシュ特性など、ＤＲＡＭの重要特性に悪影響を与えている。また、ＤＲＡＭセルの微細化により、縦型トランジスタのアスペクト比も増加し、ソース／ドレイン領域とセルコンタクトとの接続不良或いはコンタクト抵抗の増加、ＳＡＣ（Self Align Contact）やエッチングにおける加工マージンの減少等が大きな問題となってきている。特に、最近になって量産化が進められている６Ｆ２のセル面積を有するＤＲＡＭのフィールドピッチは、８Ｆ２のセル面積を有する同一デザインルール下のＤＲＡＭよりもさらに縮小されることから、トランジスタ特性の確保はさらに厳しいものなる。
そこで最近、活性領域を素子分離領域よりも突出させ、これにより形成された活性領域の側面を利用してチャネル幅Ｗを確保する方法が提案されている（特許文献１参照）。この方法によれば、フィールドピッチを一定としたまま、より広いチャネル幅Ｗを確保することが可能である。換言すれば、トランジスタ特性を低下させることなく、フィールドピッチの大幅な縮小が可能となる。
また、選択的エピタキシャル成長法（Selective Epitaxial Growth：ＳＥＧ）によってシリコン基板をせり上げ、ソース／ドレイン領域上シリコンエピタキシャル層を形成する方法も提案されている（特許文献２参照）。この方法によれば、ソース／ドレイン領域とセルコンタクトの電気的接続を確実にすることができ、メモリセルトランジスタの短チャネル効果を抑制すると共にコンタクト抵抗やビット線容量（Ｃｂ）の増加を抑制することも可能となる。
特開２００１−３５９８３号公報 特開２００５−１０９３４６号公報
しかしながら、選択的エピタキシャル成長法はシリコン基板上にシリコン結晶を選択的に成長させる技術であるため、シリコン結晶の成長方向によっては、隣接するエピタキシャル層同士がショートするおそれがある。特に、突出した活性領域を有するシリコン基板では、活性領域の側面においてシリコンエピタキシャル層の横方向への成長が進行し、隣接するシリコンエピタキシャル層同士がショートしやすいという問題がある。
図３９は、従来のＤＲＡＭセルトランジスタの平面レイアウトを模式的に示す略平面図であり、図４０（ａ）は図３９のP−P線に沿った略断面図、図４０（ｂ）は図３９のQ−Q線に沿った略断面図、図４０（ｃ）は図３９のR−R線に沿った略断面図である。
図３９に示すように、シリコン基板１１上の活性領域１３は、周囲を素子分離領域１２に囲まれた細長い島状の領域であり、その長手方向はワード線（ゲート電極）１５の配線方向と直交する方向（Ｘ方向）に対して所定の角度をなしている。複数の活性領域１３はその長手方向に一直線上に配列されており、かつ、ワード線１５の配線方向（Ｙ方向）に対しても等間隔に配列されている。図４０（ａ）乃至（ｃ）に示すように、活性領域１３の表面は素子分離領域１２よりも突出しており、活性領域１３の側面部分を利用してより広いチャネル幅Ｗが確保されている。なお、図示の活性領域１３は、側面の立ち上がりが緩やかなラウンドタイプの活性領域である。
図示のように、ワード線１５に覆われていない活性領域１３の露出面には不純物拡散領域が形成されるが、不純物拡散領域の直上にはシリコンエピタキシャル層１９が形成され、その直上にはセルコンタクト２２が形成されている。さらに、セルコンタクト２２の上層には、Ｘ方向に延びるビット線２４が配線されている。ビット線は、活性領域１３の中央のセルコンタクト２２上を通過し、且つ両端のセルコンタクト２２の上方を避けるように蛇行して配線される。
ここで、図４０（ｂ）に示すように、活性領域１３の側面が露出している場合には、シリコンエピタキシャル層は基板面と垂直な方向のみならず平行な方向（Ｙ方向）にも成長しやすく、このまま成長すれば隣接するシリコンエピタキシャル層１９、１９同士がショートするおそれがある。シリコンエピタキシャル層１９、１９同士がショートしてしまう前にシリコンエピタキシャル層の成長を止めれば問題ないと思われるが、この場合はシリコンエピタキシャル層１９の十分な厚みを確保することができず、メモリセルトランジスタの短チャネル効果を抑制することが困難となる。したがって、互いに隣接するシリコンエピタキシャル層同士のショートを確実に回避する新たな方法が切望されている。
したがって、本発明の目的は、不純物拡散領域上にシリコンエピタキシャル層を形成する場合において、互いに隣接するシリコンエピタキシャル層同士のショートを防止することが可能な半導体装置の構造を提供することにある。
また、本発明の他の目的は、不純物拡散領域上にシリコンエピタキシャル層を形成する場合において、互いに隣接するシリコンエピタキシャル層同士のショートを防止することが可能な半導体装置の製造方法を提供することにある。
本発明の上記目的は、半導体基板と、前記半導体基板上に形成された素子分離領域によって互いに分離された複数の活性領域と、前記活性領域上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記ゲート電極の側面に形成されたサイドウォール絶縁膜と、前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に形成された凹部と、前記凹部の周囲に設けられたダム絶縁膜と、前記凹部内に形成されたシリコンエピタキシャル層とを備えることを特徴とする半導体装置によって達成される。ここで、ダム絶縁膜とは、後に詳述するように、シリコンエピタキシャル層の横方向への成長を物理的に抑止するための壁となる絶縁膜を意味しているので、このように呼称している。
本発明において、活性領域は、素子分離領域よりも突出した形状を有することが好ましい。活性領域が突出している場合、活性領域の側面部分によってシリコンエピタキシャル層の横方向への成長が進行しやすくなるが、そのような場合でもシリコンエピタキシャル層の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。すなわち、活性領域が突出している場合には、本発明による顕著な効果を得ることができる。ここで、活性領域としては、ピラータイプであってもよく、ラウンドタイプであってもよい。活性領域がピラータイプの場合、ダム絶縁膜は、サイドウォール絶縁膜と同時に形成された同一の絶縁材料からなることが好ましい。また、活性領域がラウンドタイプの場合、ダム絶縁膜は、素子分離領域を構成する絶縁膜からなることが好ましい。
本発明の上記目的はまた、半導体基板上に素子分離領域を形成する素子分離工程と、前記素子分離領域によって互いに分離された複数の活性領域上にゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極の側面にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程と、前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に凹部を形成する掘り下げ工程と、前記凹部が形成された前記活性領域の露出面にエピタキシャル層を形成するエピタキシャル層形成工程とを備えることを特徴とする半導体装置の製造方法によっても達成される。
本発明において、素子分離工程は、素子分離領域を掘り下げて、活性領域を素子分離領域よりも突出させる工程を含むことが好ましい。このようにすることで、ピラータイプ又はラウンドタイプの活性領域を形成することができ、チャネル幅をより広く確保することができる。だたし、活性領域が平面のみならず側面も有することから、シリコンエピタキシャル層の横方向への成長が進行しやすくなるが、そのような場合でもシリコンエピタキシャル層の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。すなわち、活性領域を突出させる場合には、本発明による顕著な効果を得ることができる。
本発明において、掘り下げ工程は、活性領域の周囲にサイドウォール絶縁膜と同時に形成されるダム絶縁膜よりも低くなるように、活性領域の露出面を掘り下げる工程を含むことが好ましい。このように、サイドウォール絶縁膜の形成時に残存する絶縁材料をダム絶縁膜として利用すれば、活性領域を素子分離領域よりも低く掘り下げることなく、所望の掘り下げ量を確保することができる。
本発明において、素子分離工程は、活性領域のコーナー部分をラウンドさせる工程をさらに含むことが好ましい。これによれば、ラウンドタイプの活性領域を形成することができ、ピラータイプよりもゲート酸化膜の絶縁耐圧を向上させることができる。この場合、掘り下げ工程は、素子分離領域よりも低くなるように、活性領域の露出面を掘り下げる工程を含むことが好ましい。このようにすることで、素子分離領域の側面部分をダム絶縁膜として利用することができる。
本発明においては、メモリ領域及び周辺回路領域を略同時に形成する工程を含み、メモリ領域に対してのみ掘り下げ工程を適用することが好ましい。このようにすれば、周辺回路領域において、シリコンエピタキシャル層の平面方向の面積を広げることができ、メタルコンタクトに対する十分な重ねマージンを確保することができる。
本発明によれば、活性領域の周囲に存在する素子分離領域、或いはサイドウォール絶縁膜の形成時に活性領域の周囲に残存する絶縁膜が、ゲート電極及びサイドウォール絶縁膜によって覆われていない活性領域の露出面の周囲を覆う壁の一部となり、シリコンエピタキシャル層の横方向への成長を抑制するダム絶縁膜としての役割を果たすので、たとえ活性領域がピラータイプやラウンドタイプであったとしても、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１乃至図１１は、本発明の第１の実施形態に係る半導体装置の一つであるＤＲＡＭのメモリアレイ領域の製造工程を示す図であって、図１は略平面図、図２乃至１１は略断面図である。特に、図１は活性領域の平面レイアウト、図２（ａ）乃至１０（ａ）並びに図１１は図１のＰ−Ｐ断面、図２（ｂ）乃至１０（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応している。
ＤＲＡＭ１０のメモリアレイ１０ａの製造では、まず図１及び図２（ａ）及び（ｂ）に示すように、ｐ型シリコン基板１１上にＳＴＩ（Shallow Trench Isolation）等の方法により素子分離領域１２を形成し、素子分離領域１２によって互いに分離された複数の活性領域１３を形成する。活性領域１３は、図１に示すように、周囲を素子分離領域１２に囲まれた細長い島状の領域であり、その長手方向は、後述するワード線の配線方向と直交する方向（Ｘ方向）に対して約１８度の角度をなしている。複数の活性領域１３はその長手方向に一直線上に配列されており、且つ、ワード線の配線方向（Ｙ方向）に対しても等間隔に配列されている。なお、活性領域１３がＸ方向となす角度θ０は、約１８度であることが好ましい。活性領域をＸ方向と約１８度をなす直線上に整列させた場合には、最適化された６Ｆ２レイアウトを実現することができる。活性領域１３の幅Ｗ０は約１Ｆ（［Ｆ」は最小加工寸法）、活性領域１３の長さＬ０は約５．１Ｆ、Ｙ方向に隣接する活性領域１３、１３間の中心距離Ｌ１は約２Ｆに設定されることが好ましい。
素子分離領域１２の形成では、ｐ型シリコン基板１１の主面に約０.３μｍの深さを有する溝をドライエッチングにより形成し、溝の内壁を含む基板全面に薄いシリコン酸化膜を約１０００℃の熱酸化により形成した後、溝の内部を含む基板全面に４００〜５００ｎｍの厚みを有するシリコン酸化膜（フィールド酸化膜）をＣＶＤ（Chemical Vapor Deposition）法によって堆積させる。その後、シリコン基板１１上の不要なフィールド酸化膜をＣＭＰ(Chemical Mechanical Polishing)により除去して、フィールド酸化膜を溝の内部にのみ残すことにより、素子分離領域１２が形成される。
次に、図３（ａ）及び（ｂ）に示すように、活性領域１３の表面にゲート酸化膜１４を形成する。ゲート酸化膜１４の形成では、まず活性領域１３の表面を熱酸化することにより薄いシリコン酸化膜（犠牲酸化膜）を形成し、この犠牲酸化膜を除去することにより、活性領域１３の表面のダメージを修復する。その後、活性領域１３を８００〜１１００℃で熱酸化し、６〜８ｎｍ程度の厚みを有するシリコン酸化膜を形成することにより、ゲート酸化膜１４が形成される。
次に、図４（ａ）及び（ｂ）に示すように、ＤＲＡＭアレイのワード線となるメモリセルトランジスタのゲート電極１５を形成すると共に、ゲート電極１５の上面を保護するゲートキャップ絶縁膜１６を形成する。ゲート電極１５及びゲートキャップ絶縁膜１６の形成では、まずゲート酸化膜１４が形成された基板全面に膜厚約７０ｎｍのＤＯＰＯＳ（Doped Polysilicon）膜、膜厚約５ｎｍのタングステンシリサイド膜、膜厚５〜１０ｎｍの窒化タングステン膜、及び膜厚３０〜６０ｎｍのタングステン膜を順次積層してなる導電膜を形成し、さらにゲートキャップ絶縁膜１６となるシリコン窒化膜を形成する。次に、これらの多層膜を直線状にパターニングすることにより、Ｙ方向に延びる複数のゲート電極１５及びゲートキャップ絶縁膜１６が形成される。その後、パターニングされたゲート電極１５をライト酸化処理することにより、ＤＯＰＯＳ膜の側面に薄いシリコン酸化膜（不図示）が形成される。ライト酸化処理には、窒化タングステン膜及びタングステン膜が酸化されず、ＤＯＰＯＳ膜及びシリコン基板が選択的に酸化される選択酸化条件を用いることができる。
次に、図５（ａ）及び（ｂ）に示すように、ゲートキャップ絶縁膜１６及びゲート電極１５をマスクとして用い、これらによって覆われた領域を除く活性領域１３の露出面に、シリコン基板１１中の不純物とは反対の導電型を有する不純物をイオン注入することにより、セルトランジスタのＬＤＤ（Lightly Doped Drain）領域１７を形成する。ＬＤＤ領域１７の形成では、活性領域１３の表面に形成されたシリコン酸化膜１４を介して、ｐ型シリコン基板１１中に５×１０１２〜１×１０１４ｃｍ−2程度のリン（Ｐ）を１０〜４０ｋｅＶで注入してもよく、５×１０１２〜１×１０１４ｃｍ−2程度のヒ素（Ａｓ）を５〜３０ｋｅＶで注入してもよい。
次に、図６（ａ）及び（ｂ）に示すように、ゲート電極１５の両側面を保護するサイドウォール絶縁膜１８を形成する。サイドウォール絶縁膜１８の形成では、基板全面に２０〜３０ｎｍ程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜を異方性エッチング（エッチバック）することにより、シリコン窒化膜をゲート電極１５及びゲートキャップ絶縁膜１６の側面にのみ残存させる。なお、このエッチバックにより活性領域１３の露出面上のゲート酸化膜１４も除去される。こうしてサイドウォール絶縁膜１８が形成され、ゲート電極１５はゲートキャップ絶縁膜１６とサイドウォール絶縁膜１８からなる保護絶縁膜で覆われた状態となる。
次に、図７（ａ）及び（ｂ）に示すように、ゲートキャップ絶縁膜１６及びサイドウォール絶縁膜１８をマスクとして用い、これらによって覆われた領域を除く活性領域１３の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域１３の露出面に凹部１３ａを形成する。凹部１３ａの深さは、２０ｎｍ〜５０ｎｍであることが好ましく、３０〜４０ｎｍであることがより好ましい。浅すぎると掘り下げによる十分な効果が得られず、深すぎるとシリコンエピタキシャル層の形成が困難となるからである。これにより、図７（ｂ）に示すように、素子分離領域１２を構成するフィールド酸化膜の側面部分１２ａが露出し、凹部１３ａの周囲のうち、活性領域１３の幅方向の両端がフィールド酸化膜の側面部分１２ａで囲まれた状態となる。すなわち、この側面部分１２ａによって凹部１３ａの内壁面の一部が形成された状態となる。この素子分離領域１２を構成するフィールド酸化膜の側面部分１２ａがダム絶縁に相当する。
次に、図８（ａ）及び（ｂ）に示すように、選択的エピタキシャル成長により、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。シリコンエピタキシャル層１９は、リン（Ｐ）、ヒ素（Ａｓ）等の不純物が含まれない状態で形成されてもよく、そのような不純物が含まれた状態で形成されてもよい。ここで、図７（ｂ）に示したように、活性領域１３の露出面は掘り下げられており、活性領域１３の幅方向の両端はフィールド酸化膜（素子分離領域１２）の側面部分１２ａで囲われていることから、シリコンエピタキシャル層１９の横方向への成長が抑制される。したがって、図８（ｂ）に示すように、Ｙ方向において互いに隣接するシリコンエピタキシャル層１９、１９を確実に分離することができる。なお、シリコンエピタキシャル層１９のＹ方向の幅は１２０〜１６０ｎｍ程度、シリコンエピタキシャル層１９の厚みは３０〜８０ｎｍ程度、Ｙ方向において互いに隣接するシリコンエピタキシャル層１９、１９間の分離マージンは３０ｎｍ程度であることが好ましい。
次に、図９（ａ）及び（ｂ）に示すように、シリコン基板１１中の不純物とは反対の導電型を有する不純物をさらにイオン注入することにより、シリコンエピタキシャル層１９内に不純物拡散領域２０を形成する。図９（ａ）及び（ｂ）では便宜上シリコンエピタキシャル層１９の下に位置するシリコン基板まで不純物拡散領域２０が形成されたように示しているが、このように深い位置まで形成する必要はない。後の工程で付加される熱処理を考慮して、最終的にＬＤＤ領域１７に接続するように調整することができる。不純物拡散領域２０の形成では、シリコンエピタキシャル層１９を介して、ｐ型シリコン基板１１中に５×１０１２〜１×１０１４ｃｍ−2程度のリン（Ｐ）を１０〜４０ｋｅＶで注入してもよく、あるいは５×１０１２〜１×１０１４ｃｍ−2程度のヒ素（Ａｓ）を５〜３０ｋｅｖで注入してもよい。こうして形成された不純物拡散領域２０はセルトランジスタのソース／ドレイン領域となる。
次に、図１０（ａ）及び（ｂ）に示すように、各シリコンエピタキシャル層１９の上方にコンタクトプラグ（セルコンタクト）２２を形成する。セルコンタクト２２の形成では、まず基板全面に所定の厚みを有するＢＰＳＧ（Boro-Phospho Silicate Glass）からなる層間絶縁膜２１ａを形成する。次に、レジストマスクを用いたフォトリソグラフィ及びドライエッチングにより、シリコンエピタキシャル層１９の上方において層間絶縁膜２１ａを貫通するコンタクトホールを形成する。そして、コンタクトホール内をＤＯＰＯＳ等の導電性材料で埋めることにより、セルコンタクト２２が形成される。こうして形成されたセルコンタクト２２は、シリコンエピタキシャル層１９を介してメモリセルトランジスタのソース／ドレイン領域となる不純物拡散領域２０と電気的に接続される。
以上により、ＤＲＡＭのメモリセルトランジスタが完成する。その後、図１１に示すように、メモリセルトランジスタの上層に、層間絶縁膜２１ｂ乃至２１ｅ、ビット線コンタクト２３、ビット線２４、ストレージノードコンタクト２５、ストレージキャパシタ２６等を形成することにより、本実施形態のＤＲＡＭが完成する。なお、ストレージキャパシタ２６の容量を大きくするため、ストレージキャパシタ２６の下部電極を図示のようにＨＳＧ（Hemi-spherical Silicon Grain）で構成することが好ましい。
以上説明したように、本実施形態によれば、活性領域の露出面に凹部を形成することにより、素子分離領域を構成するフィールド酸化膜の側面部分が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
一方、ＤＲＡＭの周辺回路領域については以下のように製造することができる。
図１２乃至図２３は、ＤＲＡＭの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、図１２は略平面図、図１３（ａ）乃至２３（ａ）は、図２（ａ）乃至図１０（ａ）と同様、メモリアレイ領域１０ａのＰ−Ｐ断面、図１３（ｂ）乃至２３（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面にそれぞれ対応している。
ＤＲＡＭ１０の周辺回路領域１０ｂの製造では、図１２及び図１３（ｂ）に示すように、まずｐ型シリコン基板１１上に素子分離領域１２を形成し、これによって互いに分離された複数の活性領域１３を形成する。この活性領域１３は、図１２に示すように、周囲を素子分離領域１２に囲まれた略矩形状の領域であって、メモリアレイ領域１０ａ内の活性領域１３に比べて十分に広い面積を有している。図１３に示すように、周辺回路領域１０ｂ内の活性領域１３は、メモリアレイ領域１０ａ内の活性領域１３と同時に形成される。その後、図１４乃至１７に示すように、ゲート酸化膜１４、ゲート電極１５、ゲートキャップ絶縁膜１６、ＬＤＤ領域１７及びサイドウォール絶縁膜１８がそれぞれ形成されるが、これらの形成工程も前述のメモリアレイ領域１０ａと同じであるため、詳細な説明を省略する。
次に、図１８に示すように、メモリアレイ領域１０ａにおいては、活性領域１３の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域１３の露出面に凹部１３ａが形成されるが、周辺回路領域１０ｂに対してはそのような凹部の形成を行わず、平坦な活性領域１３が使用される。そのため、メモリアレイ領域１０ａ内の活性領域１３の露出面をエッチングする前に周辺回路領域１０ｂ上にレジストマスク２９が施され、エッチング完了後にはレジストマスク２９が除去される。
次に、図１９に示すように、選択的エピタキシャル成長により、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、メモリアレイ領域１０ａと異なり、周辺回路領域１０ｂ内の活性領域１３には凹部１３ａが形成されていないため、活性領域１３の幅方向の両端に素子分離領域１２による壁が存在せず、シリコンエピタキシャル層１９の横方向への成長は進行する。しかし、周辺回路領域１０ｂにおいては、互いに隣接するシリコンエピタキシャル層１９、１９間がショートするほど両者が隣接していないことから、メモリアレイ領域のような問題が発生することはない。それよりもむしろ、シリコンエピタキシャル層１９の横方向への成長により、シリコンエピタキシャル層１９の平面方向の面積を広げることができるので、シリコンエピタキシャル層１９に対するメタルコンタクトの重ね余裕を広げることができるという利点がある。
次に、図２０に示すように、周辺回路領域１０ｂをフォトレジスト３０で被覆した状態で、シリコン基板１１中の不純物とは反対の導電型を有する不純物をメモリセル領域１０ａにイオン注入し、不純物拡散領域２０を形成する。その後、フォトレジスト３０は除去される。
次に、図２１に示すように、メモリセル領域１０ａをフォトレジスト３１で被覆した状態で、シリコン基板１１中の不純物とは反対の導電型を有する不純物を周辺回路領域１０ｂにイオン注入し、不純物拡散領域２０ａを形成する。周辺回路領域１０ｂを、ｎチャネルＭＯＳトランジスタ領域とｐチャネルＭＯＳトランジスタ領域との組み合わせで構成する場合には、一方のトランジスタ領域をフォトレジストで被覆した状態で他方のトランジスタ領域へイオン注入する工程を繰り返して、双方のトランジスタ領域への不純物拡散領域２０ａを形成する。ｎチャネルＭＯＳトランジスタ領域へは、１×１０１５〜５×１０１５ｃｍ−２程度のヒ素（Ａｓ）を１０〜５０ｋeｖで注入する。また、ｐチャネルＭＯＳトランジスタ領域へは、１×１０１５〜５×１０１５ｃｍ−２程度の二フッ化ホウ素（ＢＦ２）を１０〜３０ｋeｖで注入する。
次に、図２２に示すように、メモリセル領域１０ａの各シリコンエピタキシャル層１９の上方にセルコンタクト２２を形成する。セルコンタクト２２の形成方法は、図１０と同じであるため、説明を省略する。このとき、周辺回路領域１０ｂは、層間絶縁膜２１ａで覆われた状態となっている。
次に、図２３に示すように、メモリセル領域１０ａにはビット線コンタクト２３を、周辺回路領域１０ｂにはメタルコンタクト２７をそれぞれ形成する。まず基板全面に所定の厚みを有するＢＰＳＧからなる層間絶縁膜２１ｂを形成する。その後、リソグラフィとドライエッチングを用いて、メモリセル領域１０ａには層間絶縁膜２１ｂを貫通するビット線コンタクトホールを、周辺回路領域１０ｂには層間絶縁膜２１ａ及び２１ｂを貫通するメタルコンタクトホールを同時に形成する。その後、各コンタクトホール内をタングステン等の高融点金属材料で埋め込むことにより、メモリセル領域１０ａにはビット線コンタクト２３を、周辺回路領域１０ｂにはメタルコンタクト２７を形成する。こうして形成されたメタルコンタクト２７は、シリコンエピタキシャル層１９を介して不純物拡散領域２０ａと電気的に接続される。
このように、ＤＲＡＭの周辺回路領域１０ｂの形成では、周辺回路トランジスタの不純物拡散領域に凹部を形成せず、シリコンエピタキシャル層１９の横方向への成長を許容することにより、シリコンエピタキシャル層１９の平面方向の面積を広げることができる。したがって、メタルコンタクト２７に対するシリコンエピタキシャル層の重ねマージンを十分に確保することができる。
次に、本発明の第２の実施形態について詳細に説明する。第２の実施形態は、ピラータイプの活性領域を有するシリコン基板を用いたものである。
図２４乃至図３９は、本発明の第２の実施形態に係る半導体装置の一つであるＤＲＡＭのメモリアレイ領域の製造工程を示す略断面図である。特に、図２４乃至２９の（ａ）は図１のＰ−Ｐ断面、図２４乃至２９の（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応している。
ＤＲＡＭ１０のメモリアレイ領域の製造では、第１の実施形態と同様、まずｐ型シリコン基板１１上にＳＴＩ等の方法により素子分離領域１２を形成し、素子分離領域１２によって互いに分離された複数の活性領域１３を形成する（図１及び図２（ａ）及び（ｂ）参照）。次に、図２４（ａ）及び（ｂ）に示すように、素子分離領域１２を構成するフィールド酸化膜の表面部分をドライエッチングにより除去し、素子分離領域１２を掘り下げることにより、活性領域１３の表面を素子分離領域１２よりも突出させる。こうして、シリコン基板１１上にピラータイプの活性領域１３が形成される。なお、活性領域１３の突出量は１０〜３０ｎｍであることが好ましく、１５〜２５ｎｍであることがさらに好ましい。
その後、第１の実施形態と同様、ゲート酸化膜１４、ゲート電極１５、ゲートキャップ絶縁膜１６及びＬＤＤ領域１７を順次形成して（図３乃至図５参照）、図２５（ａ）及び（ｂ）に示すような構造を有するシリコン基板１１を形成する。
次に、図２６（ａ）及び（ｂ）に示すように、ゲート電極１５の両側面を保護するサイドウォール絶縁膜１８を形成する。サイドウォール絶縁膜１８の形成では、第１の実施形態と同様、基板全面に２０〜３０ｎｍ程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜をエッチバックすることにより、シリコン窒化膜をゲート電極１５及びゲートキャップ絶縁膜１６の側面にのみ残存させる。なお、このエッチバックにより活性領域１３の露出面上のゲート酸化膜１４も除去される。ここで、本実施形態の活性領域１３はピラータイプであり、平面のみならず側面も有することから、図３０（ａ）の斜視図に示すように、シリコン窒化膜は活性領域１３の周縁にも残存することになる。詳細は後述するが、本実施形態においてはこのシリコン窒化膜がシリコンエピタキシャル層の横方向への成長を抑制するダム絶縁膜１８ａとして用いられる。
次に、図２７（ａ）及び（ｂ）並びに図３０（ｂ）に示すように、ゲートキャップ絶縁膜１６及びサイドウォール絶縁膜１８をマスクとして用い、これらによって覆われた領域を除く活性領域１３の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域１３の露出面に凹部１３ａを形成する。特に、本実施形態においては、ダム絶縁膜１８ａよりも低くなるまで活性領域１３の表面が掘を下げるが、第１の実施形態のように素子分離領域１２よりも低くなるまで活性領域１３を掘り下げなくてもよい。凹部１３ａの深さは、２０〜４０ｎｍであることが好ましく、２５〜３５ｎｍであることがより好ましい。これにより、凹部１３ａの周囲のうち、活性領域１３の幅方向の両端がダム絶縁膜１８ａに囲まれた状態となる。
次に、図２８（ａ）及び（ｂ）に示すように、選択的エピタキシャル成長により、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、ピラータイプの活性領域上に形成されるシリコンエピタキシャル層１９は横方向に成長しやすいが、活性領域の幅方向の両端にはサイドウォール絶縁膜１８と共に形成されたシリコン窒化膜（ダム絶縁膜）で囲まれていることから、シリコンエピタキシャル層１９の横方向への成長が抑制される。したがって、図８（ｂ）に示すように、Ｙ方向において互いに隣接するシリコンエピタキシャル層１９、１９を確実に分離することができる。
その後、第１の実施形態と同様、不純物拡散領域２０及びセルコンタクト２２を順次形成することにより、図２９に示すＤＲＡＭセルトランジスタが完成する。さらに、第１の実施形態と同様、セルトランジスタの上層に、層間絶縁膜２１ｂ乃至２１ｄ、ビット線コンタクト２３、ビット線２４、ストレージノードコンタクト２５、ストレージキャパシタ２６等を形成することにより、本実施形態のＤＲＡＭが完成する。
以上説明したように、本実施形態によれば、ピラータイプの活性領域の露出面に凹部を形成することにより、サイドウォール絶縁膜の形成時に活性領域の周縁に残存するシリコン窒化膜が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
一方、第２の実施形態に係るＤＲＡＭの周辺回路領域の製造については、第１の実施形態と同様である。つまり、メモリアレイ領域１０ａ内の活性領域１３の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域１３の露出面には凹部１３ａが形成されるが、周辺回路領域１０ｂ内の活性領域１３の露出面にはそのような凹部１３ａを形成せず、平坦な活性領域１３のまま用いる。そのため、メモリアレイ領域１０ａ内の活性領域１３の露出面をエッチングする前に周辺回路領域１０ｂ上にレジストマスクが施され、エッチング完了後にはレジストマスクが除去される。
その後、図３１に示すように、選択的エピタキシャル成長により、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、メモリアレイ領域１０ａと異なり、周辺回路領域１０ｂ内の活性領域１３には凹部１３ａが形成されていないため、活性領域１３の幅方向の両端に素子分離領域１２による壁が存在せず、シリコンエピタキシャル層１９の横方向への成長は進行する。特に、本実施形態の場合、活性領域１３がピラータイプであるため、シリコンエピタキシャル層１９の横方向への成長が進行しやすい。しかし、シリコンエピタキシャル層１９の横方向への成長を許容することにより、シリコンエピタキシャル層１９の平面方向の面積を広げることができ、セルコンタクトに対する十分な重ねマージンを確保することができる。
次に、本発明の第３の実施形態について詳細に説明する。第３の実施形態は、ラウンドタイプの活性領域を有するシリコン基板を用いたものである。
図３２乃至図３７は、本発明の第３の実施形態に係る半導体装置の一つであるＤＲＡＭのメモリアレイ領域の製造工程を示す略断面図である。特に、図３２乃至３７の（ａ）は図１のＰ−Ｐ断面、図３２乃至３７の（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応している。
ＤＲＡＭ１０のメモリアレイ領域の製造では、第２の実施形態と同様、まずｐ型シリコン基板１１上にピラータイプの活性領域１３を形成する（図２４（ａ）及び（ｂ）参照）。その後、図３２（ａ）及び（ｂ）に示すように、シリコン基板１１を水素雰囲気中でアニールすることにより、ピラータイプの活性領域１３のコーナー部分をラウンドさせる。こうして、シリコン基板１１上にラウンドタイプの活性領域１３が形成される。なお、活性領域１３の突出量は１０〜３０ｎｍであることが好ましく、１５〜２５ｎｍであることがさらに好ましい。ラウンドタイプの活性領域は電界集中が起こりにくいため、ピラータイプよりも絶縁耐圧の点で優れている。
その後、第１の実施形態と同様、ゲート酸化膜１４、ゲート電極１５、ゲートキャップ絶縁膜１６及びＬＤＤ領域１７を順次形成して（図３乃至図５参照）、図３３（ａ）及び（ｂ）に示すような構造を有するシリコン基板１１を形成する。
次に、図３４（ａ）及び（ｂ）に示すように、ゲート電極１５の両側面を保護するサイドウォール絶縁膜１８を形成する。サイドウォール絶縁膜１８の形成では、第１の実施形態と同様、基板全面に２０〜３０ｎｍ程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜をエッチバックすることにより、シリコン窒化膜をゲート電極１５及びゲートキャップ絶縁膜１６の側面にのみ残存させる。なお、このエッチバックにより活性領域１３の露出面上のゲート酸化膜１４も除去される。ここで、本実施形態の活性領域１３はラウンドタイプであり、平面のみならず側面も有するが、第２の実施形態に示したピラータイプと異なり、側面の傾斜が緩やかなことから、活性領域１３の周縁にシリコン窒化膜が残存することはない。
次に、図３５（ａ）及び（ｂ）に示すように、ゲートキャップ絶縁膜１６及びサイドウォール絶縁膜１８をマスクとして用い、これらによって覆われた領域を除く活性領域１３の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域１３の露出面に凹部１３ａを形成する。特に、本実施形態においては、素子分離領域１２の表面よりも低くなるまで活性領域１３の表面が掘り下げられる。凹部１３ａの深さは、２０ｎｍ〜５０ｎｍであることが好ましく、３０〜４０ｎｍであることがより好ましい。これにより、図３５（ｂ）に示すように、素子分離領域１２を構成するフィールド酸化膜の側面部分１２ａが露出し、凹部１３ａの周囲のうち、活性領域１３の幅方向の両端がフィールド酸化膜の側面部分１２ａで囲まれた状態となる。すなわち、この側面部分１２ａによって凹部１３ａの内壁面の一部が形成された状態となる。
次に、図３６（ａ）及び（ｂ）に示すように、選択的エピタキシャル成長により、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、ラウンドタイプの活性領域１３はシリコンエピタキシャル層１９が横方向に成長しやすいが、活性領域１３の幅方向の両端はフィールド酸化膜の側面部分１２ａで囲われていることから、シリコンエピタキシャル層１９の横方向への成長が抑制される。したがって、図３６（ｂ）に示すように、Ｙ方向において互いに隣接するシリコンエピタキシャル層１９、１９を確実に分離することができる。
その後、第１の実施形態と同様、不純物拡散領域２０及びセルコンタクト２２を順次形成することにより、図３７（ａ）及び（ｂ）に示すＤＲＡＭのセルトランジスタが完成する。さらに、第１の実施形態と同様、セルトランジスタの上層に、層間絶縁膜２１ｂ乃至２１ｄ、ビット線コンタクト２３、ビット線２４、ストレージノードコンタクト２５、ストレージキャパシタ２６等を形成することにより、本実施形態のＤＲＡＭが完成する。
以上説明したように、本実施形態によれば、ラウンドタイプの活性領域の露出面に凹部を形成することにより、素子分離領域を構成するフィールド酸化膜の側面部分が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
一方、第３の実施形態に係るＤＲＡＭの周辺回路領域の製造については、第１の実施形態と同様である。つまり、メモリアレイ領域１０ａにおいては、活性領域１３の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域１３の露出面に凹部１３ａが形成されるが、周辺回路領域１０ｂに対してはそのような凹部１３ａは形成されず、平坦な活性領域１３が使用される。そのため、メモリアレイ領域１０ａ内の活性領域１３の露出面をエッチングする前に周辺回路領域１０ｂ上にレジストマスクが施され、エッチング完了後にはレジストマスクが除去される。
その後、図３８に示すように、選択的エピタキシャル成長により、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、メモリアレイ領域１０ａと異なり、周辺回路領域１０ｂ内の活性領域１３には凹部１３ａが形成されていないため、活性領域１３の幅方向の両端に素子分離領域１２による壁が存在せず、シリコンエピタキシャル層１９の横方向への成長は進行する。特に、本実施形態の場合、活性領域１３がピラータイプであるため、シリコンエピタキシャル層１９の横方向への成長が進行しやすい。しかし、シリコンエピタキシャル層１９の横方向への成長を許容することにより、シリコンエピタキシャル層１９の平面方向の面積を広げることができ、セルコンタクトに対する十分な重ねマージンを確保することができる。
本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。
例えば、上記各実施形態においては、図１に示したように、Ｘ方向に対して約１８度の角度をなす活性領域１３がその長手方向に一直線上に配列され、且つ、Ｙ方向に対しても等間隔に配列されている場合について説明したが、本発明はこのようなレイアウトに限定されるものではなく、種々のフィールドレイアウトに適用することができる。また、上記実施形態においては、６Ｆ２のセル面積を有するＤＲＡＭセルを例に説明したが、それ以外のセル面積を有するＤＲＡＭセルに適用することも可能である。
また、上記実施形態においては、活性領域１３内にＬＤＤ領域１７を形成しているが、本発明においてＬＤＤ領域１７の形成は必須ではない。また、上記実施形態においては、不純物拡散領域２０を形成するため、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入しているが、本発明においてイオン注入工程は必須ではない。例えば、他の熱処理工程によって、シリコンエピタキシャル層１９中の不純物を活性領域１３中に拡散させてもよく、或いは、セルコンタクト２２を構成するＤＯＰＯＳ膜に含まれる不純物がシリコンエピタキシャル層１９を介して活性領域１３中に拡散されるようにしてもよい。
図１は、本発明の第１の実施形態に係る半導体装置の一つであるＤＲＡＭアレイの製造工程の一部（活性領域の平面レイアウト）を示す略平面図である。 図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（素子分離領域の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（ゲート酸化膜の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図４（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（ゲート電極の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（ＬＤＤ領域を形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図６（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（サイドウォール絶縁膜の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図７（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（活性領域の掘り下げ）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図８（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（シリコンエピタキシャル層の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図９（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（不純物拡散領域の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図１０（ａ）及び（ｂ）は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（セルコンタクトを形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図１１は、本発明の第１の実施形態に係るＤＲＡＭアレイの製造工程の一部（ストレージキャパシタ等の形成）を示す略断面図であって、図１のＰ−Ｐ断面に対応するものである。 図１２は、ＤＲＡＭの周辺回路領域の平面レイアウトを示す略平面図である。 図１３（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（素子分離領域の形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図１４（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（ゲート酸化膜の形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図１５（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（ゲート電極及びゲートキャップ絶縁膜の形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図１６（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（ＬＤＤ領域の形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図１７（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（サイドウォール絶縁膜の形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図１８（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（活性領域の掘り下げ）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図１９（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（シリコンエピタキシャル層の形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図２０（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（イオン注入）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図２１（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（イオン注入）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図２２（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（セルコンタクトの形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図２３（ａ）及び（ｂ）は、ＤＲＡＭの周辺回路領域の製造工程の一部（ビット線コンタクト及びメタルコンタクトの形成）をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域１０ａのＰ−Ｐ断面、（ｂ）は周辺回路領域１０ｂのＰ−Ｐ断面である。 図２４（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部（ピラータイプ活性領域の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図２５（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部（ゲート酸化膜等の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図２６（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部（サイドウォール絶縁膜の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図２７（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部（活性領域の掘り下げ）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図２８（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部（シリコンエピタキシャル層の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図２９（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部（不純物拡散領域及びセルコンタクトの形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３０（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭアレイの製造工程の一部を示す略斜視図である。 図３１（ａ）及び（ｂ）は、本発明の第２の実施形態に係るＤＲＡＭの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域の断面図、（ｂ）は周辺回路領域の断面図である。 図３２（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭアレイの製造工程の一部（ラウンドタイプ活性領域の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３３（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭアレイの製造工程の一部（ゲート酸化膜等の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３４（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭアレイの製造工程の一部（サイドウォール絶縁膜の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３５（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭアレイの製造工程の一部（活性領域の掘り下げ）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３６（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭアレイの製造工程の一部（シリコンエピタキシャル層の形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３７（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭアレイの製造工程の一部（不純物拡散領域及びセルコンタクトの形成）を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。 図３８（ａ）及び（ｂ）は、本発明の第３の実施形態に係るＤＲＡＭの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、（ａ）メモリアレイ領域の断面図、（ｂ）は周辺回路領域の断面図である。 図３９は、従来のＤＲＡＭアレイの製造工程の一部を示す略平面図である。 図４０（ａ）及び（ｂ）は、従来のＤＲＡＭアレイの製造工程の一部を示す略断面図であって、（ａ）は図１のＰ−Ｐ断面、（ｂ）は図１のＱ−Ｑ断面にそれぞれ対応するものである。
符号の説明
１０ａ メモリアレイ領域
１０ｂ 周辺回路領域
１１ ｐシリコン基板
１２ 素子分離領域（フィールド酸化膜）
１２ａ フィールド酸化膜の側面部分
１３ 活性領域
１３ａ 活性領域内の凹部
１４ ゲート酸化膜
１５ ゲート電極（ワード線）
１６ ゲートキャップ絶縁膜
１７ ＬＤＤ領域
１８ サイドウォール絶縁膜
１８ａ ダム絶縁膜
１９ シリコンエピタキシャル層
２０ 不純物拡散領域（ソース／ドレイン領域）
２０ａ 不純物拡散領域（ソース／ドレイン領域）
２１ａ-２１ｅ 層間絶縁膜
２２ セルコンタクト
２３ ビット線コンタクト
２４ ビット線
２５ ストレージノードコンタクト
２６ ストレージキャパシタ
２７ メタルコンタクト
２９ レジストマスク
３０ フォトレジスト
３１ フォトレジスト

Claims (12)

  1. 半導体基板と、
    前記半導体基板上に形成された素子分離領域によって互いに分離された複数の活性領域と、
    前記活性領域上に形成されたゲート酸化膜と、
    前記ゲート酸化膜上に形成されたゲート電極と、
    前記ゲート電極の側面に形成されたサイドウォール絶縁膜と、
    前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に形成された凹部と、
    前記凹部の周囲に設けられたダム絶縁膜と、
    前記凹部内に形成されたエピタキシャル層とを備えることを特徴とする半導体装置。
  2. 前記活性領域は、前記素子分離領域よりも突出した形状を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記活性領域がピラータイプであることを特徴とする請求項２に記載の半導体装置。
  4. 前記ダム絶縁膜は、前記サイドウォール絶縁膜と同時に形成された同一の絶縁材料からなることを特徴とする請求項３に記載の半導体装置。
  5. 前記活性領域がラウンドタイプであることを特徴とする請求項２に記載の半導体装置。
  6. 前記ダム絶縁膜が前記素子分離領域を構成する絶縁膜からなることを特徴とする請求項４に記載の半導体装置。
  7. 半導体基板上に素子分離領域を形成する素子分離工程と、
    前記素子分離領域によって互いに分離された複数の活性領域上にゲート酸化膜を形成するゲート酸化膜形成工程と、
    前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極の側面にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程と、
    前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に凹部を形成する掘り下げ工程と、
    前記凹部が形成された前記活性領域の露出面にエピタキシャル層を形成するエピタキシャル層形成工程とを備えることを特徴とする半導体装置の製造方法。
  8. 前記素子分離工程は、前記素子分離領域を掘り下げて、前記活性領域を素子分離領域よりも突出させる工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記素子分離工程は、前記活性領域のコーナー部分をラウンドさせる工程をさらに含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記掘り下げ工程は、前記活性領域の周囲に前記サイドウォール絶縁膜と同時に形成されるダム絶縁膜よりも低くなるように、前記活性領域の露出面を掘り下げる工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記掘り下げ工程は、前記素子分離領域よりも低くなるように、前記活性領域の露出面を掘り下げる工程を含むことを特徴とする請求項９に記載の半導体装置の製造方法。
  12. メモリ領域及び周辺回路領域を略同時に形成する工程を含み、前記メモリ領域に対してのみ前記掘り下げ工程を適用することを特徴とする請求項７乃至１１のいずれか一項に記載の半導体装置の製造方法。
JP2006175636A 2006-06-26 2006-06-26 半導体装置及びその製造方法 Pending JP2008004894A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006175636A JP2008004894A (ja) 2006-06-26 2006-06-26 半導体装置及びその製造方法
US11/812,298 US7829419B2 (en) 2006-06-26 2007-06-18 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006175636A JP2008004894A (ja) 2006-06-26 2006-06-26 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008287628A Division JP4728378B2 (ja) 2008-11-10 2008-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008004894A true JP2008004894A (ja) 2008-01-10

Family

ID=38872785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175636A Pending JP2008004894A (ja) 2006-06-26 2006-06-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7829419B2 (ja)
JP (1) JP2008004894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022688A (ja) * 2012-07-23 2014-02-03 Toshiba Corp 半導体装置の製造方法および半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898394B1 (ko) * 2007-04-27 2009-05-21 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP2009141110A (ja) * 2007-12-06 2009-06-25 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP5555408B2 (ja) * 2008-01-18 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法及び半導体装置
JP5623005B2 (ja) * 2008-02-01 2014-11-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP2011253857A (ja) * 2010-05-31 2011-12-15 Elpida Memory Inc 半導体装置およびその製造方法
CN102738234B (zh) * 2011-04-15 2016-09-07 中国科学院微电子研究所 半导体器件及其制造方法
WO2014038683A1 (ja) * 2012-09-04 2014-03-13 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR102465533B1 (ko) 2017-11-21 2022-11-11 삼성전자주식회사 수직 채널을 가지는 반도체 소자
CN107910330B (zh) * 2017-11-29 2023-09-19 长鑫存储技术有限公司 动态随机存取存储器阵列及其版图结构、制作方法
JP2020043163A (ja) 2018-09-07 2020-03-19 キオクシア株式会社 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621452A (ja) * 1992-07-01 1994-01-28 Sharp Corp 電界効果トランジスタ及びその製造方法
JPH09252129A (ja) * 1996-03-15 1997-09-22 Sony Corp 電界効果トランジスタ及びその製造方法
JPH11330233A (ja) * 1998-05-08 1999-11-30 Nec Corp 半導体装置の製造方法
JP2000260952A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体装置
JP2001085691A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 半導体装置
JP2001144290A (ja) * 1999-10-07 2001-05-25 Samsung Electronics Co Ltd 上昇された構造のソース／ドレインを有する電界効果トランジスタ及びその製造方法
JP2003017693A (ja) * 2001-06-25 2003-01-17 Hynix Semiconductor Inc 半導体素子のトランジスタ及びその製造方法
JP2003224208A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005175299A (ja) * 2003-12-12 2005-06-30 Toshiba Corp 半導体装置及びその製造方法
JP2005294789A (ja) * 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035983A (ja) 1999-07-16 2001-02-09 Nec Kansai Ltd 半導体装置
KR100499625B1 (ko) * 2000-06-30 2005-07-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100496258B1 (ko) * 2003-02-17 2005-06-17 삼성전자주식회사 콘택 패드를 포함하는 반도체 장치 및 이의 제조 방법
JP2005109346A (ja) 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100703967B1 (ko) * 2005-02-28 2007-04-05 삼성전자주식회사 씨모스 트랜지스터 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621452A (ja) * 1992-07-01 1994-01-28 Sharp Corp 電界効果トランジスタ及びその製造方法
JPH09252129A (ja) * 1996-03-15 1997-09-22 Sony Corp 電界効果トランジスタ及びその製造方法
JPH11330233A (ja) * 1998-05-08 1999-11-30 Nec Corp 半導体装置の製造方法
JP2000260952A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体装置
JP2001085691A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 半導体装置
JP2001144290A (ja) * 1999-10-07 2001-05-25 Samsung Electronics Co Ltd 上昇された構造のソース／ドレインを有する電界効果トランジスタ及びその製造方法
JP2003017693A (ja) * 2001-06-25 2003-01-17 Hynix Semiconductor Inc 半導体素子のトランジスタ及びその製造方法
JP2003224208A (ja) * 2002-01-31 2003-08-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005175299A (ja) * 2003-12-12 2005-06-30 Toshiba Corp 半導体装置及びその製造方法
JP2005294789A (ja) * 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022688A (ja) * 2012-07-23 2014-02-03 Toshiba Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20070296045A1 (en) 2007-12-27
US7829419B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
US7368352B2 (en) Semiconductor devices having transistors with vertical channels and method of fabricating the same
JP5520185B2 (ja) 半導体装置及びその製作方法
US8053307B2 (en) Method of fabricating semiconductor device with cell epitaxial layers partially overlap buried cell gate electrode
US8022457B2 (en) Semiconductor memory device having vertical channel transistor and method for fabricating the same
US7829419B2 (en) Semiconductor device and method for manufacturing the same
US9299827B2 (en) Semiconductor integrated circuit devices including gates having connection lines thereon
KR100912965B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US9136227B2 (en) Semiconductor device with buried bit line
KR20070047069A (ko) 수직 트랜지스터를 구비한 반도체 소자 및 그 제조방법
US8928073B2 (en) Semiconductor devices including guard ring structures
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
KR100335121B1 (ko) 반도체 메모리 소자 및 그의 제조 방법
JP2010050133A (ja) 半導体装置及び半導体装置の製造方法
US7435643B2 (en) Fabrication method of a dynamic random access memory
JP2009094275A (ja) 半導体装置およびその製造方法
TWI830993B (zh) 半導體元件
US7026209B2 (en) Dynamic random access memory cell and fabrication thereof
KR100441569B1 (ko) 수직 트랜지스터 디램 구조 및 그 제조 방법
WO2014126214A1 (ja) 半導体装置
JP2009009988A (ja) 半導体装置及びその製造方法
JP4728378B2 (ja) 半導体装置の製造方法
JP2012054291A (ja) 半導体装置の製造方法
JP2012049321A (ja) 半導体装置および半導体装置の製造方法
JP2007103653A (ja) 半導体装置およびその製造方法
JP2003188282A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081216

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090130