JP2005294789A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005294789A JP2005294789A JP2004150519A JP2004150519A JP2005294789A JP 2005294789 A JP2005294789 A JP 2005294789A JP 2004150519 A JP2004150519 A JP 2004150519A JP 2004150519 A JP2004150519 A JP 2004150519A JP 2005294789 A JP2005294789 A JP 2005294789A
- Authority
- JP
- Japan
- Prior art keywords
- film
- side wall
- semiconductor device
- wall portion
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 89
- 238000005530 etching Methods 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 31
- 229910021417 amorphous silicon Inorganic materials 0.000 description 28
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- 229910021332 silicide Inorganic materials 0.000 description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
【課題】 安定した駆動能力を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、一方側にソース領域が形成され、他方側にドレイン領域が形成された、Ｆｉｎ２０６と、ソース領域２３０とドレイン領域２３０との間におけるＦｉｎ２０６上に、ゲート絶縁膜２１４を介して形成されたゲート電極２１８と、ゲート電極２１８の側壁部分の下側に形成された側壁部２２４と、ゲート電極２１８の側壁部分における側壁部２２４上に形成された側壁部２２２であって、側壁部２２４の部材に対して高い選択比を有する、側壁部２２２と、を有することを特徴とする。
【選択図】 図１
【解決手段】 半導体装置は、一方側にソース領域が形成され、他方側にドレイン領域が形成された、Ｆｉｎ２０６と、ソース領域２３０とドレイン領域２３０との間におけるＦｉｎ２０６上に、ゲート絶縁膜２１４を介して形成されたゲート電極２１８と、ゲート電極２１８の側壁部分の下側に形成された側壁部２２４と、ゲート電極２１８の側壁部分における側壁部２２４上に形成された側壁部２２２であって、側壁部２２４の部材に対して高い選択比を有する、側壁部２２２と、を有することを特徴とする。
【選択図】 図１
Description
本発明は、半導体装置及びその製造方法に関する。
凸形状の突部が２種類以上ある半導体装置において、そのうちの一部の突部の側面だけに側壁材を存置させて、側壁部を形成したい場合もある。図１に示すＦｉｎＦＥＴは、突部に側壁部を作り分けしたい半導体装置の一例を示している。
この図１に示す半導体装置は、ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）から形成された埋め込み絶縁膜８上に、第２の突部としてゲート電極１０が設けられており、第１の突部としてソース／ドレインとなるＦｉｎ１２が設けられている。ゲート電極１０の上側には、ＳｉＮハードマスク１１が設けられており、Ｆｉｎ１２の上側には、ＳｉＮハードマスク１３が設けられている。
しかし、側壁残し工程で側壁部を構成する場合、突部のすべてに側壁部が形成されてしまう問題があった。すなわち、図１に示した半導体装置においては、図２に示すように、ゲート電極１０の側壁部分には、側壁部１４を形成する必要がある。しかし、このゲート電極１０に側壁部１４を形成すると、Ｆｉｎ１２にも側壁部１６が不可避的に形成されてしまう。
このようにＦｉｎ１２に側壁部１６が形成されてしまうと、Ｆｉｎ１２にソース領域／ドレイン領域を形成するためにＦｉｎ１２にイオン打ち込みを行う際に、Ｆｉｎ１２の側壁からイオン打ち込みができない。このため、Ｆｉｎ１２の上方からイオン打ち込みを行っていた。
図３は、図２におけるＡ−Ａ’線断面を示す図である。この図３に示すように、Ｆｉｎ１２に上方からイオン打ち込みを行うと、Ｆｉｎ１２の深さ方向に均一なソース領域／ドレイン領域１８を形成できなくなってしまう。深さ方向に均一なソース／ドレイン領域１８が形成できないと、Ｆｉｎ１２上部におけるソース領域とドレイン領域との間の距離Ｌ１と、Ｆｉｎ１２下部におけるソース領域とドレイン領域との間の距離Ｌ２とが、異なってしまう。また、Ｆｉｎ１２下部のソース／ドレイン領域１８に、高い寄生抵抗Ｒが発生してしまう。このため、トランジスタの駆動能力が劣化してしまうという問題が生じていた。
しかし側壁部１４を形成しないと、Ｆｉｎ１２にソース／ドレイン領域１８を形成するためにイオン打ち込みを行った後、熱拡散を施すと、ソース／ドレイン領域１８が互いに結合してしまう問題が生じる。また、側壁部１４を形成しないと、ソース／ドレイン領域１８の上部にシリサイド１９を形成する際に、ソース／ドレイン領域１８に形成したシリサイド１９と、ゲート電極１０に形成されたシリサイドとが、結合してしまうという問題も生じる。
また、側壁残し工程で形成した側壁部を、エッチングパターンとして用いることにより、フォトリソグラフィーの限界よりも微細なパターンを形成する技術が知られている。このようなプロセスは、サイドウオールパターントランスファープロセス（Sidewall Pattern Transfer Process）と呼ばれており、例えば非特許文献１に開示されている。
Yang-Kyu Choi, Tsu-Jae King, Chenming Hu, "A Spacer Patterning Technology for Nanoscale CMOS", IEEE Transactions on Electron Devices, Vol. 49, No.3, March 2002, pp.436-441
Yang-Kyu Choi, Tsu-Jae King, Chenming Hu, "A Spacer Patterning Technology for Nanoscale CMOS", IEEE Transactions on Electron Devices, Vol. 49, No.3, March 2002, pp.436-441
本発明は、前記課題に鑑みてなされたものであり、高い駆動能力を有する半導体装置及びその製造方法を提供することを目的とする。また、サイドウオールパターントランスファーとフォトリソグラフィーを用いて微細なパターンと大きめのパターンを同時に形成できるようにすることを目的とする。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、
凸状の第１の突部を形成する工程と、
前記第１の突部より高い位置に表面が位置するように、第１の膜を形成する工程と、
前記第１の膜上に、マスク部を形成する工程と、
前記マスク部をマスクとして用いて、前記第１の膜をエッチングする工程と、
を備えることを特徴とする。
凸状の第１の突部を形成する工程と、
前記第１の突部より高い位置に表面が位置するように、第１の膜を形成する工程と、
前記第１の膜上に、マスク部を形成する工程と、
前記マスク部をマスクとして用いて、前記第１の膜をエッチングする工程と、
を備えることを特徴とする。
本発明に係る半導体装置は、
一方側にソース領域が形成され、他方側にドレイン領域が形成された、凸状半導体部と、
前記ソース領域と前記ドレイン領域との間における前記凸状半導体部上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁部分の下側に形成された下側側壁部と、
前記ゲート電極の側壁部分における前記下側側壁部上に形成された上側側壁部であって、前記下側側壁部を構成する部材と異なる部材で構成された、上側側壁部と、
を有することを特徴とする。
一方側にソース領域が形成され、他方側にドレイン領域が形成された、凸状半導体部と、
前記ソース領域と前記ドレイン領域との間における前記凸状半導体部上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁部分の下側に形成された下側側壁部と、
前記ゲート電極の側壁部分における前記下側側壁部上に形成された上側側壁部であって、前記下側側壁部を構成する部材と異なる部材で構成された、上側側壁部と、
を有することを特徴とする。
本発明によれば、高い駆動能力を有する半導体装置及びその製造方法を提供することができる。また、サイドウオールパターントランスファーとフォトリソグラフィーを用いて微細なパターンと大きめのパターンを同時に形成することができる。
〔第１実施形態〕
まず、本発明の基本概念を第１実施形態を例に説明する。図４に示すように、埋め込み絶縁膜１００上に、凸形状の突部１０２を形成する。この突部１０２は本実施形態におけるデバイス構成要素である。続いて、この上に突部１０２の高さより薄い膜厚で、一定の厚さの膜１０４を形成する。但し、膜１０４は、必ずしも突部１０２の高さより薄い膜厚である必要はない。そして、全面異方性エッチングを行い、膜１０４の厚さ分だけエッチングする。すると、図５に示すように、突部１０２の側壁部分に膜１０４の材料が残留し、側壁部１０６が形成される。
まず、本発明の基本概念を第１実施形態を例に説明する。図４に示すように、埋め込み絶縁膜１００上に、凸形状の突部１０２を形成する。この突部１０２は本実施形態におけるデバイス構成要素である。続いて、この上に突部１０２の高さより薄い膜厚で、一定の厚さの膜１０４を形成する。但し、膜１０４は、必ずしも突部１０２の高さより薄い膜厚である必要はない。そして、全面異方性エッチングを行い、膜１０４の厚さ分だけエッチングする。すると、図５に示すように、突部１０２の側壁部分に膜１０４の材料が残留し、側壁部１０６が形成される。
これに対して、図６に示すように、突部１０２が形成された埋め込み絶縁膜１００上に、突部１０２の高さより厚い膜厚で膜１１０を形成する。すなわち、膜１１０の表面が突部１０２よりも高い位置になるように、膜１１０を形成する。その後、膜１１０を平坦化する。そして、全面異方性エッチングを行い、絶縁膜１００上の膜１１０の厚さ分だけエッチングする。すると、図７に示すように、突部１０２の側壁部分に膜１１０が残留せず、側壁部が形成されない。本実施形態では、この性質を応用する。
図８及び図９は、本実施形態に係る半導体装置の製造方法を説明する工程断面図である。図８に示すように、埋め込み絶縁膜１００上に、第１の突部１２０と第２の突部１２２とを形成する。但し、第２の突部１２２の方が、第１の突部１２０よりも高くなるように形成する。これら第１の突部１２０と第２の突部１２２は、本実施形態におけるデバイス構成要素の一例である。
次に、この上に、第１の膜１２４を全面的に形成し、平坦化及びエッチバックする。但し、エッチバック後の第１の膜１２４の厚さが、第１の突部１２０の高さより厚く、且つ、第２の突部１２２の高さより薄くなるようにする。換言すれば、第１の膜１２４の表面が、第１の突部１２０よりも高い位置で、且つ、第２の突部１２２よりも低い位置になるようにする。したがって、第１の突部１２０の頂部は第１の膜１２４から突出しないが、第２の突部１２２の頂部は第１の膜１２４の表面から突出する。
次に、第２の膜１２５を全体的に形成し、全面異方性エッチングを行うことにより、第２の突部１２２の側壁部分に残留した第２の膜１２５で、第１の側壁部１２６を形成する。この全面異方性エッチングの際に、第１の膜１２４はエッチングされないようにするために、第２の膜１２５の材料は第１の膜の材料に対して、エッチング選択比の高いものを選定することが望ましい。この第１の側壁部１２６が本実施形態におけるマスク部に相当する。
次に、図９に示すように、第１の側壁部１２６をマスクとして用いて、第１の膜１２４を異方性エッチングする。これにより、第２の突部１２２の側面部分に、第１の膜１２４が残留して、第２の側壁部１２８が形成される。但し、第１の突部１２０の側壁部分には、第１の膜１２４は残留せず、側壁部は形成されない。
以上のように、本実施形態に係る半導体装置の製造方法によれば、高い突部１２２の側面部分にだけ、側壁部１２６、１２８が形成され、低い方の突部１２０の側面部分には側壁部は形成されない。したがって、デバイス構成要素である突部が２種類以上ある半導体装置において、特定の突部の側面部分にのみ、側壁部を形成することができるようになる。すなわち、特定の突部の側面部分だけ側壁部で覆い、保護することが可能になる。
このことは、特定の突部以外の突部の側面を露出させ、その後の工程で、様々な加工処理を施すことができるようになることを意味する。
〔第２実施形態〕
第２実施形態は、上述した第１実施形態を凸状半導体部の一例であるＦｉｎＦＥＴに適用したものである。より詳しくを、以下に説明する。
第２実施形態は、上述した第１実施形態を凸状半導体部の一例であるＦｉｎＦＥＴに適用したものである。より詳しくを、以下に説明する。
図１０乃至図２０は、本実施形態に係る半導体装置の製造工程を説明する断面図である。図１０に示すように、ＳＯＩ厚が５０ｎｍ〜１００ｎｍ程度のＳＯＩ基板を用意する。本実施形態では、半導体基板上に埋め込み絶縁膜２００として、ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）を用い、その上に５０ｎｍ〜１００ｎｍのシリコン膜２０２を形成したＳＯＩ基板を用意する。続いて、７０ｎｍ程度のＳｉＮハードマスク２０４を形成し、パターニング、ＲＩＥを施すことにより、２つのＦｉｎ２０６を形成する。本実施形態においては、このＦｉｎ２０６の幅は１０ｎｍ程度である。
次に、図１１に示すように、Ｆｉｎ２０６の側面にゲート絶縁膜（図示省略）を形成した後、第１層目のゲートポリシリコン２０８を形成する。本実施形態では、このゲートポリシリコン２０８は、３００ｎｍ程度の膜厚で形成する。このゲートポリシリコン２０８は、Ｆｉｎ２０６の段差上に形成するため、その表面には大きな段差が形成される。
次に、図１２に示すように、ゲートポリシリコン２０８をＣＭＰ（Chemical Mechanical Polishing）で平坦化し、ＳｉＮハードマスク２０４が露出するまでエッチバックする。続いて、図１３に示すように、第２層目のゲートポリシリコン２１０を形成する。本実施形態では、このゲートポリシリコン２１０は、５０ｎｍ程度の膜厚で形成する。ここでは、これらゲートポリシリコン２０８とゲートポリシリコン２１０とを合わせて、ゲートポリシリコン２１２とする。
次に、図１４に示すように、ゲートポリシリコン２１２上に、ＳｉＮハードマスク２１４を形成する。本実施形態においては、このＳｉＮハードマスク２１４は、１００ｎｍ程度の膜厚で形成する。続いて、このＳｉＮハードマスク２１４上に、レジストを塗布してパターニングすることにより、ゲートパターン２１６を形成する。
次に、図１５に示すように、ゲートパターン２１６をマスクとして、ＲＩＥにより、ＳｉＮハードマスク２１４をエッチングした後、ゲートパターン２１６を除去する。続いて、このＳｉＮハードマスク２１４をマスクにして、ゲートポリシリコン２１２とをエッチングする。これにより、ゲートポリシリコン２１２からゲート電極２１８が形成される。
次に、図１６に示すように、ゲート電極の側壁部分に側壁部を形成する材料（例えば、ＴＥＯＳ）で構成された絶縁膜２２０を、ゲート電極２１８の高さより高く全面的に形成し、平坦化する。続いて、図１７に示すように、絶縁膜２２０をエッチバックし、ゲート電極２１８上のＳｉＮハードマスク２１４を露出させる。
次に、図１８に示すように、絶縁膜（例えば、ＳｉＮ）を形成し、これをエッチバックすることにより、第１の側壁部２２２を形成する。なお、実際にはＳｉＮハードマスク２１４の周囲全体に第１の側壁部２２２が形成されるが、この図１８以下では分かりやすくするためＳｉＮハードマスク２１４短辺方向に形成される第１の側壁部２２２は省いて図示している。
次に、図１９に示すように、第１の側壁部２２２とＳｉＮハードマスク２１４をマスクとして用いて、絶縁膜２２０をＲＩＥでエッチングすることにより、ゲート電極２１８の側壁部分に残留した絶縁膜２２０により、第２の側壁部２２４を形成する。このためには、絶縁膜２２０は、第１の側壁部２２２とＳｉＮハードマスク２１４とに対して高いエッチング選択比を有していることが望ましい。
次に、図２０に示すように、ＳｉＮ−ＲＩＥを行うことにより、Ｆｉｎ２０６上のＳｉＮハードマスク２０４をエッチングにより除去する。続いて、Ｆｉｎ２０６の側面にドーピングを行って、ソース／ドレイン領域を形成するとともに、形成したソース／ドレイン領域にシリサイド貼り付けを行う。Ｆｉｎ２０６側面へのドーピングは、斜めからのイオン注入で行うこともできるし、プラズマドーピングや固層拡散により行うこともできる。また、シリサイド材料としては、例えば、ＮｉＳｉを用いることができる。
図２１は、シリサイド後の図２０におけるＢ―Ｂ’線断面図である。この図２１に示すように、第１の側壁部２２２及び第２の側壁部２２４はゲート電極２１８の側壁部分にだけ形成され、Ｆｉｎ２０６の側壁分には形成されない。このため、Ｆｉｎ２０６に側面からドーピングをして、Ｆｉｎ２０６の一方側にソース拡散層領域２３０を形成し、Ｆｉｎ２０６の他方側にドレイン拡散層領域２３０を形成することができるとともに、側面にシリサイド２３２を貼り付けることができる。
側面からドーピングをすると、Ｆｉｎ２０６上部のソース領域とドレイン領域との間の距離Ｌ１と、Ｆｉｎ２０６下部のソース領域とドレイン領域との間の距離Ｌ２とが実質的に等しくなり、Ｆｉｎ２０６の深さ方向に均一なソース／ドレイン領域２３０を形成することができる。つまり、実効チャネル長を、Ｆｉｎ２０６の深さ方向に均一にすることができる。また、Ｆｉｎ２０６の下部にまで十分なドーピングとシリサイド形成を行うことができるので、寄生抵抗Ｒを低減することができ、トランジスタの駆動能力の向上を図ることができる。
〔第３実施形態〕
図２２は、第３実施形態に係る半導体装置を説明する断面図であり、上述した第２実施形態における図２１に対応する図である。上述した第２実施形態と異なる部分だけ説明すると、図２２に示すように、本実施形態においては、ソース／ドレイン領域には不純物拡散層を形成せずに、シリサイド３００のみを貼り付ける。すなわち、ショットキー接合ソース／ドレイン構造のＦｉｎＦＥＴを形成する。それ以外の製造工程及び構造は上述した第２実施形態と同様である。
図２２は、第３実施形態に係る半導体装置を説明する断面図であり、上述した第２実施形態における図２１に対応する図である。上述した第２実施形態と異なる部分だけ説明すると、図２２に示すように、本実施形態においては、ソース／ドレイン領域には不純物拡散層を形成せずに、シリサイド３００のみを貼り付ける。すなわち、ショットキー接合ソース／ドレイン構造のＦｉｎＦＥＴを形成する。それ以外の製造工程及び構造は上述した第２実施形態と同様である。
本実施形態によれば、ゲート電極２１８の側面部分には第１の側壁部２２２及び第２の側壁部２２４が形成されるが、Ｆｉｎ２０６の側面部分には側壁部が形成されない。このため、Ｆｉｎ２０６の側壁面にシリサイド３００を貼り付けることが可能になる。これにより、Ｆｉｎ２０６の深さ方向に対して均一なショットキーソース／ドレイン領域を形成できる。すなわち、Ｆｉｎ２０６上部におけるショットキーソース領域とショットキードレイン領域との間の距離Ｌ１と、Ｆｉｎ２０６下部におけるショットキーソース領域とショットキードレイン領域との間の距離Ｌ２とを、実質的に等しくすることができる。つまり、実効チャネル長をＦｉｎ２０６の深さ方向に均一にすることができる。
また、ショットキーソース／ドレイン領域の下部に低抵抗なシリサイド３００が形成されるため、寄生抵抗Ｒが低減され、トランジスタの駆動能力を向上させることができる。
なお、ショットキーコンタクト抵抗を低減するため、シリサイド３００の材料としてはショットキーバリアの小さい材料を用いることが望ましい。例えば、ｎ型のＭＯＳトランジスタの場合には、バンドギャップの中央値よりも仕事関数の小さいＥｒ等をシリサイド３００の材料に用いて、ＥｒＳｉによりシリサイド３００を構成すればよい。ｐ型のＭＯＳトランジスタの場合には、バンドギャップの中央値よりも仕事関数の大きいＰｔ等をシリサイド３００の材料に用いて、ＰｔＳｉによりシリサイド３００を構成すればよい。
〔第４実施形態〕
図２３は、第４実施形態に係る半導体装置を説明する断面図である。この図２３に示すように、本実施形態においても、上述した第２実施形態と同様に、ゲート電極２１８の側面部分には第１の側壁部２２２及び第２の側壁部２２４を形成しているが、Ｆｉｎ２０６の側面部分には側壁部を形成していない。
図２３は、第４実施形態に係る半導体装置を説明する断面図である。この図２３に示すように、本実施形態においても、上述した第２実施形態と同様に、ゲート電極２１８の側面部分には第１の側壁部２２２及び第２の側壁部２２４を形成しているが、Ｆｉｎ２０６の側面部分には側壁部を形成していない。
但し、本実施形態においては、ソース／ドレイン領域として不純物拡散層を形成した後、例えば、エピタキシャル成長により、ソース／ドレイン部分を持ち上げる。すなわち、Ｆｉｎ２０６の上面及び側面が露出しているので、Ｆｉｎ２０６の上面及び側面にエピタキシャル成長によりエピタキシャルシリコン部４００を形成することができる。このエピタキシャルシリコン部４００を形成した後、必要に応じて、さらに不純物イオン注入やシリサイド形成を行ってもよい。
本実施形態に係る半導体装置の製造方法によれば、Ｆｉｎ２０６の側面部分には側壁部が形成されていないため、エピタキシャル成長により、エピタキシャルシリコン部４００を形成することができる。そして、エピタキシャルシリコン部４００を形成することにより、ソース／ドレイン領域の寄生抵抗Ｒが低減されるため、トランジスタの駆動能力を向上させることができる。
〔第５実施形態〕
図２４乃至図２６は、第５実施形態に係る半導体装置の製造工程を説明する断面図である。図２４に至るまでは上述した第２実施形態と同様の製造工程である。すなわち、ゲート電極２１８の側面部分には、第１の側壁部２２２と第２の側壁部２２４が形成されているが、Ｆｉｎ２０６の側面部分には側壁部は形成されていない。
図２４乃至図２６は、第５実施形態に係る半導体装置の製造工程を説明する断面図である。図２４に至るまでは上述した第２実施形態と同様の製造工程である。すなわち、ゲート電極２１８の側面部分には、第１の側壁部２２２と第２の側壁部２２４が形成されているが、Ｆｉｎ２０６の側面部分には側壁部は形成されていない。
続いて、図２５に示すように、ＳｉＮ−ＲＩＥを行い、Ｆｉｎ２０６上のＳｉＮハードマスク２０４とゲート電極２１８上のＳｉＮハードマスク２１４とを除去する。続いて、ソース／ドレイン領域を形成するために、ドーピングによりＦｉｎ２０６の左右両端側に不純物拡散層を形成する。
次に、図２６に示すように、Ｆｉｎ２０６のソース／ドレイン部分とゲート電極２１８をすべてシリサイド化して、それぞれ、メタルソース／ドレインとメタルゲート電極にする。ゲート電極２１８は、非常に薄く形成されており、且つ、その下部が埋め込み絶縁膜２００になっており、この埋め込み絶縁膜２００はそもそもシリサイド化しないため、本実施形態においては、ゲート電極２１８はその下端部までシリサイド化できる。
本実施形態によれば、ゲート電極２１８の側面部分には、第１の側壁部２２２と第２の側壁部２２４が形成されるが、Ｆｉｎ２０６の側壁部分には側壁部は形成されないため、Ｆｉｎ２０６の側面にシリサイドを形成することができる。このため、ソース／ドレイン領域の寄生抵抗Ｒが低減され、トランジスタの駆動能力を向上させることができる。また、ゲート電極２１８を構成するポリシリコンをすべてシリサイド化して、メタルゲートを形成できるため、完全空乏化型トランジスタ（ＦｉｎＦＥＴ）のしきい値をコントロールでき、低電圧で高駆動力を実現することができる。
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、図２７に示すように、シリコン基板６００上に、上述した各実施形態の製造工程により、ＦｉｎＦＥＴを形成するようにしてもよい。この場合、シリコン基板６００をエッチングすることにより、Ｆｉｎ２０６を形成し、Ｆｉｎ２０６の間にシリコン酸化膜６０２等からＳＴＩ（Shallow Trench Isolation）を形成すればよい。
また、上述した実施形態では、本発明を適用する半導体装置としてＦｉｎＦＥＴを例に説明したが、他の種類の半導体装置にも本発明を適用することができる。
〔第６実施形態〕
Ｆｉｎ（凸状シリコン領域、アクティブエリア）やゲート電極の形成に、サイドウオールパターントランスファープロセス（Sidewall Pattern Transfer Process）を用いると、フォトリソグラフィーの限界よりも微細で、且つ、ラインエッジラフネス（LER: Line Edge Roughness）の小さいパターンを形成することができる。以下、製造工程を順に説明する。
Ｆｉｎ（凸状シリコン領域、アクティブエリア）やゲート電極の形成に、サイドウオールパターントランスファープロセス（Sidewall Pattern Transfer Process）を用いると、フォトリソグラフィーの限界よりも微細で、且つ、ラインエッジラフネス（LER: Line Edge Roughness）の小さいパターンを形成することができる。以下、製造工程を順に説明する。
まず、図２８に示すように、半導体基板６１０上に、図示していない薄い酸化膜を介してシリコン窒化膜６１２を形成する。本実施形態においては、このシリコン窒化膜６１２の厚さは、例えば、１００ｎｍである。続いて、このシリコン窒化膜６１２上に、アモルファスシリコン層６１４を例えば１５０ｎｍ程度の厚さで形成する。続いて、このアモルファスシリコン層６１４上に、フォトリソグラフィーを用いて幅０．１μｍ程度のレジストパターンを形成し、このレジストパターンをマスクとして用いて、アモルファスシリコン層６１４をＲＩＥによりエッチングする。これにより、ダミーパターン６１６が得られる。
次に、図２９に示すように、この上に、例えば厚さ４０ｎｍ程度のＴＥＯＳを形成した後、全面ＲＩＥでエッチバックすることにより、ダミーパターン６１６の側面部分に、側壁部６２０を形成する。
次に、図３０に示すように、アモルファスシリコンにより形成されたダミーパターン６１６を、エッチングにより除去し、シリコン窒化膜６１２上に、ＴＥＯＳから形成された側壁部６２０を残す。
次に、図３１に示すように、この上に、光の反射を防止するための反射防止膜（ＡＲＣ：Anti Reflective Coating）６２２を形成する。続いて、反射防止膜６２２上にフォトレジストを形成し、このフォトレジストをフォトリソグラフィーを用いてパターニングすることにより、レジストパターン６２４を形成する。本実施形態においては、このレジストパターン６２４の幅は、側壁部６２０の幅よりも、太く形成される。なお、上述した非特許文献１にも開示されているように、このレジストパターン６２４と、側壁部６２０は、互いに重なる部分があってもよい。
次に、図３２に示すように、このレジストパターン６２４と側壁部６２０とをマスクとして用いて、シリコン窒化膜６１２をＲＩＥによりエッチングする。続いて、側壁部６２０とレジストパターン６２４とを、ウエットエッチング等により除去する。
次に、図３３に示すように、シリコン窒化膜６１２を、ホットリン酸などのウエットエッチングにより細らせる。次に、図３４に示すように、半導体基板６１０をＲＩＥにより加工する。
このようにすると、側壁部６２０のパターントランスファーにより、フォトリソグラフィーの限界よりも微細で、且つ、ラインエッジラフネス（LER）の小さい、パターンを形成することができる。LERが低減する理由は、側壁部６２０のパターンのライン幅が、ＴＥＯＳを形成する厚さで定まるからである。
しかしながら、図３１及び図３２から分かるように、レジストパターン６２４を反射防止膜６２２を用いて形成すると、反射防止膜６２２が側壁部６２０の側面に残留してしまい、せっかく作った細い側壁部６２０のラインパターンが太くなってしまうという問題が生じる。一方で、フォトリソグラフィーの際に、光が乱反射すると、レジストパターン６２４の形状が乱れてしまい、微細化の妨げになってしまう。このため、レジストパターン６２４の微細化を図る上では、反射防止膜６２２を省くことは困難である。
〔第７実施形態〕
そこで、第７実施形態では、側壁部６２０のラインパターンが反射防止膜６２２により太くならないようにしている。
そこで、第７実施形態では、側壁部６２０のラインパターンが反射防止膜６２２により太くならないようにしている。
まず、図３５に示すように、本実施形態においては、シリコンから構成された半導体基板７００上に、絶縁膜７０２が形成されている。この絶縁膜は、例えば、シリコン酸化膜（ＳｉＯ２）により構成されている。
次に、この絶縁膜７０２上に、シリコン窒化膜７０４を形成する。本実施形態においては、このシリコン窒化膜７０４の厚さは、例えば、１００ｎｍである。なお、半導体基板７００とシリコン窒化膜７０４との間に、シリコン酸化膜の絶縁膜７０２を形成するのは、シリコン酸化膜の絶縁膜７０２を介在させることにより、応力の緩和を図るためである。このシリコン窒化膜７０４が本実施形態における第２の膜に相当する。
続いて、このシリコン窒化膜７０４上に、アモルファスシリコン層７０６を例えば１５０ｎｍ程度形成する。続いて、このアモルファスシリコン層７０６上に、フォトリソグラフィーを用いて幅０．１μｍ程度のレジストパターンを形成し、このレジストパターンをマスクとして用いて、アモルファスシリコン層７０６をＲＩＥによりエッチングする。これにより、ダミーパターン７０８が得られる。
次に、図３６に示すように、この上に、例えば厚さ４０ｎｍ程度のＴＥＯＳを形成した後、全面ＲＩＥでエッチバックすることにより、ダミーパターン７０８の側面部分に、側壁部７１０を形成する。
次に、図３７に示すように、アモルファスシリコンにより形成されたダミーパターン７０８を、エッチングにより除去し、シリコン窒化膜７０４上に、ＴＥＯＳから形成された側壁部７１０を残す。この側壁部７１０が本実施形態における第１の突部に相当する。
次に、図３８に示すように、ＴＥＯＳから形成されている側壁部７１０とは異なる材料（例えば、アモルファスシリコン）を堆積して、ＣＭＰ（Chemical Mechanical Polishing）により平坦化することにより、下地膜７１２を形成する。この下地膜７１２が本実施形態における第１の膜に相当する。
次に、図３９に示すように、この下地膜７１２上に、光の反射を防止する反射防止膜（ＡＲＣ：Anti Reflective Coating）７１４を形成する。続いて、反射防止膜７１４上にフォトレジストを形成し、このフォトレジストをフォトリソグラフィーでパターニングすることにより、レジストパターン７１６を形成する。本実施形態においては、このレジストパターン７１６の幅は、側壁部７１０の幅よりも、太く形成される。このレジストパターン７１６が本実施形態におけるマスク部に相当する。
次に、図４０に示すように、このレジストパターン７１６をマスクとして用いて、下地膜７１２をＲＩＥによりエッチングする。このとき、先ほど形成しておいた側壁部７１０が露出する。そして、レジストパターン７１６を除去する。
次に、図４１に示すように、側壁部７１０と下地膜７１２の双方をマスクとして用いて、シリコン窒化膜７０４をＲＩＥによりエッチングする。続いて、側壁部７１０と下地膜７１２とを、ウエットエッチング等により除去する。ＴＥＯＳの側壁部７１０をＨＦ等のウエットエッチングで除去するとき、絶縁膜７０２もエッチングされる。
次に、図４２に示すように、シリコン窒化膜７０４を、ホットリン酸などのウエットエッチングにより細らせる。次に、図４３に示すように、半導体基板７００をＲＩＥにより加工する。
以上のように、本実施形態によれば、ＴＥＯＳにより形成された側壁部７１０のパターントランスファーにより、フォトリソグラフィーの限界以下の微細加工を施すことができ、且つ、ラインエッジラフネス（LER: line edge roughness）の小さいシリコンパターンを形成することができる。
また、反射防止膜７１４を用いて、フォトリソグラフィーによるレジストパターン７１６を形成した場合でも、反射防止膜７１４が側壁部７１０の側面に残留しないので、側壁部７１０のパターン幅が太くなってしまうのを回避することができる。
〔第８実施形態〕
本実施形態は、側壁部７１０を形成した後に、アモルファスシリコンのダミーパターン７０８を除去せずに、２回目のアモルファスシリコンを重ねて形成する点で、上述した第７実施形態と相違する。以下、製造工程を順に説明する。
本実施形態は、側壁部７１０を形成した後に、アモルファスシリコンのダミーパターン７０８を除去せずに、２回目のアモルファスシリコンを重ねて形成する点で、上述した第７実施形態と相違する。以下、製造工程を順に説明する。
図４４に示すように、本実施形態においては、シリコンから構成された半導体基板７００上に、絶縁膜７０２が形成されている。この絶縁膜は、例えば、シリコン酸化膜（ＳｉO２）により構成されている。
次に、この絶縁膜７０２上に、シリコン窒化膜７０４を形成する。本実施形態においては、このシリコン窒化膜７０４の厚さは、例えば、１００ｎｍである。続いて、このシリコン窒化膜７０４上に、アモルファスシリコン層７０６を例えば１５０ｎｍ程度形成する。続いて、このアモルファスシリコン層７０６上に、フォトリソグラフィーを用いて幅０．１μｍ程度のレジストパターンを形成し、このレジストパターンをマスクとして用いて、アモルファスシリコン層７０６をＲＩＥによりエッチングする。これにより、ダミーパターン７０８が得られる。
次に、図４５に示すように、この上に、例えば厚さ４０ｎｍ程度のＴＥＯＳを形成した後、全面ＲＩＥでエッチバックすることにより、ダミーパターン７０８の側面部分に、側壁部７１０を形成する。
次に、図４６に示すように、これら側壁部７１０とダミーパターン７０８との上に、ＴＥＯＳから形成されている側壁部７１０とは異なる材料（例えば、アモルファスシリコン）を堆積して、ＣＭＰにより平坦化することにより、下地膜７１２を形成する。
次に、図４７に示すように、この下地膜７１２上に、光の反射を防止する反射防止膜（ＡＲＣ：Anti Reflective Coating）７１４を形成する。続いて、反射防止膜７１４上にフォトレジストを形成し、このフォトレジストをフォトリソグラフィーでパターニングすることにより、レジストパターン７１６を形成する。本実施形態においては、このレジストパターン７１６の幅は、側壁部７１０の幅よりも、太く形成される。
次に、図４８に示すように、このレジストパターン７１６をマスクとして用いて、下地膜７１２をＲＩＥによりエッチングする。このエッチングにより、ダミーパターン７０８も合わせて除去され、先ほど形成しておいた側壁部７１０が露出する。以下の製造工程は、上述した第７実施形態と同様であるので、説明は省略する。
以上のように、本実施形態においても、ＴＥＯＳにより形成された側壁部７１０のパターントランスファーにより、フォトリソグラフィーの限界以下の微細加工を施すことができ、且つ、ラインエッジラフネス（LER: line edge roughness）の小さいシリコンパターンを形成することができる。
また、側壁部７１０の間に位置するダミーパターン７０８を、下地膜７１２とともに、１回のＲＩＥで除去することとしたので、製造プロセスにおける工程数を削減することができ、コスト低減を図ることができる。
〔第９実施形態〕
本実施形態は、アモルファスシリコンのダミーパターン７０８の表面に、ポリッシングの際のストッパー部を形成する点で、上述した第８実施形態と相違する。以下、製造工程を順に説明する。
本実施形態は、アモルファスシリコンのダミーパターン７０８の表面に、ポリッシングの際のストッパー部を形成する点で、上述した第８実施形態と相違する。以下、製造工程を順に説明する。
図４９に示すように、本実施形態においては、シリコンから構成された半導体基板７００上に、絶縁膜７０２が形成されている。この絶縁膜は、例えば、シリコン酸化膜（ＳｉO２）により構成されている。
次に、この絶縁膜７０２上に、シリコン窒化膜７０４を形成する。本実施形態においては、このシリコン窒化膜７０４の厚さは、例えば、１００ｎｍである。続いて、このシリコン窒化膜７０４上に、アモルファスシリコン層７０６を例えば１５０ｎｍ程度形成する。続いて、このアモルファスシリコン層７０６上に、シリコン窒化膜７２０を形成する。本実施形態においては、このシリコン窒化膜７２０は、例えば、５０ｎｍ程度形成する。
次に、このシリコン窒化膜７２０上に、フォトリソグラフィーを用いて幅０．１μｍ程度のレジストパターンを形成し、このレジストパターンをマスクとして用いて、シリコン窒化膜７２０とアモルファスシリコン層７０６をＲＩＥによりエッチングする。これにより、シリコン窒化膜７２０からストッパー部７２２が得られ、アモルファスシリコン層７０６からダミーパターン７０８が得られる。
次に、図５０に示すように、この上に、例えば厚さ４０ｎｍ程度のＴＥＯＳを形成した後、全面ＲＩＥでエッチバックを行うことにより、ダミーパターン７０８の側面部分に、側壁部７１０を形成する。
次に、図５１に示すように、これら側壁部７１０とダミーパターン７０８との上に、ＴＥＯＳから形成されている側壁部７１０とは異なる材料（例えば、アモルファスシリコン）を堆積して、ＣＭＰにより平坦化することにより、下地膜７１２を形成する。このＣＭＰを行う際に、ストッパー部７２２がストッパーとしてはたらく。但し、ＣＭＰで薄くなったシリコン窒化膜７２０の膜厚が、２０ｎｍ程度以下となるように、プロセスを調整しておくことが望ましい。
次に、図５２に示すように、ＣＭＰで薄くなったストッパー部７２２を除去し、下地膜７１２上に、光の反射を防止する反射防止膜（ＡＲＣ：Anti Reflective Coating）７１４を形成する。続いて、反射防止膜７１４上にフォトレジストを形成し、このフォトレジストをフォトリソグラフィーでパターニングすることにより、レジストパターン７１６を形成する。本実施形態においては、このレジストパターン７１６の幅は、側壁部７１０の幅よりも、太く形成される。
次に、図５３に示すように、このレジストパターン７１６をマスクとして用いて、下地膜７１２をＲＩＥによりエッチングする。このエッチングにより、ダミーパターン７０８も合わせて除去され、先ほど形成しておいた側壁部７１０が露出する。以下の製造工程は、上述した第７実施形態と同様であるので、説明は省略する。
以上のように、本実施形態においても、ＴＥＯＳにより形成された側壁部７１０のパターントランスファーにより、フォトリソグラフィーの限界以下の微細加工を施すことができ、且つ、ラインエッジラフネス（LER: line edge roughness）の小さいシリコンパターンを形成することができる。
また、下地膜７１２をポリッシング（本実施形態では、ＣＭＰ）で平坦化する際に、ストッパー部７２２がストッパとして機能するので、ポリッシングが行いやすくなる。
〔第１０実施形態〕
本実施形態は、上述した第７実施形態におけるシリコン加工用のハードマスク７０４の形成材料と、側壁部７１０の形成材料とを入れ替えたものである。以下、製造工程を順に説明する。
本実施形態は、上述した第７実施形態におけるシリコン加工用のハードマスク７０４の形成材料と、側壁部７１０の形成材料とを入れ替えたものである。以下、製造工程を順に説明する。
図５４に示すように、本実施形態においては、シリコンから構成された半導体基板７００上に、絶縁膜７０２が形成されている。この絶縁膜は、例えば、シリコン酸化膜（ＳｉO２）により構成されている。
次に、この絶縁膜７０２上に、ＴＥＯＳ膜７５０を形成する。本実施形態においては、このＴＥＯＳ膜７５０の厚さは、例えば、１００ｎｍである。続いて、このＴＥＯＳ膜７５０上に、アモルファスシリコン層７０６を例えば１５０ｎｍ程度形成する。続いて、このアモルファスシリコン層７０６上に、フォトリソグラフィーを用いて幅０．１μｍ程度のレジストパターンを形成し、このレジストパターンをマスクとして用いて、アモルファスシリコン層７０６をＲＩＥによりエッチングする。これにより、ダミーパターン７０８が得られる。
次に、図５５に示すように、この上に、例えば厚さ４０ｎｍ程度のシリコン窒化膜を形成した後、全面ＲＩＥによりエッチバックを行うことにより、ダミーパターン７０８の側面部分に、側壁部７５２を形成する。
次に、図５６に示すように、アモルファスシリコンにより形成されたダミーパターン７０８を、エッチングにより除去し、ＴＥＯＳ膜７５０上に、窒化シリコンから形成された側壁部７５２を残す。
次に、図５７に示すように、窒化シリコンから形成されている側壁部７５２とは異なる材料（例えば、アモルファスシリコン）を堆積して、ＣＭＰにより平坦化することにより、下地膜７１２を形成する。
次に、図５８に示すように、この下地膜７１２上に、光の反射を防止する反射防止膜（ＡＲＣ：Anti Reflective Coating）７１４を形成する。続いて、反射防止膜７１４上にフォトレジストを形成し、このフォトレジストをフォトリソグラフィーでパターニングすることにより、レジストパターン７１６を形成する。本実施形態においては、このレジストパターン７１６の幅は、側壁部７１０の幅よりも、太く形成される。
次に、図５９に示すように、このレジストパターン７１６をマスクとして用いて、下地膜７１２をＲＩＥによりエッチングする。このとき、先ほど形成しておいた側壁部７５２が露出する。そして、レジストパターン７１６を除去する。
次に、図６０に示すように、側壁部７５２と下地膜７１２の双方をマスクとして用いて、ＴＥＯＳ膜７５０をＲＩＥによりエッチングする。続いて、側壁部７５２と下地膜７１２とを、ウエットエッチング等により除去する。
次に、図６１に示すように、ＴＥＯＳ膜７５０を、ＨＦなどのウエットエッチングにより細らせる。次に、図６２に示すように、半導体基板７００をＲＩＥにより加工する。
このように、本発明の材料の組み合わせは、種々に選択可能である。すなわち、エッチングの際の選択比を確保しながら、種々の材料を組み合わせることができる。また、第９実施形態のように、ストッパー部７２２を形成する場合でも、このストッパー部７２２を含めて、種々の材料を組み合わせを選択することができる。
〔第１１実施形態〕
本実施形態は、上述した第１０実施形態において、アモルファスシリコンで形成した下地膜７１２を、ＳＯＧ膜（塗布膜）で形成するようにしたものである。以下、製造工程を順に説明する。
本実施形態は、上述した第１０実施形態において、アモルファスシリコンで形成した下地膜７１２を、ＳＯＧ膜（塗布膜）で形成するようにしたものである。以下、製造工程を順に説明する。
本実施形態においては、図６３に至るまでの製造工程は、上述した第１０実施形態と同様である。この図６３に続いて、本実施形態においては、図６４に示すように、窒化シリコンから形成されている側壁部７５２とは異なる材料であるＳＯＧを塗布する。ＳＯＧを塗布することにより、ＳＯＧの表面は平坦化するので、これを下地膜７６０とする。
次に、図６５に示すように、この下地膜７６０上に、光の反射を防止する反射防止膜（ＡＲＣ：Anti Reflective Coating）７１４を形成する。続いて、反射防止膜７１４上にフォトレジストを形成し、このフォトレジストをフォトリソグラフィーでパターニングすることにより、レジストパターン７１６を形成する。本実施形態においては、このレジストパターン７１６の幅は、側壁部７５２の幅よりも、太く形成される。
次に、図６６に示すように、このレジストパターン７１６をマスクとして用いて、下地膜７６０をＲＩＥによりエッチングする。このとき、先ほど形成しておいた側壁部７５２が露出する。
次に、図６７に示すように、側壁部７５２と下地膜７６０及びレジストパターン７１６の双方をマスクとして用いて、ＴＥＯＳ膜７５０をＲＩＥによりエッチングする。続いて、側壁部７５２と下地膜７６０とレジストパターン７１６を、ウエットエッチング等により除去する。
次に、図６８に示すように、ＴＥＯＳ膜７５０を、ＨＦなどのウエットエッチングにより細らせる。次に、図６９に示すように、半導体基板７００をＲＩＥにより加工する。
以上のように、本実施形態においても、ＳｉＮにより形成された側壁部７５２のパターントランスファーにより、フォトリソグラフィーの限界以下の微細加工を施すことができ、且つ、ラインエッジラフネス（LER: line edge roughness）の小さいシリコンパターンを形成することができる。
また、液体であるＳＯＧを塗布することにより、下地膜７６０を形成することとしたので、表面を平坦化するためのポリッシング工程を省略することができる。
なお、本発明は上記実施形態に限定されず、種々に変形可能である。例えば、上述した実施形態では、シリコンで構成された半導体基板７００を使用したが、ゲルマニウム基板や、シリコンゲルマニウム基板を半導体基板として用いるようにしてもよい。
１００ 埋め込み絶縁膜
１２０ 第１の突部
１２２ 第２の突部
１２４ 第１の膜
１２５ 第２の膜
１２６ 第１の側壁部
１２８ 第２の側壁部
７００ 半導体基板
７０２ 絶縁膜
７０４ シリコン窒化膜
７０６ アモルファスシリコン層
７０８ ダミーパターン
７１０ 側壁部
７１２ 下地膜
７１４ 反射防止膜
７１６ レジストパターン
１２０ 第１の突部
１２２ 第２の突部
１２４ 第１の膜
１２５ 第２の膜
１２６ 第１の側壁部
１２８ 第２の側壁部
７００ 半導体基板
７０２ 絶縁膜
７０４ シリコン窒化膜
７０６ アモルファスシリコン層
７０８ ダミーパターン
７１０ 側壁部
７１２ 下地膜
７１４ 反射防止膜
７１６ レジストパターン
Claims (7)
- 凸状の第１の突部を形成する工程と、
前記第１の突部より高い位置に表面が位置するように、第１の膜を形成する工程と、
前記第１の膜上に、マスク部を形成する工程と、
前記マスク部をマスクとして用いて、前記第１の膜をエッチングする工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記第１の突部よりも高い、凸形状の第２の突部を形成する工程をさらに備え、
前記第１の膜を形成する工程では、前記第１の突部より高く、且つ、前記第２の突部より低い位置に、表面が位置するように前記第１の膜が形成される、ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記マスク部を形成する工程は、
前記第１の膜上及び前記第１の膜の表面から突出している前記第２の突部上に、第２の膜を形成する工程と、
前記第２の膜をエッチバックすることにより、前記第２の突部の側面に前記第２の膜を残留させて、これを前記マスク部とする工程と、
をさらに備えることを特徴とする請求項２に記載の半導体装置の製造方法。 - 前記第２の突部は、側面に前記第１の膜による側壁部が形成されたゲート電極であり、前記第１の突部は、側面に前記側壁部が形成されていない凸状半導体部である、ことを特徴とする請求項３に記載の半導体装置の製造方法。
- 半導体基板上に第２の膜を形成する工程を、さらに備えるとともに、
前記第１の突部を形成する工程は、
前記第２の膜上に、ダミーパターンを形成する工程と、
前記第２の膜上、及び、前記ダミーパターン上に、第３の膜を形成する工程と、
前記第３の膜をエッチバックすることにより、前記ダミーパターンの側面に前記第３の膜を残留させて、これを前記第１の突部とする工程と、
を備える、ことを特徴とする請求項１に記載の半導体基板の製造方法。 - 前記マスク部を形成する工程は、
前記第１の膜上に、光の反射を防止する反射防止膜を形成する工程と、
前記反射防止膜上に、フォトレジストを形成する工程と、
前記フォトレジストを、フォトリソグラフィーによりパターニングすることにより、前記マスク部を形成する工程と、
を備えることを特徴とする請求項５に記載の半導体装置の製造方法。 - 一方側にソース領域が形成され、他方側にドレイン領域が形成された、凸状半導体部と、
前記ソース領域と前記ドレイン領域との間における前記凸状半導体部上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁部分の下側に形成された下側側壁部と、
前記ゲート電極の側壁部分における前記下側側壁部上に形成された上側側壁部であって、前記下側側壁部を構成する部材と異なる部材で構成された、上側側壁部と、
を有することを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150519A JP2005294789A (ja) | 2004-03-10 | 2004-05-20 | 半導体装置及びその製造方法 |
| US11/058,190 US7314787B2 (en) | 2004-03-10 | 2005-02-16 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004067253 | 2004-03-10 | ||
| JP2004150519A JP2005294789A (ja) | 2004-03-10 | 2004-05-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005294789A true JP2005294789A (ja) | 2005-10-20 |
Family
ID=34921756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004150519A Pending JP2005294789A (ja) | 2004-03-10 | 2004-05-20 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7314787B2 (ja) |
| JP (1) | JP2005294789A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214576B1 (en) | 2005-09-08 | 2007-05-08 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| JP2007294757A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2007299991A (ja) * | 2006-05-01 | 2007-11-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008004894A (ja) * | 2006-06-26 | 2008-01-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2009105122A (ja) * | 2007-10-22 | 2009-05-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2009520367A (ja) * | 2005-12-16 | 2009-05-21 | フリースケール セミコンダクター インコーポレイテッド | 埋没接点を有するトランジスタとその形成方法 |
| WO2009066409A1 (ja) * | 2007-11-22 | 2009-05-28 | Panasonic Corporation | 半導体装置の製造方法 |
| US7700456B2 (en) | 2006-10-16 | 2010-04-20 | Elpida Memory, Inc. | Semiconductor device and manufacturing method of the same |
| WO2010150442A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2011014753A (ja) * | 2009-07-03 | 2011-01-20 | Hitachi Ltd | 半導体装置 |
| US7915693B2 (en) | 2007-07-27 | 2011-03-29 | Kabushiki Kaisha Toshiba | Semiconductor device with fin and silicide structure |
| JP2011119724A (ja) * | 2009-12-03 | 2011-06-16 | Taiwan Semiconductor Manufacturing Co Ltd | マルチフィン高さを有するＦｉｎＦＥＴ |
| US8252651B2 (en) | 2010-03-18 | 2012-08-28 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US9257344B2 (en) | 2009-12-03 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with different fin height and EPI height setting |
| JP2016139806A (ja) * | 2008-07-06 | 2016-08-04 | アイメックＩｍｅｃ | 半導体構造のドープ方法 |
| WO2023112729A1 (ja) * | 2021-12-17 | 2023-06-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7309626B2 (en) * | 2005-11-15 | 2007-12-18 | International Business Machines Corporation | Quasi self-aligned source/drain FinFET process |
| US7525160B2 (en) * | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
| JP2007242737A (ja) * | 2006-03-06 | 2007-09-20 | Toshiba Corp | 半導体装置 |
| US20070287256A1 (en) * | 2006-06-07 | 2007-12-13 | International Business Machines Corporation | Contact scheme for FINFET structures with multiple FINs |
| US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US7851848B2 (en) * | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| JP4473889B2 (ja) * | 2007-04-26 | 2010-06-02 | 株式会社東芝 | 半導体装置 |
| US7838923B2 (en) * | 2007-08-09 | 2010-11-23 | Macronix International Co., Ltd. | Lateral pocket implant charge trapping devices |
| US8860124B2 (en) * | 2009-01-15 | 2014-10-14 | Macronix International Co., Ltd. | Depletion-mode charge-trapping flash device |
| JP5465958B2 (ja) * | 2009-09-01 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN102054692B (zh) * | 2009-10-29 | 2012-07-25 | 深圳华映显示科技有限公司 | 薄膜晶体管及其制造方法 |
| JP5424848B2 (ja) * | 2009-12-15 | 2014-02-26 | 株式会社東芝 | 半導体基板の表面処理装置及び方法 |
| US8207038B2 (en) * | 2010-05-24 | 2012-06-26 | International Business Machines Corporation | Stressed Fin-FET devices with low contact resistance |
| US20110291188A1 (en) * | 2010-05-25 | 2011-12-01 | International Business Machines Corporation | Strained finfet |
| US8936978B2 (en) * | 2010-11-29 | 2015-01-20 | International Business Machines Corporation | Multigate structure formed with electroless metal deposition |
| CN103000687B (zh) * | 2011-09-14 | 2017-06-23 | 联华电子股份有限公司 | 非平面化半导体结构及其工艺 |
| US8497198B2 (en) * | 2011-09-23 | 2013-07-30 | United Microelectronics Corp. | Semiconductor process |
| US8697514B2 (en) * | 2011-11-10 | 2014-04-15 | International Business Machines Corporation | FinFET device |
| US8637931B2 (en) * | 2011-12-27 | 2014-01-28 | International Business Machines Corporation | finFET with merged fins and vertical silicide |
| US20130241007A1 (en) * | 2012-03-15 | 2013-09-19 | International Business Machines Corporation | Use of band edge gate metals as source drain contacts |
| US9368628B2 (en) * | 2012-07-05 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with high mobility and strain channel |
| US9634000B2 (en) | 2013-03-14 | 2017-04-25 | International Business Machines Corporation | Partially isolated fin-shaped field effect transistors |
| US9853154B2 (en) * | 2014-01-24 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with downward tapered region under facet region |
| KR102193493B1 (ko) | 2014-02-03 | 2020-12-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9882027B2 (en) | 2014-03-27 | 2018-01-30 | Intel Corporation | Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions |
| KR20160143942A (ko) * | 2015-06-04 | 2016-12-15 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US20160372600A1 (en) * | 2015-06-19 | 2016-12-22 | International Business Machines Corporation | Contact-first field-effect transistors |
| TWI774007B (zh) * | 2020-06-16 | 2022-08-11 | 華邦電子股份有限公司 | 圖案化的方法 |
| CN112582478B (zh) * | 2020-12-30 | 2022-08-19 | 上海集成电路装备材料产业创新中心有限公司 | 鳍式场效应晶体管及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045903A (en) * | 1988-05-17 | 1991-09-03 | Advanced Power Technology, Inc. | Topographic pattern delineated power MOSFET with profile tailored recessed source |
| JPH06314687A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 多層配線構造の半導体装置およびその製造方法 |
| JPH08204191A (ja) * | 1995-01-20 | 1996-08-09 | Sony Corp | 電界効果トランジスタ及びその製造方法 |
| GB2354882B (en) * | 1999-03-10 | 2004-06-02 | Matsushita Electric Ind Co Ltd | Thin film transistor panel and their manufacturing method |
| US6284613B1 (en) * | 1999-11-05 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a T-gate for better salicidation |
-
2004
- 2004-05-20 JP JP2004150519A patent/JP2005294789A/ja active Pending
-
2005
- 2005-02-16 US US11/058,190 patent/US7314787B2/en not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214576B1 (en) | 2005-09-08 | 2007-05-08 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US8314448B2 (en) | 2005-12-16 | 2012-11-20 | Freescale Semiconductor, Inc. | Transistors with immersed contacts |
| US8633515B2 (en) | 2005-12-16 | 2014-01-21 | Freescale Semiconductor, Inc. | Transistors with immersed contacts |
| JP2009520367A (ja) * | 2005-12-16 | 2009-05-21 | フリースケール セミコンダクター インコーポレイテッド | 埋没接点を有するトランジスタとその形成方法 |
| US7755104B2 (en) | 2006-04-26 | 2010-07-13 | Kabushiki Kaisha Toshiba | FinFET pMOS double gate semiconductor device with uniaxial tensile strain applied to channel by shrinkable gate electrode material, current flow in <110> crystal orientation, and source and drain Schottky contacts with channel and manufacturing method thereof |
| JP2007294757A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2007299991A (ja) * | 2006-05-01 | 2007-11-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008004894A (ja) * | 2006-06-26 | 2008-01-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7700456B2 (en) | 2006-10-16 | 2010-04-20 | Elpida Memory, Inc. | Semiconductor device and manufacturing method of the same |
| US7915693B2 (en) | 2007-07-27 | 2011-03-29 | Kabushiki Kaisha Toshiba | Semiconductor device with fin and silicide structure |
| US9515170B2 (en) | 2007-10-22 | 2016-12-06 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| US9287400B2 (en) | 2007-10-22 | 2016-03-15 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2009105122A (ja) * | 2007-10-22 | 2009-05-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US8269288B2 (en) | 2007-10-22 | 2012-09-18 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| WO2009066409A1 (ja) * | 2007-11-22 | 2009-05-28 | Panasonic Corporation | 半導体装置の製造方法 |
| US8012862B2 (en) | 2007-11-22 | 2011-09-06 | Panasonic Corporation | Method for manufacturing semiconductor device using plasma doping |
| JP5179511B2 (ja) * | 2007-11-22 | 2013-04-10 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2016139806A (ja) * | 2008-07-06 | 2016-08-04 | アイメックＩｍｅｃ | 半導体構造のドープ方法 |
| US8124507B2 (en) | 2009-06-24 | 2012-02-28 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP4794692B2 (ja) * | 2009-06-24 | 2011-10-19 | パナソニック株式会社 | 半導体装置の製造方法 |
| WO2010150442A1 (ja) * | 2009-06-24 | 2010-12-29 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2011014753A (ja) * | 2009-07-03 | 2011-01-20 | Hitachi Ltd | 半導体装置 |
| JP2011119724A (ja) * | 2009-12-03 | 2011-06-16 | Taiwan Semiconductor Manufacturing Co Ltd | マルチフィン高さを有するＦｉｎＦＥＴ |
| US9257344B2 (en) | 2009-12-03 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with different fin height and EPI height setting |
| US9721829B2 (en) | 2009-12-03 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with different fin height and EPI height setting |
| US8252651B2 (en) | 2010-03-18 | 2012-08-28 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| WO2023112729A1 (ja) * | 2021-12-17 | 2023-06-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7314787B2 (en) | 2008-01-01 |
| US20050202618A1 (en) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005294789A (ja) | 半導体装置及びその製造方法 | |
| CN108122846B (zh) | 包括鳍式场效应晶体管的半导体器件及其形成方法 | |
| US20190067115A1 (en) | Gate cut method for replacement metal gate | |
| US6905941B2 (en) | Structure and method to fabricate ultra-thin Si channel devices | |
| US10326006B2 (en) | FinFET device and fabricating method thereof | |
| US10374040B1 (en) | Method to form low resistance contact | |
| JP5409997B2 (ja) | ＦｉｎＦＥＴデバイス中にゲートを形成する方法、および半導体デバイスの製造方法 | |
| US7488650B2 (en) | Method of forming trench-gate electrode for FinFET device | |
| US6342410B1 (en) | Fabrication of a field effect transistor with three sided gate structure on semiconductor on insulator | |
| US20150380412A1 (en) | Fin-Last FinFET and Methods of Forming Same | |
| US6656824B1 (en) | Low resistance T-gate MOSFET device using a damascene gate process and an innovative oxide removal etch | |
| WO2010150429A1 (ja) | 半導体装置及びその製造方法 | |
| US20050104091A1 (en) | Self aligned damascene gate | |
| JP2007142392A (ja) | 方法、半導体構造（準自己整合ソース／ドレインフィンｆｅｔプロセス） | |
| JP2007067391A (ja) | 一対のフィン型チャンネル領域に対応する単一のゲート電極を有する半導体素子の製造方法 | |
| KR20190005692A (ko) | 반도체 디바이스를 제조하는 방법 및 반도체 디바이스 | |
| US20130078778A1 (en) | Semiconductor process | |
| JP2006054423A (ja) | 半導体装置及びその製造方法 | |
| KR102481746B1 (ko) | 핀-단부 게이트 구조체들 및 그 형성 방법 | |
| US9076733B2 (en) | Self-aligned trench over fin | |
| US11710778B2 (en) | Semiconductor device and method for fabricating the same | |
| CN111106010B (zh) | 具有堆叠半导体层作为沟道的晶体管 | |
| TW202240772A (zh) | 半導體裝置 | |
| US11742414B2 (en) | Semiconductor device with fins | |
| CN106972054B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |