JP2009105122A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009105122A JP2009105122A JP2007273679A JP2007273679A JP2009105122A JP 2009105122 A JP2009105122 A JP 2009105122A JP 2007273679 A JP2007273679 A JP 2007273679A JP 2007273679 A JP2007273679 A JP 2007273679A JP 2009105122 A JP2009105122 A JP 2009105122A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- semiconductor device
- semiconductor portion
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000000463 material Substances 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000007769 metal material Substances 0.000 claims abstract description 8
- 238000002513 implantation Methods 0.000 claims description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 150000002500 ions Chemical class 0.000 claims description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000009849 deactivation Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910005883 NiSi Inorganic materials 0.000 claims description 3
- -1 silicon ions Chemical class 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims 1
- 229910052743 krypton Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910052724 xenon Inorganic materials 0.000 claims 1
- 238000001039 wet etching Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- 150000004767 nitrides Chemical class 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 238000000137 annealing Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 125000001475 halogen functional group Chemical group 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Abstract
【解決手段】本発明は、一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部10と、ソース領域とドレイン領域との間で、FIN状の半導体部10をゲート絶縁膜を介して囲むように形成されたゲート電極17とを備える半導体装置である。そして、本発明に係る1つ解決手段は、ゲート電極17が、ウェットエッチング可能なメタル材料又はシリサイド材料を用いている。
【選択図】図15
Description
本実施の形態に係る半導体装置の製造プロセスを以下に説明する。まず、図1に示すように、本実施の形態に係る半導体装置は、絶縁層であるBOX(Buried Oxide)層1とSOI層2(20〜100nm)とを積層したSi基板(図示せず)上にFIN型トランジスタを形成するSOIデバイスである。図1に示すSOI層2上には、パッド酸化膜3(2〜10nm)を積層し、当該パッド酸化膜3上に窒化膜4(20〜100nm)を積層している。そして、図1に示すように、窒化膜4上にポリシリコン5(100〜300nm)を堆積し、その後、レジストマスク6でポリシリコン5をパターニングしている。なお、ポリシリコン5上のレジストマスク6は、パターニング後に除去する。
実施の形態1で示したように本発明に係る半導体装置では、酸化膜のサイドウォール7をマスクにエッチングすることでFIN状の半導体部10をパターニングしている(図2〜図5)。これは、通常のレジストを露光してFIN状の半導体部10を形成するよりも、FIN状の半導体部10の幅が均一にすることができるメリットを有しているためである。つまり、実施の形態1で示した製造プロセスでは、サイドウォール7となる絶縁膜の膜厚でFIN状の半導体部10の幅を制御でき、FIN状の半導体部10における幅のバラツキを抑制することができるメリットがある。
本発明に係る半導体装置は、FIN−FETであり、図15等に示すようにFIN状の半導体部10を囲むような高段差のゲート電極17に加工する必要があるため、FIN状の半導体部10及びゲート電極17のパターン寸法を制御よくエッチングする必要がある。そこで、本実施の形態に係る半導体装置では、FIN状の半導体部10を加工するためのダミーパターンと、ゲート電極17を加工するためのダミーパターンとを設けている。
本発明に係る半導体装置では、図8等に示すようにハードマスクを用いる多層レジスト法を利用しており、炭素を含有したハードマスクであるC−HM層14を設けることで、高段差のゲート電極17を寸法精度よく加工している。
本発明に係る半導体装置は、図13に示すように拡散層(EXT)注入を行い、寄生抵抗を低減している。しかし、高ドースで不純物イオンを注入すると、注入された領域のシリコン結晶が崩れることになる。バルクシリコン基板であれば、注入後の活性化アニールで結晶性を回復することができるが、本発明に係るFIN−FETの場合には、シリコン層が薄いため(FIN状の半導体部10の幅が薄いため)活性化アニールの効果を得られない。
Claims (14)
- 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置であって、
前記ゲート電極は、ウェットエッチング可能なメタル材料又はシリサイド材料を用いていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記ゲート電極の仕事関数は、4.4〜4.8eVであることを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記ゲート電極は、TiN,Ti,W,NiSiの材料を使用していることを特徴とする半導体装置。 - 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置であって、
前記FIN状の半導体部を形成する際に設けた第1のダミーパターンと、
前記ゲート電極を形成する際に設けた第2のダミーパターンとをさらに備えることを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記第1のダミーパターンは、前記FIN状の半導体部のパターンと重ならず、且つ前記第2のダミーパターンは、前記FIN状の半導体部のパターンの下に位置しないことを特徴とする半導体装置。 - 請求項5に記載の半導体装置であって、
前記第1のダミーパターンは、正方形であることを特徴とする半導体装置。 - 請求項6に記載の半導体装置であって、
少なくとも1つの前記第1のダミーパターンは、前記第2のダミーパターンの下に位置することを特徴とする半導体装置。 - 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置を製造する方法であって、
半導体層上に絶縁膜を形成し、さらにアモルファスシリコンを成膜する工程と、
前記アモルファスシリコンを所定の形状にパターニングし、さらに短時間の熱処理を施して結晶化させる工程と、
結晶化した前記アモルファスシリコンの側面にサイドウォールを形成する工程と、
前記アモルファスシリコンを取り除いた前記サイドウォールをマスクに前記絶縁膜、前記半導体層を順にエッチングすることで、前記FIN状の半導体部を形成する工程とを備える半導体装置の製造方法。 - 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置を製造する方法であって、
半導体層上に絶縁膜を形成し、さらにアモルファスシリコンを成膜する工程と、
前記アモルファスシリコンの表面の凹凸を低減する工程と、
表面の凹凸を低減した前記アモルファスシリコンを所定の形状にパターニングする工程と、
パターニングした前記アモルファスシリコンの側面にサイドウォールを形成する工程と、
前記アモルファスシリコンを取り除いた前記サイドウォールをマスクに前記絶縁膜、前記半導体層を順にエッチングすることで、前記FIN状の半導体部を形成する工程とを備える半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法であって、
前記アモルファスシリコンの表面の凹凸を低減する工程は、前記アモルファスシリコンの表面を犠牲酸化し、その後当該酸化膜を除去することで凹凸を低減することを特徴とする半導体装置の製造方法。 - 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置を製造する方法であって、
半導体層上に絶縁膜を形成し、さらにポリシリコンを成膜する工程と、
前記ポリシリコンにシリコンイオンを注入してアモルファス化する工程と、
アモルファス化した前記ポリシリコンを所定の形状にパターニングする工程と、
パターニングした前記ポリシリコンの側面にサイドウォールを形成する工程と、
前記ポリシリコンを取り除いた前記サイドウォールをマスクに前記絶縁膜、前記半導体層を順にエッチングすることで、前記FIN状の半導体部を形成する工程とを備える半導体装置の製造方法。 - 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置を製造する方法であって、
前記ゲート絶縁膜を介して前記FIN状の半導体部上にポリシリコン、絶縁膜、カーボンハードマスクを順に積層する工程と、
下層の前記絶縁膜に到達しない条件で、前記カーボンハードマスクに不活性化イオンを注入する工程と
前記不活性化イオンを注入した前記カーボンハードマスクをレジストにより所定の形状にパターニングする工程と、
パターニングした前記カーボンハードマスクを用いて、前記絶縁膜、前記ポリシリコンを順にエッチングすることで前記ゲート電極を形成する工程とを備える半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法であって、
前記不活性化イオンは、Ar、He、Ne、F、N、Xe、Krのいずれかのイオンであることを特徴とする半導体装置の製造方法。 - 一方にソース領域、他方にドレイン領域が形成されたFIN状の半導体部と、
前記ソース領域と前記ドレイン領域との間で、前記FIN状の半導体部をゲート絶縁膜を介して囲むように形成されたゲート電極とを備える半導体装置を製造する方法であって、
不純物の飛程が前記FIN状の半導体部と前記FIN状の半導体部上に成膜した酸化膜との界面近傍となるように注入条件を制御して、不純物注入を行い拡散層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007273679A JP5410666B2 (ja) | 2007-10-22 | 2007-10-22 | 半導体装置 |
US12/253,563 US8269288B2 (en) | 2007-10-22 | 2008-10-17 | Semiconductor device and method for manufacturing the same |
US13/587,361 US9287400B2 (en) | 2007-10-22 | 2012-08-16 | Semiconductor device and method for manufacturing the same |
US15/017,459 US9515170B2 (en) | 2007-10-22 | 2016-02-05 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007273679A JP5410666B2 (ja) | 2007-10-22 | 2007-10-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105122A true JP2009105122A (ja) | 2009-05-14 |
JP5410666B2 JP5410666B2 (ja) | 2014-02-05 |
Family
ID=40562607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007273679A Active JP5410666B2 (ja) | 2007-10-22 | 2007-10-22 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US8269288B2 (ja) |
JP (1) | JP5410666B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198937A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2011527103A (ja) * | 2008-06-30 | 2011-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法 |
JP5404812B2 (ja) * | 2009-12-04 | 2014-02-05 | 株式会社東芝 | 半導体装置の製造方法 |
US8790979B2 (en) | 2012-07-06 | 2014-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040458A (ja) * | 2009-08-07 | 2011-02-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
KR101716113B1 (ko) * | 2010-11-03 | 2017-03-15 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
DE102011004506B4 (de) * | 2011-02-22 | 2012-10-18 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist |
US9647066B2 (en) * | 2012-04-24 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy FinFET structure and method of making same |
US8765582B2 (en) * | 2012-09-04 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for extreme ultraviolet electrostatic chuck with reduced clamp effect |
CN103117227B (zh) * | 2013-02-05 | 2015-11-25 | 华为技术有限公司 | 多栅鳍式场效应管的制备方法 |
FR3002813B1 (fr) * | 2013-03-01 | 2016-08-05 | St Microelectronics Sa | Procede de fabrication d'un transistor mos a ailette |
KR102328564B1 (ko) | 2015-04-14 | 2021-11-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN108155100B (zh) | 2016-12-02 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
US20210340048A1 (en) * | 2020-04-30 | 2021-11-04 | Polyplus Battery Company | Melt Processing Li Ion Conducting Sulfide Glass |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289871A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003243649A (ja) * | 2002-02-18 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005294789A (ja) * | 2004-03-10 | 2005-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006054431A (ja) * | 2004-06-29 | 2006-02-23 | Infineon Technologies Ag | トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 |
JP2006135067A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2006196617A (ja) * | 2005-01-12 | 2006-07-27 | Fujitsu Ltd | 半導体装置の製造方法とその方法で製造した半導体装置 |
JP2007123867A (ja) * | 2005-09-30 | 2007-05-17 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050054169A1 (en) * | 2003-09-09 | 2005-03-10 | International Business Machines Corporation | Method of manufacture of raised source drain mosfet with top notched gate structure filled with dielectric plug in and device manufactured thereby |
KR100578818B1 (ko) * | 2005-02-24 | 2006-05-11 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 및 이의 형성 방법 |
KR100702011B1 (ko) * | 2005-03-16 | 2007-03-30 | 삼성전자주식회사 | 다중 게이트 트랜지스터들을 채택하는 씨모스 에스램 셀들및 그 제조방법들 |
JP4648096B2 (ja) * | 2005-06-03 | 2011-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
JP2007035957A (ja) | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体装置とその製造方法 |
US8734583B2 (en) * | 2006-04-04 | 2014-05-27 | Micron Technology, Inc. | Grown nanofin transistors |
US8354311B2 (en) * | 2006-04-04 | 2013-01-15 | Micron Technology, Inc. | Method for forming nanofin transistors |
WO2008007331A2 (en) * | 2006-07-11 | 2008-01-17 | Nxp B.V. | Semiconductor devices and methods of manufacture thereof |
-
2007
- 2007-10-22 JP JP2007273679A patent/JP5410666B2/ja active Active
-
2008
- 2008-10-17 US US12/253,563 patent/US8269288B2/en not_active Expired - Fee Related
-
2012
- 2012-08-16 US US13/587,361 patent/US9287400B2/en active Active
-
2016
- 2016-02-05 US US15/017,459 patent/US9515170B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289871A (ja) * | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003243649A (ja) * | 2002-02-18 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005294789A (ja) * | 2004-03-10 | 2005-10-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006054431A (ja) * | 2004-06-29 | 2006-02-23 | Infineon Technologies Ag | トランジスタ、メモリセルアレイ、および、トランジスタ製造方法 |
JP2006135067A (ja) * | 2004-11-05 | 2006-05-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2006196617A (ja) * | 2005-01-12 | 2006-07-27 | Fujitsu Ltd | 半導体装置の製造方法とその方法で製造した半導体装置 |
JP2007123867A (ja) * | 2005-09-30 | 2007-05-17 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527103A (ja) * | 2008-06-30 | 2011-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法 |
JP5404812B2 (ja) * | 2009-12-04 | 2014-02-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP2011198937A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
US8790979B2 (en) | 2012-07-06 | 2014-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
US9515170B2 (en) | 2016-12-06 |
US20090101977A1 (en) | 2009-04-23 |
US8269288B2 (en) | 2012-09-18 |
US9287400B2 (en) | 2016-03-15 |
JP5410666B2 (ja) | 2014-02-05 |
US20160155825A1 (en) | 2016-06-02 |
US20120309157A1 (en) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410666B2 (ja) | 半導体装置 | |
TWI584478B (zh) | 半導體裝置及其製造方法 | |
US7915167B2 (en) | Fabrication of channel wraparound gate structure for field-effect transistor | |
US8227316B2 (en) | Method for manufacturing double gate finFET with asymmetric halo | |
KR20170083991A (ko) | 핀 구조체를 포함하는 반도체 소자 및 그 제조 방법 | |
US20060105527A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2004214627A (ja) | Mosトランジスタ | |
CN103107198A (zh) | 用于具有高k和金属栅极结构的mosfet的结构和方法 | |
CN105448730B (zh) | 半导体结构及其形成方法 | |
TWI420591B (zh) | 半導體基板,半導體裝置及其製造方法 | |
US11823894B2 (en) | Semiconductor devices and methods of manufacture | |
US8420519B1 (en) | Methods for fabricating integrated circuits with controlled P-channel threshold voltage | |
WO2013170477A1 (zh) | 半导体器件及其制造方法 | |
US7883965B2 (en) | Semiconductor device and method for fabricating the same | |
US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
WO2012088796A1 (zh) | 半导体器件的形成方法 | |
TWI805947B (zh) | 水平gaa奈米線及奈米平板電晶體 | |
JP2007012988A (ja) | トランジスタ及びトランジスタの製造方法 | |
CN110164968B (zh) | 半导体器件及其形成方法 | |
JP5553256B2 (ja) | 3次元構造のmosfet及びその製造方法 | |
US10424482B2 (en) | Methods and structures for forming a tight pitch structure | |
CN109887845B (zh) | 半导体器件及其形成方法 | |
CN107591367B (zh) | 半导体结构的制造方法 | |
CN106601684B (zh) | 一种半导体器件及其制备方法、电子装置 | |
KR102584048B1 (ko) | 불균일한 게이트 프로파일을 갖는 반도체 디바이스 구조물 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5410666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |