JP2011527103A - バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法 - Google Patents

バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法 Download PDF

Info

Publication number
JP2011527103A
JP2011527103A JP2011516338A JP2011516338A JP2011527103A JP 2011527103 A JP2011527103 A JP 2011527103A JP 2011516338 A JP2011516338 A JP 2011516338A JP 2011516338 A JP2011516338 A JP 2011516338A JP 2011527103 A JP2011527103 A JP 2011527103A
Authority
JP
Japan
Prior art keywords
forming
fin
mask
drain
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011516338A
Other languages
English (en)
Other versions
JP5679970B2 (ja
Inventor
ウェイ アンディ
ミュルフィンガー ロバート
スケイパー シロー
カムラー トルシュテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41412508&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2011527103(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2011527103A publication Critical patent/JP2011527103A/ja
Application granted granted Critical
Publication of JP5679970B2 publication Critical patent/JP5679970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13081—Multigate devices
    • H01L2924/13084—Trigate transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【解決手段】
ＦｉｎＦＥＴＳ及びトライゲートトランジスタのような三次元トランジスタ構造が、強化されたマスキング形態によって形成することができ、それによりバルク半導体材質内での自己整合手法によるドレイン及びソース区域（２１１Ｄ，２１１Ｓ）、フィン（２１０）並びに分離構造（２０８Ａ）の形成が可能になる。基本フィン構造（２１０）を画定した後、プレーナトランジスタ構造の高度に効率的な製造技術を用いることができ、それにより三次元トランジスタ構造の総合的な性能を更に高めることができる。
【選択図】図２ｐ

Description

概して本開示は、ダブルゲート（ＦｉｎＦＥＴ）又はトリプルゲートアーキテクチャを有する高度に縮小化されたトランジスタ要素を含む極めて高性能な集積回路の製造に関する。
ＣＰＵ、記憶デバイス、ＡＳＩＣ（特定用途向け集積回路）等の高度な集積回路の製造は、特定の回路レイアウトに従い所与のチップ区域上への多数の回路要素の形成を必要とし、電界効果トランジスタは、集積回路の性能を実質的に決定する回路要素の１つの重要な種類の典型である。概して多くのプロセス技術が現在のところ実施されており、電界効果トランジスタを含め多くの種類の複雑な回路に対しては、動作速度及び／又は電力消費及び／又は費用効果を考慮した優れた特性により、現在のところＭＯＳ技術が最も有望な手法の１つである。例えばＭＯＳ技術を用いた複雑な集積回路の製造においては、何百万のトランジスタ、例えばＮチャネルトランジスタ及び／又はＰチャネルトランジスタが結晶性の半導体層を含む基板上に形成される。電界効果トランジスタは、Ｎチャネルトランジスタ又はＰチャネルトランジスタのいずれが考慮されているかにかかわらず、典型的には複数の所謂ＰＮ接合を備えており、ＰＮ接合は、ドレイン及びソース領域と称される高濃度にドープされた領域とその高濃度にドープされた領域に隣接して配置される低濃度にドープされた又は非ドープの領域、例えばチャネル領域との界面によって形成されている。電界効果トランジスタにおいては、チャネル領域の伝導性、即ち伝導性チャネルの駆動電流能力は、チャネル領域に隣接して形成され且つ薄い絶縁層によってチャネル領域から隔てられているゲート電極によって制御される。ゲート電極への適切な制御電圧の印加による伝導性チャネルが形成されている場合、チャネル領域の伝導性はドーパント濃度、電荷キャリアの移動度に依存し、加えてプレーナトランジスタアーキテクチャに対しては、チャネル長とも称されるソース及びドレイン領域間の距離にも依存する。
現在、実質的に無制限の入手可能性、シリコン並びに関連する材質及びプロセスの十分に理解された特性、並びにこの５０年で蓄積されてきた経験により、集積回路の大半はシリコンに基いている。従っておそらくシリコンは、大量生産品に対して設計される将来の回路世代のために選択される材質であり続けるであろう。半導体デバイスを製造する場合における主要な重要性に対する１つの理由は、互いに異なる領域の信頼性のある電気的絶縁を可能にするシリコン／二酸化シリコン界面の優れた特性にあった。シリコン／二酸化シリコン界面は高温で安定であり従って、例えば界面の電気的特性を犠牲にすることなくドーパントを活性化し且つ結晶損傷を取り除くための焼鈍サイクルに対して要求されるような後続の高温処理の実行を可能にする。
上述した理由のため二酸化シリコンは、大抵は多結晶シリコン又は他の金属含有材質からなるゲート電極をシリコンチャネル領域から隔てるゲート絶縁層として、電界効果トランジスタにおいて好適に用いられる。電界効果トランジスタのデバイス性能を着実に向上させることにおいて、スイッチング速度及び駆動電流能力を改善するために、チャネル領域の長さが絶えず減少させられてきた。トランジスタの動作は、所与の供給電圧に対して望ましい駆動電流を供給するのに十分高い電荷密度にまでチャネル領域の表面を反転させるためにゲート電極に供給される電圧によって制御されるので、ゲート電極、チャネル領域及びそれらの間に配置される二酸化シリコンにより形成されるキャパシタによって提供されるある程度の容量性結合は維持される必要がある。プレーナトランジスタ構造に対してチャネル長を減少させることは、トランジスタ動作の間の所謂短チャネル挙動を避けるために大きな容量性結合を必要とすることが判明している。短チャネル挙動は、漏れ電流の増大とスレッショルド電圧のチャネル長への依存とをもたらす可能性がある。比較的低い供給電圧及びそれにより低下させられたスレッショルド電圧を有する積極的に縮小化されたトランジスタデバイスは、漏れ電流の指数関数的な増大に悩まされることがある一方で、ゲート電極のチャネル領域に対する強化された容量性結合を必要とする。このように二酸化シリコン層の厚みは、ゲートとチャネル領域の間で要求される容量を提供するためにこれに対応して減少させられる必要がある。例えば約０．０８μｍのチャネル長は、約１．２ｎｍの薄さの二酸化シリコンからなるゲート絶縁体を必要とする。一般的に極めて短いチャネルを有する高速トランジスタ要素が高速な応用のために好適に用いられるであろう一方で、長いチャネルを有するトランジスタ要素は記憶トランジスタ要素のようにより臨界的でない応用のために用いられるであろうが、極薄の二酸化シリコンゲート絶縁層を通っての電荷キャリアの直接的なトンネリングに起因する比較的大きな漏れ電流は、性能駆動回路(performance driven circuits)に対する要求に適合することがきない１〜２ｎｍの範囲の酸化物厚に対する値に達する可能性がある。
そこで、特に極めて薄い二酸化シリコンゲート層に対して、二酸化シリコンに代わるゲート絶縁層のための材質が検討されてきた。有望な代替的材質は、対応して形成されるゲート絶縁層の物理的により大きな厚みが、極めて薄い二酸化シリコン層によって得られたであろう容量性結合を提供するように、顕著に高い誘電率を呈する材質を含む。一般に、二酸化シリコンとの特定の容量性結合を達成するために要求される厚みは、容量等価厚み(capacitance equivalent thickness)（ＣＥＴ）と称される。
このように二酸化シリコンに代わる高誘電率材質として、ｋが約２５のタンタル酸化物（Ｔａ２Ｏ５）、ｋが約１５０のストロンチウム・チタン酸化物（ＳｒＴｉＯ３）、ハフニウム酸化物（ＨｆＯ２）、ＨｆＳｉＯ、ジルコニウム酸化物（ＺｒＯ２）等が提案されてきた。
上で特定した戦略に基く洗練されたプレーナトランジスタアーキテクチャの性能及び可制御性について顕著な優位性が得られるであろうが、更なるデバイスの縮小化を考慮して、新規なトランジスタ構造が提案されてきており、その構造においては、所望のチャネル幅を得る一方で同時にチャネル領域を通る電流フローの良好な可制御性を維持する試みにおいて「三次元」アーキテクチャが提供され得る。この目的のために所謂ＦｉｎＦＥＴＳが提案されてきており、ＦｉｎＦＥＴＳにおいては絶縁体上シリコン（ＳＯＩ）基板の薄い活性層内にシリコンの薄い薄片(sliver)又はフィン(fin)が形成されてよく、両側壁上にはゲート誘電体材質及びゲート電極材質が設けられてよく、それによりダブルゲートトランジスタを実現することができ、ダブルゲートトランジスタのチャネル領域は完全に減損している(fully depleted)であろう。典型的には洗練された応用においては、シリコンフィンの幅は約１０ｎｍであり、その高さは約３０ｎｍである。基本ダブルゲートトランジスタアーキテクチャの修正バージョンにおいては、ゲート誘電体材質及びゲート電極はフィンの上面上にも形成されてよく、それによりトライゲートアーキテクチャが実現される。図１ａ及び１ｂを参照して、従来のＦｉｎＦＥＴＳの基本構成及び従来の製造技術に付随する特性を更に詳細に説明する。
図１ａは従来のダブルゲート又はフィン電界効果トランジスタ（ＦｉｎＦＥＴ）１５０を備えた半導体デバイス１００の斜視図を模式的に示している。図示されるように、デバイス１００はシリコン基板のような基板１０１を備えていてよく、基板１０１上には埋め込み絶縁層１０２が例えば二酸化シリコン材質の形態で形成されている。また図１ａにおいては、フィン１１０は埋め込み酸化物層１０２上に形成されたシリコン層（図示せず）の残留部分を代表するように示されており、それによりＳＯＩ構造を画定している。フィン１１０はドレイン及びソース領域１１１の一部とチャネル領域（図示せず）とを備えていてよく、これらはフィン１１０のそれぞれの側壁１１０Ａ及び１１０Ｂ上に形成されてよいゲート電極構造１２０Ａ，１２０Ｂによって覆われていてよく、ゲート電極構造１２０Ａ，１２０Ｂは多結晶シリコン等の電極材質と組み合わされる二酸化シリコンのような適切なゲート誘電体材質を備えていてよい。フィン１１０の上面はキャップ層１１２によって覆われていてよく、キャップ層１１２はシリコン窒化物等から構成されていてよい。図示されるように、両電極構造１２０Ａ，１２０Ｂはキャップ層１１２上に形成される電極材質によって接続されていてよい。フィン１１０は全般的なデバイス要求に対応して高さ１１０Ｈ、幅１１０Ｗ及び長さ１１０Ｌを有していてよく、フィン１１０内の実効チャネル長は、フィン１１０によって規定される長さ方向に沿ったゲート電極構造１２０Ａ，１２０Ｂの延びによって実質的に決定されてよい。
典型的にはＦｉｎＦＥＴ１５０を備えた半導体デバイス１００は、埋め込み絶縁層１０２上に形成された活性シリコン層をパターニングし、次いでゲート電極構造１２０Ａ，１２０Ｂを形成するために適切に設計された製造プロセスを実行し、ドレイン及びソース領域１１１並びにチャネル領域のための適切なドーパントプロファイルを画定し、そして適切なコンタクト層を形成することによって形成される。
動作の間、適切な供給電圧及び適切な制御電圧をゲート電極１２０Ａ，１２０Ｂに印加することによって、ドレインからソースへの電流フローが確立される。従ってチャネル領域、即ちゲート電極構造１２０Ａ，１２０Ｂによって囲まれたフィン１１０の一部をフィン１１０の両側から制御することができ、強化されたチャネル制御を提供することが期待される完全に減損した構造が得られる。
図１ｂはデバイス１００の上面図を概略的に示しており、３つのＦＥＴトランジスタ１５０が設けられている。図示されるように、トランジスタ１５０のドレイン領域とソース領域は、エピタキシャル再成長シリコン材質によって接続されていてよく、それによりドレイン側とソース側にそれぞれシリコン層１０３が形成される。典型的には、ドレイン側及びソース側でのシリコン材質は選択的エピタキシャル成長技術によって形成することができ、従って種々のダブルゲート構造１２０Ａ，１２０Ｂのゲート電極材質に必要なオフセットを設けるためのスペーサ要素１０４が要求される。個々のトランジスタセル１５０のドレイン及びソース領域として作用する半導体層１０３がドレイン側及びソース側に設けられてよいが、それにもかかわらず領域１１１（図１ａ参照）のようなドレイン及びソース領域の一部は、スペーサ要素１０４の存在を理由として設けられている必要があるであろうし、それによりフィン内の限定された量のシリコン体積に起因し且つ埋め込み酸化物中へのドーパントの外方拡散に起因する適度に高い直列抵抗が生じることがある。従って、これらのトランジスタは、チャネルの完全な減損に起因し且つ２つ又は３つのゲートからの制御に起因する優れた短チャネル挙動を示すのであるが、キャップ層１１２（図１ａ参照）が省略され且つゲート誘電体材質によって置換された場合、各個々のトランジスタ１５０内ではフィンにおけるドレイン及びソース領域１１１の高い直列抵抗によって駆動電流が制限され、現在のところこの技術は、バルク構造内又は部分的に減損したＳＯＩ構造内に提供され得る標準的なプレーナトランジスタアーキテクチャに対抗することはできない。
本開示は、上に特定された問題の１つ以上の影響を回避し又は少なくとも低減することができる種々の方法及びデバイスに向けられている。
本発明の幾つかの側面の基本的な理解をもたらすために、本発明の単純化された概要を以下に提示する。この概要は本発明の網羅的な概観ではない。本発明の鍵となる若しくは臨界的な要素を特定し又は本発明の範囲を表現することは意図されていない。その唯一の目的は、後で論じられる更なる詳細な説明への序として、単純化された形態での幾つかの概念を提示することである。
概して本開示は半導体デバイス及びそれを形成するための技術に関し、本開示においては、シリコン材質内のトランジスタセルの対応するフィンを形成した後に十分に確立された標準的な「二次元」プロセス技術を用いることによって、ダブルゲート又はトライゲートのトランジスタがシリコンバルク上に形成されてよい。従って、増大されたシリコン体積をフィン内にもたらすことができる一方で、フィンを形成した後には十分に確立された二次元プロセス技術を採用することができ、それにより全体の直列抵抗を減少させるための効果的な手段の提供が可能になると同時に、顕著に低コストな基板材質から開始される高度に効率的な全体的製造フローの提供が可能になる。
ここに開示される１つの例示的な方法は、半導体デバイスの半導体層の上方に積層物を形成することを備えており、積層物は半導体層の上方に形成されるエッチング停止層及びエッチング停止層の上方に形成される第１のマスク層を備えている。方法は更に、マスク形状を得るために第１のマスク層をパターニングすることと、マスク形状の側壁上にスペーサ要素を形成することとを備えている。また、マスク形状は側壁スペーサ要素に対して選択的に除去され、チャネル区域並びにドレイン及びソース区域を画定するように側壁スペーサ要素の一部を露出させる第１の開口を有する第２のマスク層が設けられる。方法は更に、フィンを半導体層内に形成するために側壁スペーサ要素及び第２のマスク層をエッチングマスクとして用いることによって半導体層内に溝を形成することを備えており、フィンはチャネル区域に対応している。更に、少なくともフィンの側壁上にゲート電極構造が形成され、ドレイン及びソース領域がドレイン及びソース区域内に形成され、ドレイン及びソース領域はフィンに接続する。
ここに開示される更なる例示的な方法はトランジスタを形成することに関する。方法はマスク形状を半導体層の上方に形成することを備えており、マスク形状は半導体層内に形成されるべきフィンの横方向の寸法を規定する。方法は追加的に、第１の開口及び第２の開口を有するマスク層を形成することを備えており、第１の開口はフィンの長さを規定し、第２の開口は分離構造の横方向の寸法及び位置を規定する。また、マスク層をエッチングマスクとして用いることによって共通のエッチングプロセスにおいて半導体層内にフィン及び分離溝が形成される。方法は更に、フィンの第１の側壁の一部上に第１のゲート電極構造を形成すると共にフィンの第２の側壁の一部上に第２のゲート電極構造を形成することを備えている。最後に、方法はフィンの端部に隣接して半導体層内にドレイン及びソース領域を形成することを備えている。
ここに開示される１つの例示的な半導体デバイスは、半導体層と、半導体層内に形成される第１の凹部及び第２の凹部とを備えており、第１及び第２の凹部はフィンを画定するように共通の境界を有しており、フィンの高さは半導体層の厚みより小さい。半導体デバイスは更に、フィンの第１の側壁上に形成される第１のゲート電極構造と、フィンの第２の側壁上に形成される第２のゲート電極構造とを備えている。最後に、半導体デバイスはフィンに接続するドレイン及びソース領域を備えている。
本開示は添付図面と共に以下の記述を参照することによって理解することができ、図面において同様の参照番号は同様の要素を特定する。
図１ａはＳＯＩ基板に基く従来のＦｉｎＦＥＴトランジスタセルを備えた半導体デバイスを模式的に示す斜視図である。 図１ｂはＳＯＩ基板に基く従来のＦｉｎＦＥＴトランジスタセルを備えた半導体デバイスを模式的に示す上面図である。 図２ａはバルク基板内に形成されるフィンを含む「三次元」トランジスタ構造を模式的に示す斜視図であり、ドレイン及びソース領域並びにフィンは、例示的な実施形態に従いゲート電極構造に関する自己整合プロセス技術を提供することによって共通の製造プロセスにおいて形成することができる。 図２ｂは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その１）である。 図２ｃは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その２）である。 図２ｄは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その３）である。 図２ｅは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その４）である。 図２ｆは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その５）である。 図２ｇは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その６）である。 図２ｈは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その７）である。 図２ｉは例示的な実施形態に従いバルク半導体層内にフィンを形成する種々の製造段階の間における複数のＦｉｎＦＥＴトランジスタセルを含む半導体デバイスを模式的に示す斜視図（その８）である。 図２ｊは例示的な実施形態に従いウエル注入プロセスを実行するのに先立つフィンを模式的に示す断面図である。 図２ｋはウエル注入プロセスの後を模式的に示す斜視図である。 図２ｌはウエル注入プロセスの後を模式的に示す断面図である。 図２ｍは例示的な実施形態に従い自己整合のゲート電極構造を形成する種々の製造段階における半導体デバイスを模式的に示す斜視図（その１）である。 図２ｎは例示的な実施形態に従い自己整合のゲート電極構造を形成する種々の製造段階における半導体デバイスを模式的に示す斜視図（その２）である。 図２ｏは例示的な実施形態に従い自己整合のゲート電極構造を形成する種々の製造段階における半導体デバイスを模式的に示す斜視図（その３）である。 図２ｐはフィン方向に沿って模式的に示す断面図である。 図２ｑは半導体デバイスを模式的に示す上面図である。 図２ｒは例示的な実施形態に従い種々の製造段階の間におけるフィン長さ方向に沿って模式的に示す断面図（その１）である。 図２ｓは例示的な実施形態に従い種々の製造段階の間におけるフィン長さ方向に沿って模式的に示す断面図（その２）である。 図２ｔは例示的な実施形態に従い種々の製造段階の間におけるフィン長さ方向に沿って模式的に示す断面図（その３）である。 図２ｕは例示的な実施形態に従い種々の製造段階の間におけるフィン長さ方向に沿って模式的に示す断面図（その４）である。 図２ｖは例示的な実施形態に従い種々の製造段階の間におけるフィン長さ方向に沿って模式的に示す断面図（その５）である。 図２ｗは例示的な実施形態に従い金属置換ゲート及び高ｋ誘電体材質のフィン幅方向に沿って模式的に示す断面図である。 図３ａは更に他の例示的な実施形態に従い複数のダブルチャネルトランジスタセルを含む半導体デバイスを模式的に示す断面図（その１）である。 図３ｂは更に他の例示的な実施形態に従い複数のダブルチャネルトランジスタセルを含む半導体デバイスを模式的に示す断面図（その２）である。 図３ｃは更に他の例示的な実施形態に従い複数のダブルチャネルトランジスタセルを含む半導体デバイスを模式的に示す断面図（その３）である。
ここに開示される主題が種々の修正及び代替的な形態を許容し得る一方で、その具体的な実施形態が例示の目的で図面に示されてきており、ここに更に詳細に説明される。しかしながら、具体的な実施形態のここでの説明は、開示された特定の形態に本発明を限定することを意図しているのではなく、むしろ添付の特許請求の範囲により画定されるような本発明の精神及び範囲内にある全ての改変、均等なもの及び代替案を網羅する意図であることが理解されるべきである。
本発明の種々の例示的な実施形態が以下に説明される。明瞭のために、実際の実装の全ての特徴は本明細書において説明されていない。言うまでもなく、そのようないかなる実際の実施形態の開発においても、１つの実装と他とで異なるものになるであろうシステム関連及びビジネス関連の制約の遵守のような開発者の特定の目標を達成するために、多くの実装固有の決定がなされなければならないことは理解されるであろう。また、そのような開発努力は得てして複雑で且つ時間のかかるものになろうが、この開示の利益を享受する当業者にとっては経常的業務であろうことが理解されよう。
添付図面を参照して本主題を以下に説明する。種々の構成、システム及びデバイスが、説明のみを目的とし且つ当業者に周知の詳細と相まって本開示を不明確にすることのないように、図面内に模式的に描かれている。それでもなお、本開示の例示的な実例を説明するために添付図面が含まれているものである。ここで用いられている語句(words and phrases)は、関連分野を含めた当業者によるそれらの語句の理解と矛盾しないような意味において理解され且つ解釈されるべきである。用語又は句(term or phrase)の特別な定義、即ち当業者によって理解されるようなありふれた且つ慣例的な意味とは異なる定義は、ここでの用語又は句の一貫した使用によって暗示されることを意図したものではない。用語又は句が特別な意味、即ち当業者によって理解される以外の意味を有することが意図される限りにおいて、そのような特別の定義は、用語又は句に対する特別な定義を直接的に且つ明白に提供する定義的な方法で明細書中に明示的に記載されるであろう。
概して本開示は、ＦｉｎＦＥＴＳとも称されることがあるダブルゲートトランジスタ、又はトライゲートトランジスタがバルク基板上に形成されてよい方法及び半導体デバイスに関する。即ち、トランジスタのチャネル領域を収容するためのフィン要素が半導体層内に形成されてよく、フィンの高さは対応する半導体層の厚みよりも小さい。従ってこの意味において、任意の更なる埋め込み絶縁層がバルク半導体層の「深さ(depth)」において設けられてよいかにかかわらず、シリコン体積(silicon volume)のような付加的な半導体体積が実際のフィン要素の下方に設けられていてよい任意のトランジスタ構造が考えられてよい。幾つかの例示的な実施形態では、自己整合(self-aligned)製造シーケンスにおいて達成することができる低抵抗ドレイン及びソース区域と組み合わされたフィン及び２つ又は３つのゲート電極構造のための基本構造を完成させた後に、十分に確立されたプレーナ処理技術を用いて、ドレイン及びソースのドーパントプロファイルを調節し、例えば歪誘起メカニズム等を適用することによってチャネル領域の全体の直列抵抗を高めることができる。その結果、三次元トランジスタ構造の利点を維持することができる一方で、従来のＦｉｎＦＥＴＳ又はトライゲートトランジスタの駆動電流制限を著しく低減し、同時に高度に効率的な全体の製造処理フローを提供することができる。
図２ａは半導体デバイス２００の斜視図を概略的に示し、半導体デバイス２００は、半導体層２０３をその上に形成するためのシリコン基板又は任意の他の適切なキャリア材質のような基板２０１を備えていてよく、半導体層２０３は場合によってはゲルマニウム、炭素等の付加的な成分を備えているシリコン層を代表してよく、一方他の場合には任意の他の適切な半導体成分が用いられてよい。１つの例示的な実施形態では、半導体層２０３は、少なくとも局部的にデバイス区域内にある基板２０１の実質的に結晶性の材質の一部をなすことができるシリコンベースの材質を代表してよく、デバイス区域内に複数のダブルゲート又はトライゲートのトランジスタ２５０が形成されることになる。半導体デバイス２００は全体の要求に応じて、他のデバイス区域内にあるＳＯＩ構造を有していてよいことが理解されるべきである。図示されるように、１つ以上のトランジスタ２５０は半導体層２０３内に形成される共通ドレイン領域２１１Ｄ及び共通ソース領域２１１Ｓを有していてよく、この場合ドレイン及びソース領域２１１Ｄ，２１１Ｓはそれぞれのフィン２１０によって接続されていてよく、各フィン２１０は１つのトランジスタ２５０のチャネル領域の役割を果たしてよい。従って、フィン２１０はまた、隣接するフィン２１０間にそれぞれの凹部２０３Ｒを設けることによって半導体層２０３内に形成されていてよく、それによりフィン２１０の三次元の寸法、例えばその高さ、幅及び長さが規定される。また凹部２０３Ｒは、フィン２１０の少なくとも側壁上に及び、幾つかの例示的実施形態においては加えてフィン２１０の上面上に形成されることになるそれぞれのゲート電極構造の位置をも規定してよい。後で更に詳細に説明されるように、ドレイン及びソース領域２１１Ｄ，２１１Ｓ、フィン２１０並びに凹部２０３Ｒ内及びフィン２１０の上方のそれぞれの電極構造は、自己整合の手法によってそれぞれの隔離構造（図示せず）と共に設けられてよく、隔離構造は１つ以上のトランジスタ２５０を包囲し且つ凹部内に形成されるべきゲート電極材質に関して凹部の絶縁を提供することができ、これについても後で更に詳細に説明する。
図２ｂは初期の製造段階における半導体デバイス２００を模式的に示している。図示されるように、積層物(layer stack)２０４が半導体層２０３上に形成されてよく、積層物２０４は、半導体層２０３上に形成されるエッチング停止層２０４Ａと、エッチング停止層２０４Ａ上に形成されるマスク層２０４Ｂとから構成されていてよい。例えば、エッチング停止層２０４Ａは二酸化シリコン材質の形態で提供されてよい一方で、マスク層２０４Ｂはシリコンから構成されていてよい。またレジスト形状(resist features)２０５は、考慮されている技術標準に従う幅及び間隔を有する線状形状の形態で設けられていてよい。即ち、レジスト形状２０５によって規定される幅及び間隔は、対応する技術標準の限界寸法を表していてよく、対応するリソグラフィ技術に基いて確実に且つ再現性良くパターニングすることができる。
図２ｂに示されるような半導体デバイス２００は以下のようなプロセスに基いて形成することができる。半導体層２０３を備えた基板２０１は、例えばシリコンバルク基板の形態で提供されてよい一方で、他の場合には前述したように基板２０１及び半導体層２０３のための異なる構造が採用されてよい。その後、例えば十分に確立された技術に基いて酸化物層を例えば約２〜５ｎｍの適切な厚みに成長させることによって、エッチング停止層２０４Ａが形成されてよい。次いで十分に確立されたプラズマ支援の又は熱的に活性化された堆積のレシピを用いて、例えばシリコン材質の形態にあるマスク層２０４Ｂが例えば約６０〜８０ｎｍの厚みで堆積させられてよい。積層物２０４内の二酸化シリコン材質及びシリコンを用いることによって、半導体層２０３内に形成されるべきフィンに対するマスク形状を提供するための適切なハードマスクを形成する場合に、積層物２０４をパターニングするための十分に確立されたレシピを用いることができる。更なるプロセスの間に要求されるエッチング停止能力を得ることができる限りにおいて、他の材質が積層物２０４のために用いられてよいことが理解されるべきである。エッチング停止層２０４Ａは、二酸化シリコンから構成される場合、層２０４Ａが例えばマスク層２０４Ｂで覆われている(capped)ときにフッ化水素酸（ＨＦ）のようなウエット化学エッチング薬品との接触に際しての横方向のエッチングを回避するような適切な厚みを有するように設けられていてよい。このようにして、それぞれのウエット化学エッチングプロセスの間におけるそれぞれの形状の任意の不所望なアンダーエッチングが抑制される。一方マスク層２０４Ｂはフィン２１０の望ましい最終的な幅に等しいかそれよりも大きい厚みを有するように設けられてよく、何故ならばこれらのフィンは、後の製造段階でマスク層２０４Ｂから形成されることになるマスク形状の側壁上に共形的な手法で形成されるべき側壁スペーサ要素に基いて形成されてよいからである。また積層物２０４を設けた後に、十分に確立されたリソグラフィ技術に基いてレジスト形状２０５が設けられてよい。
図２ｃはマスク形状２０４Ｍを有する半導体デバイス２００を模式的に示しており、マスク形状２０４Ｍはそれらの横方向の寸法に関してはレジスト形状２０５（図２ｂ）に実質的に対応していてよいが、マスク形状２０４Ｍの高さはマスク層２０４Ｂ（図２ｂ）の最初の厚みによって規定される。形状２０４Ｍは適切に設計されたエッチングプロセスに基いて形成されてよく、幾つかの例示的な実施形態においては、層２０４Ｂ，２０４Ａがそれぞれシリコン及び二酸化シリコンから構成される場合には、多結晶ゲート電極をパターニングするための十分に確立されたエッチングレシピを基礎として用いることができる。その後、任意の適切な技術に基いてレジスト形状２０５が除去されてよい。
図２ｄはマスク形状２０４Ｍの露出させられた側壁部分上に形成される側壁スペーサ要素２０６を有するデバイス２００を模式的に示している。例えば側壁スペーサ要素２０６はシリコン窒化物から構成されていてよく、所望の程度のエッチング選択性及び後続のプロセスとの両立性が確保することができる限りにおいて、シリコン炭化物、窒素含有シリコン炭化物等の他の適切な材質が用いられてよい。スペーサ２０６は、例えば熱的に活性化された化学的気相堆積（ＣＶＤ）技術によって、スペーサ要素２０６に基いて形成されることになるフィンの望ましい最終的な幅に実質的に対応してよい堆積厚みを制御しながら、シリコン窒化物材質を堆積させることによって形成することができる。スペーサ材質の堆積の後、エッチング停止層２０４Ａに関して選択的であってよい異方性エッチングプロセスが実行されてよい。幾つかの例示的な実施形態においては、マスク形状２０４Ｍに関して選択的であってよく周知のプロセス技術を用いて達成することができるエッチングレシピを使用可能である一方、他の場合には層２０４Ａの高度なエッチング停止能力が維持される限りにおいてスペーサ材質及びマスク形状２０４Ｍに対して非選択的なエッチングレシピも使用可能である。
図２ｅはマスク形状２０４Ｍの選択的な除去の後のデバイス２００を模式的に示しており、選択的な除去は、エッチング停止層２０４Ａ及びスペーサ要素２０６に関して十分に高い選択性をもたらすことができる任意の適切な選択エッチング薬品によって達成され得る。例えば臭化水素（ＨＢｒ）に基く多くのプラズマ支援エッチングレシピが使用可能であり、他の場合において、二酸化シリコン、シリコン窒化物及びシリコンがエッチング停止層２０４Ａ、スペーサ２０６及びマスク形状２０４Ｍの材質として用いられてよいときには、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）に基くウエット化学的技術が採用されてよい。ＴＭＡＨは酸化物（２０００〜３０００：１）及び窒化物（約１００００：１）に対して極めて選択的であり従って、半導体層２０３内にフィンを形成するためのハードマスク要素としての役割をなすスペーサ２０６の材質を必要以上に消費することなしに、露出させられたマスク形状２０４Ｍを効果的に除去する。例えばＴＭＡＨに基くウエット化学的エッチングプロセスは、例えばマスク形状２０４Ｍの露出させられた表面部分上に形成されることのある生来の酸化物を除去するために、プラズマ支援プロセスと組み合わされてもよい。
図２ｆは半導体層２０３内のチャネル区域にフィンを形成するための更なるマスクを形成する一方で同時にそれぞれのドレイン及びソース区域（図２ａ参照）を画定する更に進んだ製造段階における半導体デバイス２００を模式的に示している。図示されるように、マスク層２０７はマスク要素２０７Ａ，２０７Ｂを備えていてよく、これらは図２ａに示されるドレイン及びソース領域２１１Ｄ，２１１Ｓのようなドレイン及びソース区域に対応していてよい。またマスク要素２０７Ｃは、チャネル区域及び、ダブルゲート又はトライゲートトランジスタのためのゲート電極構造がその内部に形成されることになる領域としての役割を果たしてよい一方で、マスク形状２０７Ｄは分離溝(isolation trenches)が半導体層２０３内おいてその内部に形成されることになるそれぞれの区域としての役割を果たしてよい。一方のマスク形状２０７Ａ，２０７Ｂ及び他方の形状２０７Ｃ，２０７Ｄは、後の製造段階におけるマスク要素２０７Ｃ，２０７Ｄの選択的な除去を可能にするために、異なる材質から構成されてよい。例えば、形状２０７Ａ，２０７Ｂはシリコン窒化物から構成されてよく、形状２０７Ｃ，２０７Ｄはシリコン材質から構成されてよい。
マスク層２０７はシリコンのような適切な材質の層を堆積させることによって形成することができ、その厚みは、半導体層２０３内に更に形成されるべきフィンの上端からソース／ドレイン注入種(implantation species)を遮るのに必要な最終的なゲート高さ以上になるように選択されてよい。例えばマスク層２０７の厚みは約７０〜９０ｎｍであってよい。その後、層２０７がリソグラフィプロセスによってパターニングされてよく、そのプロセス内においてマスク形状２０７Ｃ，２０７Ｄの位置が同時に規定され、従ってドレイン及びソース区域、ゲート電極並びに分離構造の横方向の寸法及び位置が自己整合の手法によって与えられる。対応するリソグラフィプロセスを実行した後、十分に確立されたエッチングレシピ、例えば前述したような二酸化シリコンに対してシリコンを選択的にエッチングするためのレシピを用いて、マスク層２０７を異方的にエッチングすることができる。その後、マスク要素２０７Ａ，２０７Ｂを形成するための適切な充填材質が例えばシリコン窒化物の形態で堆積させられ、この場合、対応して現れる表面トポロジは、化学的機械的研磨（ＣＭＰ）のような平坦化プロセスを実行することによって平坦化されてよく、残りのマスク形状２０７Ｃ，２０７Ｄは、平坦化プロセスの高度な制御を提供するためのＣＭＰ停止層として用いられてよい。次いでゲート電極及びチャネル区域と分離構造とに対応するマスク要素２０７Ｃ，２０７Ｄは、例えば前述したのと同様なプロセスを用いることによって選択的に除去されてよい。例えば窒化物及び酸化物に対して選択的にシリコンを効率よく除去するためにＴＭＡＨが用いられてよい。
図２ｇは上述したプロセスシーケンスの終了の後の半導体デバイス２００を模式的に示している。従ってそれぞれの開口２０７Ｎ，２０７Ｍがマスク層２０７内に形成され、それによりチャネル区域、即ちフィンがその内部に形成されるべき区域を画定すると共に分離溝区域をも画定する一方、残りのマスク要素２０７Ａ，２０７Ｂは更に形成されることになるドレイン及びソース区域となってよい。開口２０７Ｎ，２０７Ｍに基いて、分離溝を形成するための要求に応じて、最初にエッチング停止層２０４Ａを通り半導体層２０３内へ所望の深さまでエッチングするように、異方性エッチングプロセスが実行されてよい。例えば約２５０〜３５０ｎｍのエッチング深さが用いられてよく、この場合エッチングプロセスは十分に確立されたプラズマ支援レシピに基いて実行することができる。その後、半導体層２０３内に形成された対応する溝は、二酸化シリコンのような適切な誘電体材質によって充填されてよく、開口２０７Ｎ，２０７Ｍも充填されてよい。更に誘電体充填材質の密度を高めるために焼鈍プロセスが実行されてよく、また任意の過剰な材質はＣＭＰによって除去されてよく、それによりプレーナ表面トポロジが提供され、この場合マスク要素２０７Ａ，２０７ＢはＣＭＰ停止層として作用してよい。
図２ｈは上述したプロセスシーケンスの終了の後の半導体デバイス２００を模式的に示している。図示されるように、開口２０７Ｍ（図２ｇ参照）に対応して半導体層２０３内に分離構造２０８が形成されてよく、この製造段階では、分離構造２０８の誘電体材質はマスク要素２０７Ａ，２０７Ｂによって画定される表面まで上方に延びていてよい。同様にして、マスク層２０７に基いて実行された先行する溝エッチングプロセスの間、スペーサ要素２０６（図２ｅ参照）もまた開口２０７Ｎ内のハードマスクとして作用することができ、「深い」フィン２１０Ｌをもたらすので、更に形成されるべきフィンのそれぞれの下部２１０Ｌに隣接して分離構造２０８Ａを形成することができる。
図２ｉは更に進んだ製造段階における半導体デバイス２００を模式的に示している。図示されるように、分離構造２０８の上方並びに分離構造２０８Ａ及び深いフィン２１０Ｌ（図２ｈ参照）の上方に形成された誘電体材質は除去されてよい一方で、構造２０８，２０８Ａ内の誘電体材質の凹部形成の程度を規定することによってフィン２１０を実際に形成するために、分離構造２０８，２０８Ａ内に望ましい凹部２０８Ｒが形成されてよい。対応する制御された材質除去は高度に希釈されたＨＦ溶液を用いて達成することができ、所与のエッチングレートに対して凹部２０８Ｒの深さは、深いフィン２１０Ｌの上部を表すフィン２１０の高さ２１０Ｈを調節するために調節されてよい。また幾つかの例示的な実施形態では、フィン２１０の上面を露出させるために、例えば選択的異方性エッチングプロセスに基き、「キャップ層」、即ちスペーサ要素２０６（図２ｅ）が除去されてよい。この場合、フィン２１０はトライゲートトランジスタ要素のチャネル領域の役割をなす。
図２ｊは開口２０７Ｃ（図２ｉ参照）に沿った断面図を模式的に示している。図示されるように、分離構造２０８（図２ｉ参照）に必要な特定の深さにまで及ぶように分離領域２０８Ａが半導体層２０３内に形成されており、深いフィン２１０Ａが分離領域２０８Ａを隔てている。また凹部２０８Ｒはフィン２１０の有効高さを規定し、幾つかの例示的な実施形態では、有効高さはデバイス全体の要求に応じて約２０〜３０ｎｍに選択されてよい。一方、フィン２１０の幅２１０Ｗはスペーサ要素２０６（図２ｉ参照）によって決定することができ、スペーサ要素２０６は凹部２０８Ｒの形成に際してエッチングマスクとして用いることができる。他方、フィン２１０の長さ、即ち図２ｊにおいて図面に垂直な方向の寸法は、開口２０７Ｃ（図２ｉ参照）の幅によって決定することができる。またこの製造段階においては、エッチング停止層２０４Ａの残りはフィン２１０の上面上に設けられたままでよい。その結果、トランジスタ要素の基本構造がフィン２１０の形態でもたらされてよく、この場合、図２ａに示されるような基本構造の他に、凹部２０８Ｒは半導体材質の層２０３内よりはむしろそれぞれの分離領域２０８Ａ内に設けられてよいことが理解されるべきである。
図２ｋは適切に設計された「プレーナ」プロセス技術がトライゲートトランジスタ構造を完成させるために適用されてよい更に進んだ製造段階における半導体デバイス２００を模式的に示している。図２ｋにおいては、Ｎチャネルトランジスタ及びＰチャネルトランジスタのための基本的トランジスタ特性を画定するために注入シーケンス２０９が実行されてよい。Ｎチャネルトランジスタに対しては、パンチスルー(punch through)を防止するためにＰ型ドーパント種が導入されてよく、このことは０度の傾斜角で注入２０９を実行することによって達成することができ、この場合、他の種類のトランジスタは十分に確立されたリソグラフィ技術に従ってレジストマスクでマスクされていてよい。幾つかの例示的な実施形態では、注入シーケンス２０９は傾斜注入ステップ２０９Ａを含むことができ、傾斜注入ステップ２０９Ａでは、イオンビームはフィン２１０の幅方向と実質的に平行な回転軸に対応して傾斜させられていてよい。従って傾斜注入ステップ２０９Ａの間は、Ｎチャネルトランジスタに対してカウンタドーパントであるＰ型ドーパントが、ドレイン及びソース区域２１１Ｓ，２１１Ｄの露出させられた側壁２１１Ｆ内に取り込まれてよい。一方、５〜１０度の傾斜角を用いると共に適切な注入走査形態を用いることによって、フィン２１０へのドーパント種の顕著な取り込みを抑制することができる。同様に、対応するＮチャネルトランジスタをマスキングしながらＮ型ドーパント種をＰチャネルトランジスタ内に導入することができる。ドレイン及びソース区域２１１Ｓ，２１１Ｄの露出させられた側壁部分２１１Ｆでのカウンタドーパント種の取り込みは従って、後の製造段階において凹部２０８Ｒ内に形成されてよいゲート誘電体材質及びゲート電極材質に関して増大された「分離区域」を提供することができ、増大された分離区域は減少された寄生ゲート・ソース／ドレイン容量をもたらすことができる。従って、注入プロセス２０９及び２０９Ａの照射量(dose)及びエネルギは、後の製造段階において実行されるべき対応するソース／ドレイン注入プロセスに適切に適合させられてよい。
図２ｌは注入プロセス２０９の後のデバイス２００の断面図を模式的に示している。図示されるように、２０９Ｗで示されるウエル(well)注入種をデバイス要求に従う所望の深さで深いフィン２１０Ｌ内に取り込むことができる。対応するウエル注入２０９Ｗは分離領域２０８Ａ内にも導入されてよいことが理解されるべきである。次いで、ゲート酸化物等のゲート誘電体材質の形成に対してデバイス２００を準備するために、十分に確立された洗浄プロセスが実行され、それに続き誘電体材質の堆積及び／又は酸化、例えばフィン２１０の露出された表面上への二酸化シリコンの成長がなされてよい。その後、十分に確立された「プレーナ」プロセスレシピに基き、ゲート電極材質が例えば多結晶シリコンの形態で堆積させられてよい。
図２ｍは、上述したプロセスシーケンスの後であって且つ、結果として得られた表面トポロジを、例えばＣＭＰに基きマスク要素２０７Ａ，２０７ＢをＣＭＰ停止材質として用いて任意の過剰なゲート電極材質を除去することにより平坦化した後の半導体デバイス２００を模式的に示している。従って、複数の個々のゲート電極構造（図示せず）を備えていてよいゲート電極構造２２０がマスク要素２０７Ａ，２０７Ｂの間に形成されてよい一方で、それぞれの犠牲「ゲート電極構造」２２０Ｓが分離構造２０８の上方に形成されてよい。幾つかの例示的な実施形態では、ゲート電極構造２２０はゲート誘電体と組み合わせて実際のゲート電極の役割をなしてよく、従って誘電体材質等に関する適切なパラメータが選択されてよいことが理解されるべきである。他の場合には、図２ｍに示されるようなゲート電極構造２２０はプレイスホルダ(place holder)として用いられてよく、後の製造段階において金属含有電極材質及び高ｋ誘電体材質に基く高性能なゲート電極構造で置換されてよい。
図２ｎは更に進んだ段階における半導体デバイス２００を模式的に示しており、その段階においてはマスク材質２３０がそれぞれの電極材質２２０，２２０Ｓの上端上に形成されてよく、例えば酸化物層の形態にあるマスク材質２３０は酸化プロセス等に基き生成することができる。またエッチングマスク２３１が、露出させられた部分を保護するためにデバイス２００の上方に形成されてよく、その内部にはゲート電極は形成されないことになる。即ち、エッチングマスク２３１は犠牲構造２２０Ｓに対応する部分を露出させてよく、また構造２２０を覆ってよい。その後、露出されたマスク材質２３０を除去するために例えばフッ化水素酸を用いることによって適切に設計されたエッチングシーケンスが実行され、次いで例えば窒化物及び酸化物に対して選択的な多結晶シリコンの形態にある構造２２０Ｓの材質を選択的に除去するために、選択的プラズマ支援エッチングプロセスが実行されてよい。この場合にも、プレーナトランジスタ構造において用いられる技術と同様なエッチング戦略が用いられてよい。他の場合には、前述したようにウエット化学的エッチング薬品が用いられてよい。
図２ｏは上述したプロセスシーケンス及びエッチングマスク２３１の除去の後の半導体デバイス２００を模式的に示している。従って分離構造２０８は露出させられている一方で、マスク要素２０７Ａ，２０７Ｂはドレイン及びソース区域２１１Ｓ，２１１Ｄを依然として覆っていてよい。その後、マスク要素２０７Ａ，２０７Ｂはマスク材質２３０及び分離構造２０８に対して選択的に除去されてよい。この除去は、マスク要素２０７Ａ，２０７Ｂがシリコン窒化物から構成される場合、加熱したリン酸を用いることによって達成することができる。
図２ｐはマスク要素２０７Ａ，２０７Ｂを除去した後におけるフィン２１０の幅方向に沿った断面図を模式的に示している。従って図示されるように、ゲート電極構造２２０が凹部２０８Ｒの内部及び上方並びにフィン２１０の周囲及び上方に形成される一方で、それぞれのゲート誘電体２２１Ａ，２２１Ｂ，２２１Ｃがフィン２１０の表面上に設けられる。即ち図示された実施形態においてはトライゲート構造がもたらされてよく、トライゲート構造においては、フィン２１０の両側壁上にゲート誘電体２２１Ａ，２２１Ｃが形成されてよい一方で、フィン２１０の上面上にもゲート誘電体材質２２１Ｂが形成されてよい。またゲート電極構造２２０、即ちそのゲート電極材質２２２、例えば多結晶シリコン材質上には、マスク材質２３０が依然として形成されていてよい。
図２ｑは図２ｐに示されるようなデバイス２００の上面図を模式的に示している。従ってドレイン及びソース区域２１１Ｄ，２１１Ｓとフィン２１０の形態にあるそれぞれのチャネル領域とを備えたトライゲートトランジスタ２５０が、分離構造２０８によって横方向に包囲されている。図示されるように、チャネル、即ちフィン２１０、従ってゲート電極構造２２０の長さは、既に実行されたマスキング形態によって規定することができ、それによりドレイン及びソース区域２１１Ｄ，２１１Ｓ並びに分離構造２０８の自己整合のパターニング及び位置決めがここでも提供される。
図２ｒはその左側に図２ｑのII左線(line II left)に沿った断面図を模式的に示しており、その右側には図２ｑのII右線(line II right)に沿った断面図が示されている。従って図２ｒの左側に示されるように、フィン２１０の上端上に形成されたゲート誘電体材質２２１Ｂを伴うゲート電極材質２２２とドレイン及びソース区域２１１Ｄ，２１１Ｓとの組み合わせは、プレーナトランジスタアーキテクチャと比較してよく似た構造を有していてよい。右側において、「ギャップ」区域、即ち図２ｑに示されるような隣接するフィン２１０間の区域の対応する断面図は、フィン２１０の高さ（図２ｒの左側を参照）が分離領域の凹部形成の程度によって規定されるという基本的概念を示している。従って図２ｒの左側に示されるようなトランジスタ２５０の構造は、十分に確立されたプレーナプロセス技術の採用を可能にし、それによりフィン２１０内の大きなシリコン体積の提供が可能になることに加えて、トランジスタ２５０の総合的な電気的特性を適切に調節するための高い効率性の提供が可能になる。この目的のために、十分に確立された注入技術、応力誘起メカニズム等を実施することができる。
図２ｓ〜２ｖを参照して、Ｐチャネルトランジスタ及びＮチャネルトランジスタに対する所望のトランジスタ性能を得るための例示的な実施形態に従うそれぞれのプロセス技術を説明する。
図２ｓは図２ｑに示される断面に沿った断面図を模式的に示しており、即ち図２ｓの左側にはフィン２１０の長さ方向における断面が示されており、右側にはギャップ区域内の対応する断面が示されている。図示されるように、トランジスタ構造２５０Ｎは、Ｎチャネルトランジスタを代表していてよく、またドレイン及びソース領域２１１を画定するドレイン及びソース区域２１１Ｓ，２１１Ｄ（図２ｒ参照）内でフィン２１０に隣接する高度なドーパントプロファイルを備えていてよい。例えば、フィン２１０によって代表され得るチャネル領域２１３と共に適切なＰＮ接合を形成するために、プレーナトランジスタ構成におけるのと同様に、拡張領域２１１Ｅが設けられてよい。またドレイン及びソース領域２１１内のドーパント濃度を適切に規定するために、スペーサ構造２２３がゲート電極材質２２２の側壁上に形成されてよい。
図２ｓの右側にはギャップ区域内で対応する構造が示されている。ここでは、前述したように分離領域２０８Ａ内の凹部内にまでゲート電極材質２２２が延在している一方で、幾つかの例示的な実施形態では、ゲート電極材質２２２に対してのドレイン及びソース領域２１１のオフセットの増大が、注入プロセス２０９（図２ｋ参照）の間のカウンタドーピング(counter-doping)によって達成されてよく、その場合、半導体層２０３の露出させられた側壁部分がウエルドーパント種に対応するドーパント種を受け取ることができ、それによりドレイン及びソース領域２１１に関して「撤回された(withdrawn)」ＰＮ接合がもたらされ、ドレイン及びソース領域２１１とゲート電極材質２２２の間での寄生容量がオフセットの増大に起因して低減される。
図２ｓに示されるようなトランジスタ構造２５０Ｎは、Ｐチャネルトランジスタをマスキングしながら適切な注入プロセスを実行することによって、例えば、フィン２１０とドレイン及びソース領域２１１との間の区域におけるウエルドーパント濃度を適切に高めるために、十分に確立されたレシピに従ってハロー(halo)注入プロセスを用いることによって、完成することができる。その後、拡張領域２１１Ｅが例えば適切に設計されたオフセットスペーサの構造２２３を用いることによって形成されてよく、次いでスペーサ構造２２３は、所望の濃度プロファイルを確立するための後続の深いドレイン及びソース区域の注入に際して注入マスクとして作用するように、適切な幅に形成される。スペーサ構造２２３は、対応する注入プロセスの後に形成されるであろう複数の個々のスペーサ要素を備えていてよいことが理解されるべきである。
図２ｔは幾つかの例示的な実施形態に従うＰチャネルトランジスタのための対応するトランジスタ構造２５０Ｐを模式的に示している。図示されるように、トランジスタ２５０Ｐは例えばシリコン／ゲルマニウム合金等の形態にある歪誘起材質２１４を備えていてよく、歪誘起材質２１４は、フィン２１０内の電流フロー方向に沿った圧縮歪成分を確立してその内部でのホール移動度を高めるように、フィン２１０の近傍の材質２０３内にまで組み込まれていてよい。歪誘起材質２１４は、例えばスペーサ構造２２３又は任意の他の適切なマスク材質に基き半導体層２０３内へ空洞(cavity)をエッチングすることと、その後に所望の半導体合金２１４を成長させるための選択的エピタキシャル成長プロセスとによって形成することができ、半導体合金２１４はまた高濃度にドープされた材質の形態でもたらされてよいので、場合によっては深いドレイン及びソース領域を形成するための１つの注入プロセスを回避することができる。図示されるように歪誘起材質２１４は、適切と考えられる場合には、ある程度過剰な高さを有するように設けられてよい。また、それぞれの拡張領域２１１Ｅはチャネル領域、即ちフィン２１０に接続されるように形成されてよい。
図２ｔの右側には、ギャップ領域に対応する構造が示されている。図示されるようにこの場合にも、ゲート電極材質２２２とドレイン及びソース領域２１１との間で、傾斜注入２０９Ａ（図２ｋ参照）を含む注入プロセス２０９の間に形成されたであろうカウンタドープ領域２０３Ｃに起因して、増大したオフセットを得ることができる。
それぞれの歪誘起メカニズムは、例えばシリコン／炭素のような適切な半導体合金の形態で、又はドレイン及びソース領域２１１の形成の間にそれぞれの応力記憶技術を適用することによって、Ｎチャネルトランジスタ２５０Ｎ内にも設けられてよいことが理解されるべきである。即ち、ドレイン及びソース領域２１１の少なくとも一部が、シリコン窒化物層のような覆っている硬い材質層に基いて実質的に非晶質状態で再成長させられて、歪んだ状態にあるドレイン及びソース領域の再成長部分が生成されてよい。他の例示的な実施形態においては、ドレイン及びソース領域２１１を形成した後に、これらの領域は、後続のシリサイド化プロセスに関する利益を提供するために、場合によっては引張応力コンタクト材質等の応力誘起材質と一緒に窪ませられてよい。
トランジスタ２５０Ｎ，２５０Ｐのドレイン及びソース領域２１１を形成するためのドーパント種の組み込みの後、ドーパントを活性化させると共に注入誘起損傷を再結晶化させるために、最終的な焼鈍プロセスが実行されてよく、それにより最終的な所望のドーパントプロファイルも調整される。
図２ｕは更に進んだ製造段階におけるトランジスタ構造２５０Ｎを模式的に示している。図示されるようにコンタクト構造２４０が設けられてよく、コンタクト構造２４０は二酸化シリコン等のような層間誘電体材質２４１を備えていてよく、その内部には１つ以上のコンタクト要素２４２が組み込まれていてよい。コンタクト要素２４２はタングステン、銅、アルミニウム等のような任意の適切な金属から構成されていてよく、場合によっては全体のプロセス及びデバイス要求に応じて適切な導電性バリア材質と組み合わされていてよい。幾つかの例示的実施形態では、コンタクト要素２４２は高い内部引張応力レベルを有する金属含有材質を備えていてよく、金属含有材質は例えば、タングステン材質を形成するための十分に確立された堆積レシピに基いて完成されてよく、それによりチャネル又はフィン２１０内に所望の引張応力レベルがもたらされる。
図２ｕの右側はギャップ区域におけるコンタクトレベル２４０の構造を模式的に示している。図示されるようにこの区域においても、１つ以上のコンタクト要素２４２又は連続的に拡がるコンタクト要素が設けられてよく、ドレイン及びソース領域２１１に対する全体的な接触抵抗が低減されている。
典型的にはコンタクトレベル２４０は、十分に確立された「プレーナ」プロセス技術に基いて、例えば耐熱性金属を堆積させると共に後続の二酸化シリコン等の適切な誘電体材質の堆積を伴う熱処理の間における化学反応を開始することによって、形成することができ、誘電体材質はＣＭＰ等によって平坦化されてよい。その後、それぞれのコンタクト開口を得るために誘電体材質がリソグラフィ及び異方性エッチング技術によってパターニングされてよく、コンタクト開口は次いでタングステン等のような所望のコンタクト金属で充填されてよい。
図２ｖは上述したのと同様な構造を有していてよいＰチャネルトランジスタ２５０Ｐのコンタクト構造２４０を模式的に示している。
次いで、例えば低ｋ誘電体材質の形態にある誘電体材質を設けると共にその内部に第１のメタライゼーション(metallization)層の金属線と接続してよいビアを形成することによって、メタライゼーションシステムが形成されてよい。
幾つかの実施形態では、ゲート電極構造２２０は、高ｋ誘電体材質と組み合わされた金属含有電極材質を含む高性能な構造で置換されてよい。この目的のため、誘電体材質２４１内にコンタクト電極２４２を形成するのに先立ち、ゲート電極材質２２２が例えばＴＭＡＨに基いて選択的に除去されてよく、ＴＭＡＨによってシリコンを二酸化シリコン及びシリコン窒化物に対して選択的に効率よく除去することができる。他の場合にはＨＢｒに基くプラズマ支援プロセスのような他の選択的エッチングレシピが用いられてよい一方で、他の例示的な実施形態では、ゲート電極構造２２０及び周囲の誘電体材質の材料組成に応じて任意の選択的エッチングプロセスが用いられてよい。その後、誘電体材質２２１Ｂのようなゲート誘電体がフィン２１０の露出させられた側壁部分から除去されてよい。この除去は、ゲート誘電体が二酸化シリコンから実質的に構成されていてよい場合には、ＨＦを用いることによって達成することができる。
図２ｗは上述したプロセスシーケンスの後の更に進んだ製造段階におけるフィン幅方向に沿った断面図を模式的に示している。図示されるように、デバイス２００は置換ゲート電極構造２２０Ｒを備えていてよく、置換ゲート電極構造２２０Ｒは、チタン窒化物等のような金属含有材質２２２Ｒと高ｋ誘電体材質２２１Ｒの組み合わせを備えていてよく、高ｋ誘電体材質２２１Ｒはフィン２１０の側壁部分及び上面を覆っていてよい。このように、フィン２１０の側壁上に形成されたそれぞれのゲート電極構造２２０Ａ，２２０Ｃとフィン２１０の上端上に形成されたゲート電極構造２２０Ｂとを含むトライゲート構造が提供されてよく、それにより複数のトランジスタセル２５０Ａ，…，２５０Ｄもまた提供されてよい。その結果、トランジスタセル２５０Ａ，…，２５０Ｄの各々又はそれらの組み合わせは、適切に選択された金属材質２２２Ｒ並びに対応するドレイン及びソース領域を形成するための製造シーケンスに基いて各導電性タイプ対する特定のスレッショルド電圧を提供するトライゲートトランジスタの役割をなす。より大きなスレッショルド電圧が要求される場合には、スレッショルド電圧における適度に大きいシフトを生成するために、異なる仕事関数を有する多重化ゲート金属が集積化されてよく、他の場合には、スレッショルド電圧の僅かなシフトを生成するために、適切に設計されたハロー注入が実行されてよい。
従って、低い直列抵抗に起因する高いトランジスタ性能を有し且つプレーナトランジスタ構造に対して十分に確立されているような安定し且つ効率的な製造技術の使用を伴う効果的な三次元トランジスタ構造を得ることができる。また、ドレイン及びソース領域、チャネル領域、即ちフィン２１０、並びにそれぞれの分離構造の自己整合配置を前述したマスキング形態に基き達成することができる。更に、従来の戦略と比較して、複数のトランジスタに対する連続的なドレイン及びソース領域を提供するための複雑なエピタキシャル成長プロセスを回避することができ、それにより全体的なプロセス効率を高めるのにも寄与する。
図３ａ〜３ｃを参照して、ダブルゲート、即ちＦｉｎＦＥＴトランジスタ構造を形成するための対応するプロセスシーケンスを更に詳細に説明する。一般的に、トライゲートトランジスタ構造２５０に対して前述したのと極めて類似したプロセスシーケンスが用いられてよいが、適度に厚いキャップ層がフィンの上端上に設けられてよく、このことは半導体材質内におけるフィンのパターニングに用いられる対応するハードマスクを除去しないことによって達成され得る。従って、対応するゲート電極材質は厚い絶縁体(insulator)によってフィンの上端から絶縁されてよく、電流フローはフィンの側面でのみ生じる。一般にトライゲート構造と比較して同等の実効トランジスタ幅に対して、ＦｉｎＦＥＴは増大した高さのフィンを必要とする一方で、上面の上方に設けられたゲート電極はフィン内における減損に対して実質的に効果を及ぼさないであろうから、フィンの幅は減少させられる必要があるであろう。
図３ａは図２ｊに示されるような半導体デバイス２００と比較して極めて類似した構造を有していてよい半導体デバイス３００の断面図を模式的に示している。この理由により、同様の要素は最初の桁の数字が「２」の代わりに「３」であることを除き同一の参照番号によって示されている。従ってデバイス３００は、それぞれの深いフィン３１０Ｌによって隔てられた分離領域３０８Ａを含む半導体層３０３を備えていてよく、深いフィン３１０Ｌ上にはフィン３１０が設けられ、フィン３１０は、シリコン窒化物要素のようなキャップ要素３０６と例えば二酸化シリコンの形態にあるエッチング停止材質３０４Ａの組み合わせによって上面を覆われている。上述したようにフィン２１０と比較して、フィン３１０は約３０〜４０ｎｍの増大された高さを有していてよく、その幅は約１０〜１５ｎｍの範囲に減少させられていてよい。
半導体デバイス３００は、図２ｂ〜２ｊに対応する説明に従うデバイス２００を参照して前述したのと同一の製造技術に基いて形成することができる。従って対応する説明は省略する。しかし、図２ｂ〜２ｊを参照して説明したプロセス形態とは対照的に、キャップ要素３０６は、スペーサ要素２０６（例えば図２ｇ参照）を参照して説明されてもいるような、フィン３１０をパターニングするためのハードマスクとして前もって形成されている対応するスペーサ要素であってよいことが理解されるべきである。またキャップ要素３０６は、フィン３１０に対する要求に適合するように、減少させられた幅で形成されてよいことも理解されるべきである。同様に、半導体デバイス２００を参照しながら図２ｉを参照して説明されてもいるような、分離領域３０８Ａ内において凹部３０８Ｒを形成するためのプロセスは、所望の増大された高さのフィン３１０を得るために適切に適合させられてよい。
図３ｂは基本ウエル注入種３０９Ｗを伴うデバイス３００の断面図を模式的に示しており、基本ウエル注入種３０９Ｗは、半導体デバイス２００を参照しながら図２ｋ，２ｌを参照して前述したように注入されてよい。その後、デバイス２００を参照して説明したように、更なる処理が続いてよい。即ち、適切な誘電体材質を設けると共にゲート電極材質を堆積させることによって、それぞれのゲート電極構造又はダミーゲート電極構造が形成されてよい。その後、ドレイン及びソース区域が露出させられてよく、基本トランジスタ構造を完成させるために対応する「プレーナ」製造プロセスが適用されてよい。また、必要に応じて、前述したようにゲート電極構造が高ｋ誘電体材質と金属含有電極材質の組み合わせに置換されてよい。
図３ｃは進行した製造段階における半導体デバイス３００を模式的に示しており、その製造段階においては、フィン３１０の周囲に置換ゲート電極構造３２０Ｒが高ｋ誘電体材質３２１との組み合わせにおいて設けられてよい。その結果、トランジスタセル３５０Ａ，…，３５０Ｄの各々に対してダブルゲート構造が確立されてよく、即ち第１のゲート電極構造３２０Ａがフィン３１０の一方の側壁上に設けられてよく、第２のゲート電極構造３２０Ｃが反対側の側壁上に設けられてよい。一方、フィン３１０の上面はキャップ３０６とエッチング停止層３０４Ａ（図３ｂ参照）の組み合わせによって覆われたままであってよい。
結果として、本開示は強化された三次元トランジスタ構造、即ちダブルゲート及びトライゲートトランジスタ構造を提供し、三次元トランジスタ構造内ではバルク半導体材質に基きトランジスタのフィンを提供することができ、それにより増大されたトランジスタ体積がもたらされる一方で、同時に従来のＦｉｎＦＥＴ及びトライゲートトランジスタアーキテクチャの場合には典型的であった高抵抗なドレイン及びソース部分として作用する可能性のある中間フィン部分を必要とすることなしに、連続的なドレイン及びソース区域がフィンのチャネル領域と接続することができる。また、チャネル区域、即ちフィン並びにこれに伴いゲート電極構造、ドレイン及びソース領域並びに分離構造は、自己整合プロセスシーケンスを可能にするマスキング形態に基いて設けることができる一方で、連続的なドレイン及びソース区域を提供するための複雑な選択的エピタキシャル成長プロセスを回避することができる。更に、フィンを形成した後に、二次元又はプレーナトランジスタ製造プロセスからの十分に確立され且つ効果的なプロセス技術が場合によっては効果的な歪誘起メカニズムを含んで適用されてよく、増大された半導体体積をフィン内に提供すると共にフィン内の高抵抗なドレイン及びソース部分を回避することに加えて、更なる性能向上メカニズムが有利に適用され得る。
以上開示された特定の実施形態は例示にすぎず、本発明は改変されてよく、また、ここでの教示の利益を享受する当業者に明らかな、均等であるが異なるやり方で実施されてよい。例えば、上述したプロセスステップは異なる順序で実行されてよい。また、以下の特許請求の範囲に記載されていることを除き、ここで示されている構成又は設計の詳細に限定することは意図されていない。従って、以上開示された特定の実施形態が変更され又は修正されてよく、そのような全ての変形が本発明の精神及び範囲内にあるものとみなされることは明らかである。従って、ここでの保護の対象は以下の特許請求の範囲に記載された通りである。

Claims (16)

  1. 半導体デバイスの半導体層（２０３）の上方に形成されるエッチング停止層（２０４Ａ）及び前記エッチング停止層の上方に形成される第１のマスク層（２０４Ｂ）を備えている積層物（２０４）を前記半導体層（２０３）の上方に形成することと、
    マスク形状（２０４Ｍ）を得るために前記第１のマスク層（２０４Ｂ）をパターニングすることと、
    前記マスク形状（２０４Ｍ）の側壁上にスペーサ要素（２０６）を形成することと、
    前記マスク形状（２０４Ｍ）を前記側壁スペーサ要素（２０６）に対して選択的に除去することと、
    チャネル区域並びにドレイン及びソース区域を画定するように前記側壁スペーサ要素（２０６）の一部を露出させる第１の開口（２０７Ｍ）を有する第２のマスク層（２０７）を設けることと、
    前記チャネル区域に対応するフィン（２１０）を前記半導体層（２０３）内に形成するために前記側壁スペーサ要素（２０６）及び前記第２のマスク層（２０７）をエッチングマスクとして用いることによって前記半導体層（２０３）内に溝を形成することと、
    少なくとも前記フィン（２１０）の側壁上にゲート電極構造（２２０）を形成することと、
    前記フィン（２１０）に接続するドレイン（２１１Ｄ）及びソース（２１１Ｓ）領域を前記ドレイン及びソース区域内に形成することとを備えた方法。
  2. 請求項１の方法であって、前記第２のマスク層（２０７）を設けることは分離構造（２０８）の位置及び横方向の寸法を規定する第２の開口（２０７Ｎ）を設けることを備えている方法。
  3. 請求項２の方法であって、前記溝を形成することは前記溝を前記第１及び第２の開口（２０７Ｍ，２０７Ｎ）に基いて形成することを備えている方法。
  4. 請求項３の方法であって、前記溝並びに前記第１及び第２の開口（２０７Ｍ，２０７Ｎ）を誘電体材質で充填することを更に備えた方法。
  5. 請求項４の方法であって、前記フィン（２１０）の実効高さを調整するために前記半導体層（２０３）の表面に対応する高さレベルより下まで前記開口内で前記誘電体材質を窪ませることを更に備えた方法。
  6. 請求項５の方法であって、前記誘電体材質を窪ませた後に前記第２のマスク層に基きウエル注入プロセスを実行することを更に備えた方法。
  7. 請求項６の方法であって、傾斜角を用いることによってカウンタドーピング注入を実行して前記半導体層の露出させられた側壁区域で前記ドレイン及びソース領域に対するカウンタドーピングドーパントを導入することを更に備えた方法。
  8. 請求項１の方法であって、前記ゲート電極構造（２２０）を形成することは、前記第２のマスク層（２０７）の前記第１の開口（２０７Ｍ）内で前記フィン（２１０）の露出させられた側壁区域上に誘電体材質を形成することと、前記ドレイン及びソース領域を形成するのに先立ち前記第１の開口（２０７Ｍ）内にプレイスホルダ材質及びゲート電極材質の少なくとも一方を堆積させることとを備えている方法。
  9. 請求項８の方法であって、前記第２のマスク層を除去することと、プレイスホルダ材質及びゲート電極材質の前記少なくとも一方を注入マスクとして用いながら前記ドレイン及びソース領域を形成することとを更に備えた方法。
  10. 請求項１の方法であって、前記ドレイン及びソース領域を形成するのに先立ち前記ドレイン及びソース区域における前記半導体層（２０３）内に空洞を形成することと、前記空洞を歪誘起半導体材質で充填することとを更に備えた方法。
  11. トランジスタを形成する方法であって、
    半導体層（２０３）内に形成されるべきフィンの横方向の寸法を規定するマスク形状（２０４Ｍ）を前記半導体層（２０３）の上方に形成することと、
    前記フィンの長さを規定する第１の開口（２０７Ｍ）並びに分離構造（２０８）の横方向の寸法及び位置を規定する第２の開口（２０７Ｎ）を有するマスク層（２０７）を形成することと、
    前記マスク層（２０７）をエッチングマスクとして用いることによって共通のエッチングプロセスにおいて前記半導体層（２０３）内に前記フィン及び分離溝を形成することと、
    前記フィンの第１の側壁の一部上に第１のゲート電極構造（３２０Ａ）を形成すると共に前記フィンの第２の側壁の一部上に第２のゲート電極構造（３２０Ｃ）を形成することと、
    前記フィンの端部に隣接して前記半導体層内にドレイン及びソース領域を形成することとを備えた方法。
  12. 請求項１１の方法であって、前記マスク形状を形成することは、前記半導体層（２０３）上にエッチング停止層（２０４Ａ）を形成することと、前記エッチング停止層上に犠牲マスクを形成することと、前記犠牲マスクをエッチングして線形状を形成することと、前記線形状の側壁上にスペーサ要素を形成することと、前記線形状を除去することとを備えている方法。
  13. 請求項１１の方法であって、前記第１及び第２のゲート電極（３２０Ａ，３２０Ｃ）を形成することは、前記フィンを形成した後に前記第１及び第２の開口をプレイスホルダ材質で充填することと、前記ドレイン及びソース領域を形成した後に前記プレイスホルダ材質を高ｋ誘電体材質及び金属含有電極材質で置換することとを備えている方法。
  14. 請求項１３の方法であって、第３のゲート電極が前記フィンの上面上に形成される方法。
  15. 半導体デバイスであって、
    半導体層（２０３）と、
    前記半導体層（２０３）内に形成され、前記半導体層の材質によって形成される深いフィンによって隔てられている第１の分離領域（２０８Ａ）及び第２の分離領域と、
    多重化ゲートトランジスタのフィンの役割をなす前記深いフィンの一部を露出させるように前記第１の分離領域内に形成される第１の凹部（２０８Ｒ）及び前記第２の分離領域内に形成される第２の凹部と、
    前記フィンの第１の側壁上に形成される第１のゲート電極構造と、
    前記フィンの第２の側壁上に形成される第２のゲート電極構造と、
    前記フィンに接続するドレイン及びソース領域（２１１Ｄ，２１１Ｓ）とを備え、
    前記フィンの高さは前記半導体層（２０３）の厚みよりも小さい半導体デバイス。
  16. 請求項１５の半導体デバイスであって、前記フィンの上面上に形成される第３のゲート電極構造を更に備えた半導体デバイス。
JP2011516338A 2008-06-30 2009-06-30 バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法 Active JP5679970B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008030864.1 2008-06-30
DE102008030864A DE102008030864B4 (de) 2008-06-30 2008-06-30 Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US12/473,610 US8114746B2 (en) 2008-06-30 2009-05-28 Method for forming double gate and tri-gate transistors on a bulk substrate
US12/473,610 2009-05-28
PCT/US2009/003898 WO2010005526A1 (en) 2008-06-30 2009-06-30 Double gate and tri-gate transistor formed on a bulk substrate and method for forming the transistor

Publications (2)

Publication Number Publication Date
JP2011527103A true JP2011527103A (ja) 2011-10-20
JP5679970B2 JP5679970B2 (ja) 2015-03-04

Family

ID=41412508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011516338A Active JP5679970B2 (ja) 2008-06-30 2009-06-30 バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法

Country Status (8)

Country Link
US (1) US8114746B2 (ja)
JP (1) JP5679970B2 (ja)
KR (1) KR101630387B1 (ja)
CN (1) CN102077353B (ja)
DE (1) DE102008030864B4 (ja)
GB (3) GB2491515B (ja)
TW (1) TWI518785B (ja)
WO (1) WO2010005526A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333897B1 (ko) 2011-12-22 2013-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 디바이스를 제조하는 방법 및 구조
US9362277B2 (en) 2014-02-07 2016-06-07 Globalfounries Inc. FinFET with multilayer fins for multi-value logic (MVL) applications and method of forming
JP2017532762A (ja) * 2014-09-19 2017-11-02 インテル・コーポレーション マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法
US10290709B2 (en) 2014-09-19 2019-05-14 Intel Corporation Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008045037B4 (de) * 2008-08-29 2010-12-30 Advanced Micro Devices, Inc., Sunnyvale Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
US8305829B2 (en) 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8472227B2 (en) 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8334184B2 (en) * 2009-12-23 2012-12-18 Intel Corporation Polish to remove topography in sacrificial gate layer prior to gate patterning
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8362572B2 (en) 2010-02-09 2013-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Lower parasitic capacitance FinFET
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8426300B2 (en) * 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
DE102010064283B4 (de) * 2010-12-28 2012-12-27 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines selbstjustierten Steg-Transistors auf einem Vollsubstrat durch eine späte Stegätzung
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
DE102011004506B4 (de) * 2011-02-22 2012-10-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist
US8513131B2 (en) * 2011-03-17 2013-08-20 International Business Machines Corporation Fin field effect transistor with variable channel thickness for threshold voltage tuning
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8772860B2 (en) * 2011-05-26 2014-07-08 United Microelectronics Corp. FINFET transistor structure and method for making the same
CN102810476B (zh) * 2011-05-31 2016-08-03 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
CN102820334B (zh) * 2011-06-08 2017-04-12 联华电子股份有限公司 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法
US9263132B2 (en) * 2011-08-10 2016-02-16 Globalfoundries Singapore Pte. Ltd. Double gated flash memory
US8871575B2 (en) * 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
US9893163B2 (en) 2011-11-04 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D capacitor and method of manufacturing same
US9318431B2 (en) * 2011-11-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a MOM capacitor and method of making same
US8697523B2 (en) 2012-02-06 2014-04-15 International Business Machines Corporation Integration of SMT in replacement gate FINFET process flow
CN103390637B (zh) * 2012-05-09 2016-01-13 中国科学院微电子研究所 FinFET及其制造方法
US8981481B2 (en) * 2012-06-28 2015-03-17 Intel Corporation High voltage three-dimensional devices having dielectric liners
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
CN103681331B (zh) * 2012-09-10 2016-06-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103779210A (zh) * 2012-10-18 2014-05-07 中国科学院微电子研究所 FinFET鳍状结构的制造方法
US8829617B2 (en) 2012-11-30 2014-09-09 International Business Machines Corporation Uniform finFET gate height
US9735255B2 (en) 2013-01-18 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a finFET device including a stem region of a fin element
US9034716B2 (en) * 2013-01-31 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8853084B2 (en) 2013-01-31 2014-10-07 International Business Machines Corporation Self-adjusting gate hard mask
US8859372B2 (en) * 2013-02-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Double channel doping in transistor formation
US8889540B2 (en) 2013-02-27 2014-11-18 International Business Machines Corporation Stress memorization in RMG FinFets
US9177955B2 (en) * 2013-03-08 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation region gap fill method
US9040363B2 (en) 2013-03-20 2015-05-26 International Business Machines Corporation FinFET with reduced capacitance
KR102030329B1 (ko) * 2013-05-30 2019-11-08 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20150024584A1 (en) * 2013-07-17 2015-01-22 Global Foundries, Inc. Methods for forming integrated circuits with reduced replacement metal gate height variability
US9240342B2 (en) * 2013-07-17 2016-01-19 Globalfoundries Inc. Methods of forming replacement fins for a FinFET semiconductor device by performing a replacement growth process
KR102083493B1 (ko) 2013-08-02 2020-03-02 삼성전자 주식회사 반도체 소자의 제조방법
KR102070564B1 (ko) * 2013-08-09 2020-03-02 삼성전자주식회사 반도체 소자의 제조방법
US9178045B2 (en) 2013-09-27 2015-11-03 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETS and methods of forming the same
US9583590B2 (en) 2013-09-27 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit devices including FinFETs and methods of forming the same
EP3084815A4 (en) 2013-12-19 2018-01-03 Intel Corporation Self-aligned gate edge and local interconnect and method to fabricate same
CN104752217B (zh) * 2013-12-30 2017-12-01 中芯国际集成电路制造(上海)有限公司 FinFET器件的制造方法
KR102157839B1 (ko) 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
US9553171B2 (en) 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9627245B2 (en) 2014-03-05 2017-04-18 Globalfoundries Inc. Methods of forming alternative channel materials on a non-planar semiconductor device and the resulting device
US9245980B2 (en) 2014-04-01 2016-01-26 Globalfoundries Inc. Methods of forming substantially defect-free, fully-strained silicon-germanium fins for a FinFET semiconductor device
US9385123B2 (en) 2014-05-20 2016-07-05 International Business Machines Corporation STI region for small fin pitch in FinFET devices
CN105225951B (zh) * 2014-05-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9318574B2 (en) 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US9659827B2 (en) 2014-07-21 2017-05-23 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices by forming source/drain regions before gate electrode separation
CN105405881B (zh) * 2014-08-20 2020-07-07 中国科学院微电子研究所 半导体器件及其制造方法
CN105575877A (zh) * 2014-10-17 2016-05-11 中国科学院微电子研究所 半导体衬底、器件及其制造方法
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US10026659B2 (en) 2015-01-29 2018-07-17 Globalfoundries Inc. Methods of forming fin isolation regions under tensile-strained fins on FinFET semiconductor devices
US9306001B1 (en) 2015-04-14 2016-04-05 International Business Machines Corporation Uniformly doped leakage current stopper to counter under channel leakage currents in bulk FinFET devices
US11063559B2 (en) 2015-06-05 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-implant channel semiconductor device and method for manufacturing the same
US9761584B2 (en) 2015-06-05 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Buried channel semiconductor device and method for manufacturing the same
US10084085B2 (en) 2015-06-11 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
US9892979B2 (en) * 2015-06-19 2018-02-13 Globalfoundries Inc. Non-destructive dielectric layer thickness and dopant measuring method
US9768168B2 (en) * 2015-12-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
JP6718248B2 (ja) * 2016-02-17 2020-07-08 ルネサスエレクトロニクス株式会社 半導体装置
US9755019B1 (en) * 2016-03-03 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9634143B1 (en) * 2016-07-21 2017-04-25 Globalfoundries Inc. Methods of forming FinFET devices with substantially undoped channel regions
US10032869B2 (en) 2016-08-17 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same
KR102443814B1 (ko) * 2016-11-16 2022-09-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10163650B2 (en) * 2016-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for selective nitride etch
US10269647B2 (en) * 2017-01-20 2019-04-23 Applied Materials, Inc. Self-aligned EPI contact flow
EP3404721A1 (en) * 2017-05-15 2018-11-21 IMEC vzw A method for forming pillars in a vertical transistor device
US10978351B2 (en) 2017-11-17 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer between substrate and isolation structure
CN109830438B (zh) * 2017-11-23 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110544717B (zh) * 2019-08-08 2023-03-10 宁波大学 一种三独立栅FinFET器件
US11081595B1 (en) * 2020-01-30 2021-08-03 Macronix International Co., Ltd. Multi-gate transistor and memory device using the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198817A (ja) * 1991-08-28 1993-08-06 Sharp Corp 半導体装置の構造および製造方法
JP2001298194A (ja) * 2000-04-14 2001-10-26 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
US6951784B1 (en) * 2004-08-05 2005-10-04 International Business Machines Corporation Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs
JP2006013521A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子及びその製造方法
JP2006121074A (ja) * 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2006135067A (ja) * 2004-11-05 2006-05-25 Toshiba Corp 半導体装置およびその製造方法
JP2006196617A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd 半導体装置の製造方法とその方法で製造した半導体装置
JP2007035957A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置とその製造方法
JP2007525015A (ja) * 2003-07-01 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列相補型ＦｉｎＦＥＴの対を有する集積回路構造体及び該形成方法
JP2008117838A (ja) * 2006-11-01 2008-05-22 Elpida Memory Inc 半導体装置及びその製造方法
JP2009105122A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221510A (ja) 2003-01-14 2004-08-05 Takeshi Aoki ゲート電極と接地電極間を短くして、高速動作をする縦型ゲート電極のｍｏｓｆｅｔ
US6844238B2 (en) * 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
KR100476940B1 (ko) 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US20050077574A1 (en) * 2003-10-08 2005-04-14 Chandra Mouli 1T/0C RAM cell with a wrapped-around gate device structure
US7105934B2 (en) 2004-08-30 2006-09-12 International Business Machines Corporation FinFET with low gate capacitance and low extrinsic resistance
US7101763B1 (en) * 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
JP4718908B2 (ja) 2005-06-14 2011-07-06 株式会社東芝 半導体装置および半導体装置の製造方法
US7323374B2 (en) 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
JP5017926B2 (ja) 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
US7365401B2 (en) * 2006-03-28 2008-04-29 International Business Machines Corporation Dual-plane complementary metal oxide semiconductor
US7517764B2 (en) * 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
US7709312B2 (en) * 2006-09-29 2010-05-04 Intel Corporation Methods for inducing strain in non-planar transistor structures
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198817A (ja) * 1991-08-28 1993-08-06 Sharp Corp 半導体装置の構造および製造方法
JP2001298194A (ja) * 2000-04-14 2001-10-26 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2007525015A (ja) * 2003-07-01 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列相補型ＦｉｎＦＥＴの対を有する集積回路構造体及び該形成方法
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
JP2006013521A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd マルチチャンネルＦｉｎ電界効果トランジスタを備える半導体素子及びその製造方法
US6951784B1 (en) * 2004-08-05 2005-10-04 International Business Machines Corporation Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs
JP2006121074A (ja) * 2004-10-20 2006-05-11 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2006135067A (ja) * 2004-11-05 2006-05-25 Toshiba Corp 半導体装置およびその製造方法
JP2006196617A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd 半導体装置の製造方法とその方法で製造した半導体装置
JP2007035957A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置とその製造方法
JP2008117838A (ja) * 2006-11-01 2008-05-22 Elpida Memory Inc 半導体装置及びその製造方法
JP2009105122A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333897B1 (ko) 2011-12-22 2013-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 디바이스를 제조하는 방법 및 구조
US9362277B2 (en) 2014-02-07 2016-06-07 Globalfounries Inc. FinFET with multilayer fins for multi-value logic (MVL) applications and method of forming
TWI566397B (zh) * 2014-02-07 2017-01-11 格羅方德半導體公司 具有用於多値邏輯應用的多層鰭部之鰭式場效電晶體及其形成方法
JP2017532762A (ja) * 2014-09-19 2017-11-02 インテル・コーポレーション マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法
US10290709B2 (en) 2014-09-19 2019-05-14 Intel Corporation Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
US10559683B2 (en) 2014-09-19 2020-02-11 Intel Corporation Apparatus and methods to create a buffer to reduce leakage in microelectronic transistors

Also Published As

Publication number Publication date
CN102077353A (zh) 2011-05-25
GB201215426D0 (en) 2012-10-17
KR101630387B1 (ko) 2016-06-24
GB2491512B (en) 2013-02-13
GB201021495D0 (en) 2011-02-02
TWI518785B (zh) 2016-01-21
CN102077353B (zh) 2014-06-18
GB2473384B (en) 2013-02-20
WO2010005526A1 (en) 2010-01-14
DE102008030864A1 (de) 2010-01-14
DE102008030864B4 (de) 2010-06-17
KR20110051168A (ko) 2011-05-17
JP5679970B2 (ja) 2015-03-04
GB2491515B (en) 2013-02-20
US8114746B2 (en) 2012-02-14
GB201215452D0 (en) 2012-10-17
GB2491512A (en) 2012-12-05
US20090321836A1 (en) 2009-12-31
GB2491515A (en) 2012-12-05
GB2473384A (en) 2011-03-09
TW201017772A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
JP5679970B2 (ja) バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法
US11824057B2 (en) Semiconductor device with fin-type field effect transistor
US8722498B2 (en) Self-aligned fin transistor formed on a bulk substrate by late fin etch
US9318388B2 (en) Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
US8652889B2 (en) Fin-transistor formed on a patterned STI region by late fin etch
US8679924B2 (en) Self-aligned multiple gate transistor formed on a bulk substrate
US7384850B2 (en) Methods of forming complementary metal oxide semiconductor (CMOS) transistors having three-dimensional channel regions therein
KR101528880B1 (ko) 균질하게 실리사이드화된 핀 끝 부분들을 가지는 다중 게이트 트랜지스터
US8455314B2 (en) Transistors comprising high-K metal gate electrode structures and embedded strain-inducing semiconductor alloys formed in a late stage
TWI485854B (zh) 於三維電晶體中基於應變隔離材料之應變工程
US9064890B1 (en) Methods of forming isolation material on FinFET semiconductor devices and the resulting devices
US8183101B2 (en) Multiple gate transistor having fins with a length defined by the gate electrode
US20050215016A1 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US7335945B2 (en) Multi-gate MOS transistor and method of manufacturing the same
JP5055697B2 (ja) 絶縁ゲート電界効果トランジスタ及びその動作方法
CN117410333A (zh) 半导体结构及其形成方法
CN115376998A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140320

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5679970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250