CN104752217B - FinFET器件的制造方法 - Google Patents
FinFET器件的制造方法 Download PDFInfo
- Publication number
- CN104752217B CN104752217B CN201310745766.8A CN201310745766A CN104752217B CN 104752217 B CN104752217 B CN 104752217B CN 201310745766 A CN201310745766 A CN 201310745766A CN 104752217 B CN104752217 B CN 104752217B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- manufacture method
- frame shape
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 116
- 239000003989 dielectric material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 238000005984 hydrogenation reaction Methods 0.000 claims 1
- -1 siloxanes Chemical class 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 102100025012 Dipeptidyl peptidase 4 Human genes 0.000 description 2
- 101000908391 Homo sapiens Dipeptidyl peptidase 4 Proteins 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种FinFET器件的制造方法，包括：提供衬底；在衬底上形成若干鳍部；在衬底以及鳍部上覆盖材料层；使材料层的一部分转换为框形的介质材料层；所述框形的介质材料层横跨所述鳍部；去除部分牺牲层，以露出框形的介质材料层以及框内区域的材料层；去除露出的材料层，以露出部分鳍部之间的部分衬底；在所述露出的分鳍部以及衬底上形成栅极，并使所述栅极横跨所述鳍部，此时所述框形的介质材料层作为所述栅极的侧墙；去除剩余的牺牲层；去除剩余的材料层。本发明的技术方案具有以下优点：能够在形成栅极的侧墙的同时，避免在FinFET器件的其他部位造成残留或者是对其它部件造成影响。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种FinFET器件的制造方法。
背景技术
在现有技术中，鳍式场效晶体管(Fin Field Effect Transistor,FinFET)与传统的平面结构晶体管相比，不仅具有较好的栅控能力，还能够较好地抑制短沟槽效应，使半导体器件的尺寸得到进一步减小。
而现有FinFET器件在制造时的具体步骤为，先形成鳍部（Fin），再在所述鳍部上形成横跨所述鳍部的栅极。在这之后，在形成的鳍部以及栅极上覆盖一层侧墙材料，并去除部分所述侧墙材料，仅保留栅极侧壁的侧墙材料，以形成栅极的侧墙。
但是，在实际的制造过程中，一方面，由于所述鳍部为凸出衬底的立体结构，鳍部底部附近的部分侧墙材料难以被去除，进而导致对后续的源区、漏区的形成造成影响。另一方面，在去除部分侧墙材料的过程中也会对其他部件（比如栅极）等造成影响。
因此，如何形成较为理想的栅极的侧墙，同时尽量去除如鳍部等部位的其它部分的侧墙材料，以为后续的制造步骤提供条件，成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种FinFET器件的制造方法，以在形成侧墙的同时，尽量避免在FinFET器件的其他部位造成残留，或者对FinFET器件的其他部件造成影响。
为解决上述问题，本发明提供一种FinFET器件的制造方法，包括：
提供衬底；
在所述衬底上形成若干鳍部；
在所述衬底以及鳍部上覆盖材料层；
使所述材料层的一部分转换为框形的介质材料层，所述框形的介质材料层横跨一个或多个鳍部；
在所述材料层以及框形介质材料层上覆盖牺牲层；
去除部分牺牲层以露出所述框形的介质材料层，同时露出框内区域的材料层；
去除露出的材料层，以露出部分鳍部以及部分鳍部之间的衬底；
在所述框内区域中填充形成栅极，并使所述栅极覆盖露出的部分的鳍部，所述框形的介质材料层作为所述栅极的侧墙；
去除剩余的牺牲层；
去除剩余的材料层。
可选的，形成若干鳍部的步骤还包括以下步骤：在所述鳍部之间形成隔离结构。
可选的，覆盖材料层的步骤包括：使所述材料层为包括硅氢键以及硅氧键的材料层。
可选的，所述材料层采用氢化倍半硅氧烷作为材料。
可选的，采用旋涂、喷射的方法形成所述氢化倍半硅氧烷的材料层。
可选的，形成框形的介质材料层的步骤包括：
在所述材料层上覆盖光刻胶；
图形化所述光刻胶以露出部分氢化倍半硅氧烷的材料层；
对露出的氢化倍半硅氧烷的材料层进行曝光以形成所述框形的介质材料层，所述介质材料层的材料为硅的氧化物。
可选的，在曝光的过程中，采用电子束轰击或者深紫外线进行曝光。
可选的，覆盖牺牲层的步骤包括，采用氮化硅作为所述牺牲层的材料，通过沉积的方式形成所述牺牲层。
可选的，去除部分牺牲层的步骤包括，采用干法刻蚀去除所述牺牲层。
可选的，在形成栅极的步骤中，采用多晶硅或者金属作为所述栅极的材料。
可选的，去除剩余的牺牲层的步骤包括：以所述剩余的材料层为停止层，通过平坦化的方式去除所述牺牲层。
与现有技术相比，本发明的技术方案具有以下优点：
使所述材料层的一部分形成框形的介质材料层，并最终在所述框形的介质材料层中形成栅极，此时所述框形的介质材料层作为所述栅极的侧墙。这样能够直接形成侧墙，而无需采用现有的覆盖一层侧墙材料然后通过部分刻蚀的方法，对侧墙材料不需要的部分进行去除以形成侧墙，从而尽量的避免了在鳍部等其他部位形成残留杂质。另外，由于位于形成的栅极两侧的鳍部，也就是用于形成源区以及漏区的鳍部一直被材料层所掩盖，本发明还能够尽量减小对此部分的鳍部的影响。
附图说明
图1是本发明FinFET器件的制造方法一实施例的流程示意图；
图2a至图8b为图1中各个步骤的FinFET器件的结构示意图。
具体实施方式
在现有的制作FinFET器件的过程中，在形成鳍部以及栅极后形成侧墙，而所述侧墙通常上通过在衬底、鳍部以及栅极上覆盖一层侧墙材料，然后通过各向异性刻蚀的方式，去除衬底、鳍部以及栅极表面的侧墙材料，以保留栅极侧壁上的侧墙材料。然而，由于鳍部为立体结构，鳍部的侧壁上的侧墙材料难以被去除，而成为残留杂质，这些残留杂质将影响后续形成源区、漏区等步骤的进行。
此外，在去除这些残留杂质同时，也容易对FinFET器件的其它部件（如栅极）在成影响。
为此，本发明提供一种FinFET器件的制造方法，参考图1，示出了为本发明一实施例的流程示意图。所述制造方法大致包括以下步骤：
步骤S1，提供衬底；
步骤S2，在所述衬底上形成若干鳍部；
步骤S3，在所述衬底以及鳍部上覆盖材料层；
步骤S4，使所述材料层的一部分转换为框形的介质材料层，所述框形的介质材料层横跨一个或多个所述鳍部；
步骤S5，在所述材料层以及框形的介质材料层上覆盖牺牲层；
步骤S6，去除部分牺牲层以露出所述框形的介质材料层，同时露出框内区域的材料层；
步骤S7，去除露出的材料层，以露出部分鳍部以及部分鳍部之间的衬底；
步骤S8，在所述框内区域中填充形成栅极，并使所述栅极覆盖露出的部分的鳍部；此时所述框形的介质材料层作为所述栅极的侧墙；
步骤S9，去除剩余的牺牲层；
步骤S10，去除剩余的材料层。
通过上述步骤，以将所述材料层的一部分转化成硅的氧化物，作为后续形成的栅极的侧墙，也就是说，本发明可以直接形成侧墙，而无需采用现有的覆盖一层侧墙材料然后通过部分刻蚀的方法，对侧墙材料不需要的部分进行去除以形成侧墙，从而尽量的避免了在鳍部等其他部位形成残留杂质。另外，由于位于形成的栅极两侧的鳍部在步骤S10之前都是被材料层所掩盖的，而这部分的鳍部用于形成源区以及漏区，相对于现有技术，能够尽量减小对此部分的鳍部的影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2a以及2b所示（图2b为图2a沿A-A`的剖视图），执行步骤S1，提供衬底100；
此步骤为现有技术中的常规步骤，本发明在此不做任何限定。
继续执行步骤S2，在所述衬底100上形成若干鳍部101；在本实施例中，形成所述鳍部101包括以下分步骤：
步骤S21，在所述衬底100上覆盖掩模（图中未示出）；
步骤S22，图形化所述掩模，以露出部分衬底；
步骤S23，对露出的衬底进行蚀刻以形成若干沟槽，此时，衬底上相对于沟槽凸出的部分成为所述鳍部101；
步骤S24，在所述鳍部之间形成隔离结构102。在本实施例中，所述隔离结构102的材料为二氧化硅，采用浅槽隔离的方式形成。
参考图3a以及3b所示（图3b为图3a沿B-B`的剖视图），执行步骤S3，在所述衬底100以及鳍部101上覆盖材料层50。所述材料层50用于在后续的步骤中作为形成栅极侧墙的介质材料层。
在本实施例中，所述材料层50的材料为氢化倍半硅氧烷材料（Hydrogen SilsesQuioxane,HSQ）。但是，本发明对此不作限定，也可以采用其它具有硅氢键以及硅氧键的材料层。
所述材料层50在本实施例中可以采用旋涂、喷射的方法形成，但是本发明对此不做限定，还可以采用如电子束辐射等方法形成。
参考图4a以及4b所示（图4b为图4a沿C-C`的剖视图），执行步骤S4，使所述材料层50的一部分转换为框形的介质材料层51，所述框形的介质材料层51横跨一个或多个鳍部101；所述介质材料层51用于作为后续形成所述栅极的侧墙。
需要说明的是，本步骤的目的旨在形成介质材料层51，以作为后续形成的栅极的侧墙，从本实施例可以看出，形成的所述框形的介质材料层51是横跨在鳍部101上的，并不是严格意义上的“完全封闭的框”。
也就是说，所述的框形的介质材料层51具体为何种形状的框，取决于在实际情况中需要形成何种形状的侧墙而定，本发明对此不作任何限制。
在本实施例中，通过以下分步骤形成所述框形的介质材料层51：
步骤S41，在所述材料层50上覆盖光刻胶（图中未示出）；
步骤S42，图形化所述光刻胶以露出部分材料层50；
步骤S43，对露出的材料层50进行曝光以形成所述框形的介质材料层51。由于本实施例的材料层50采用氢化倍半硅氧烷作为材料，在经过曝光后，所述的介质材料层51的材料为硅的氧化物；
在本实施例中，执行步骤S43时，所述曝光步骤可以通过采用深紫外线（UV）照射所述材料层50，所述材料层50经过深紫外线曝光，其中的硅-氢键断开，硅与氧形成所述介质材料层51。
需要说明的是，本发明所述的“硅的氧化物”的化学式为SiOx，也就是说，可以是一氧化硅或者二氧化硅。
另外，用于曝光的光源也不限于采用深紫外线，还可以采用电子束对所述材料层50进行曝光，同样能够达到使材料层50的硅氢键以及硅氧键的性质发生变化以形成硅的氧化物的目的。
执行步骤S5，在所述材料层50以及框形的介质材料层51上覆盖牺牲层；所述牺牲层用于作为后续的去除部分材料层50时的蚀刻停止层。
在本实施例中，所述牺牲层采用氮化硅作为材料，但是本发明对牺牲层的材料不做限制，在其他实施例中，还可以采用其他材料作为牺牲层。另外，所述牺牲层可以采用沉积的方式形成。
参考图5a以及5b所示（图5b为图5a沿D-D`的剖视图），继续执行步骤S6，去除部分牺牲层60以露出所述框形的介质材料层51，同时露出框内区域的材料层50。
本步骤S6的目的在于为后续去除露出的材料层50提供条件。
在本实施例中，采用干法刻蚀去除所述牺牲层60，这样的好处在于，一方面，干法刻蚀的各向异性较好，有助于刻蚀形貌的稳定，另一方面，干法刻蚀后的残留物较少，便于后续步骤的进行。
由于牺牲层的材料为氮化硅，刻蚀剂可以采用氟甲烷（CH3F）或者三氟甲烷（CHF3），但是本发明对此不做限定。
执行步骤S7，去除露出的材料层50，以露出部分鳍部101以及部分鳍部101之间的衬底100。本步骤的目的在于，为后续在去除的材料层50的位置形成栅极提供条件。
在本实施例中，由于所述材料层采用氢化倍半硅氧烷，所以采用CD26作为刻蚀剂，去除所述露出的材料层50，这种刻蚀剂的对于选择性较高，能够较为彻底的去除露出的氢化倍半硅氧烷材料，同时对周围的部件（经过氢化倍半硅氧烷材料曝光后形成的介质材料层51等）的影响较小。
参考图6a以及6b所示（图6b为图6a沿E-E`的剖视图），执行步骤S8，在所述框内区域中填充形成栅极110，并使所述栅极110覆盖露出的部分的鳍部101；此时，所述的框形的介质材料层51变成为所述栅极110的侧墙。
形成所述栅极110为本领域常用技术手段，本发明对此不作限定。
另外，采用金属作为形成所述栅极110的材料。但是本发明对此不做限定，还可以采用多晶硅等其他材料形成所述栅极110。
参考图7a以及7b所示（图7b为图7a沿F-F`的剖视图），执行步骤S9，去除剩余的氮化硅牺牲层50；本步骤S9的目的在于将剩余的氮化硅牺牲层50下方的材料层50露出以便于在接下来的步骤中去除。
在本实施例中，以所述剩余的材料层50为停止层，通过平坦化的方式去除所述氮化硅牺牲层50。具体的，采用平坦化效果较为理想的化学机械研磨的方式进行平坦化。
但是，由于本步骤的目的旨在去除所述氮化硅牺牲层50，所以，本发明也可以采用其他方式（如选择性刻蚀等方式）去除所述氮化硅牺牲层50。
参考图8a以及8b所示（图8b为图8a沿G-G`的剖视图），执行步骤S10，去除剩余的材料层50，以形成FinFET器件。
同样的，由于本实施例中的材料层采用氢化倍半硅氧烷作为材料，所以同步骤S7，采用型号为CD26的产品作为刻蚀剂。
另外需要说明的是，由于位于形成的栅极110两侧的鳍部101在本步骤S10之前都是被所述材料层50所掩盖的，而这部分的鳍部101用于形成半导体器件的源区以及漏区，相对于现有技术，本发明能够尽量减小对此部分的鳍部101的影响。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种FinFET器件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成若干鳍部；
在所述衬底以及鳍部上覆盖材料层；
使所述材料层的一部分转换为框形的介质材料层，所述框形的介质材料层横跨一个或多个所述鳍部；
在所述材料层以及框形介质材料层上覆盖牺牲层；
去除部分牺牲层以露出所述框形的介质材料层，同时露出框内区域的材料层；
去除露出的材料层，以露出部分鳍部以及部分鳍部之间的衬底；
在所述框内区域中填充形成栅极，并使所述栅极覆盖露出的部分的鳍部，
所述框形的介质材料层作为所述栅极的侧墙；
去除剩余的牺牲层；
去除剩余的材料层。
2.如权利要求1所述的制造方法，其特征在于，形成若干鳍部的步骤还包括以下步骤：在所述鳍部之间形成隔离结构。
3.如权利要求1所述的制造方法，其特征在于，覆盖材料层的步骤包括：使所述材料层为包括硅氢键以及硅氧键的材料层。
4.如权利要求3所述的制造方法，其特征在于，所述材料层采用氢化倍半硅氧烷作为材料。
5.如权利要求4所述的制造方法，其特征在于，采用旋涂、喷射的方法形成所述氢化倍半硅氧烷的材料层。
6.如权利要求4所述的制造方法，其特征在于，形成框形的介质材料层的步骤包括：
在所述材料层上覆盖光刻胶；
图形化所述光刻胶以露出部分氢化倍半硅氧烷的材料层；
对露出的氢化倍半硅氧烷的材料层进行曝光以形成所述框形的介质材料层，所述介质材料层的材料为硅的氧化物。
7.如权利要求6所述的制造方法，其特征在于，在曝光的过程中，采用电子束或者深紫外线进行曝光。
8.如权利要求1所述的制造方法，其特征在于，覆盖牺牲层的步骤包括，采用氮化硅作为所述牺牲层的材料，通过沉积的方式形成所述牺牲层。
9.如权利要求8所述的制造方法，其特征在于，去除部分牺牲层的步骤包括，采用干法刻蚀去除所述牺牲层。
10.如权利要求1所述的制造方法，其特征在于，在形成栅极的步骤中，采用多晶硅或者金属作为所述栅极的材料。
11.如权利要求1所述的制造方法，其特征在于，去除剩余的牺牲层的步骤包括：以所述剩余的材料层为停止层，通过平坦化的方式去除所述牺牲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745766.8A CN104752217B (zh) | 2013-12-30 | 2013-12-30 | FinFET器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310745766.8A CN104752217B (zh) | 2013-12-30 | 2013-12-30 | FinFET器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752217A CN104752217A (zh) | 2015-07-01 |
| CN104752217B true CN104752217B (zh) | 2017-12-01 |
Family
ID=53591727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310745766.8A Active CN104752217B (zh) | 2013-12-30 | 2013-12-30 | FinFET器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752217B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4466547B2 (ja) * | 2004-12-09 | 2010-05-26 | セイコーエプソン株式会社 | トランジスタの製造方法 |
| CN102077353A (zh) * | 2008-06-30 | 2011-05-25 | 先进微装置公司 | 形成在体衬底上的双栅极与三栅极晶体管及形成该晶体管的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989308B2 (en) * | 2004-03-11 | 2006-01-24 | International Business Machines Corporation | Method of forming FinFET gates without long etches |
| US7902000B2 (en) * | 2008-06-04 | 2011-03-08 | International Business Machines Corporation | MugFET with stub source and drain regions |
-
2013
- 2013-12-30 CN CN201310745766.8A patent/CN104752217B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4466547B2 (ja) * | 2004-12-09 | 2010-05-26 | セイコーエプソン株式会社 | トランジスタの製造方法 |
| CN102077353A (zh) * | 2008-06-30 | 2011-05-25 | 先进微装置公司 | 形成在体衬底上的双栅极与三栅极晶体管及形成该晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752217A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101720878B1 (ko) | Ｆｉｎ―ｆｅｔ 디바이스를 제조하는 공정 | |
| US9385193B2 (en) | FINFET transistor structure and method for making the same | |
| US9530868B2 (en) | Fin structure and method of forming the same | |
| TWI524464B (zh) | ＦｉｎＦＥＴ元件與其形成方法 | |
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| CN104347371B (zh) | 半导体结构的形成方法 | |
| CN104009070B (zh) | 用于鳍状场效应晶体管的金属栅极和栅极接触件结构 | |
| JP2009544150A5 (zh) | ||
| CN103579007B (zh) | 用于鳍式场效应晶体管器件的后栅极隔离区域形成方法 | |
| TWI511292B (zh) | 形成具有替代通道材料之鰭式場效電晶體設備的方法 | |
| TW201118960A (en) | Method of forming an integrated circuit structure | |
| CN108122843B (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| JP6567784B2 (ja) | トレンチゲートのリードアウト構造およびそれを製造する方法 | |
| CN103594362B (zh) | 鳍式场效应晶体管及其制造方法 | |
| US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
| CN104752217B (zh) | FinFET器件的制造方法 | |
| TWI587375B (zh) | 形成鰭狀結構的方法 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN104752224B (zh) | FinFET器件及其制作方法 | |
| CN107968053A (zh) | 半导体器件及其形成方法 | |
| KR100745909B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101060713B1 (ko) | 반도체 소자의 제조 방법 | |
| CN104979202B (zh) | 晶体管的形成方法 | |
| CN103928330B (zh) | 半导体结构及其形成方法 | |
| TWI443759B (zh) | 鰭形半導體結構之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |