TWI587375B - 形成鰭狀結構的方法 - Google Patents

形成鰭狀結構的方法 Download PDF

Info

Publication number
TWI587375B
TWI587375B TW102110922A TW102110922A TWI587375B TW I587375 B TWI587375 B TW I587375B TW 102110922 A TW102110922 A TW 102110922A TW 102110922 A TW102110922 A TW 102110922A TW I587375 B TWI587375 B TW I587375B
Authority
TW
Taiwan
Prior art keywords
forming
fin structure
fin
photoresist layer
layer
Prior art date
Application number
TW102110922A
Other languages
English (en)
Other versions
TW201438071A (zh
Inventor
林靜齡
曹博昭
梁家瑞
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW102110922A priority Critical patent/TWI587375B/zh
Publication of TW201438071A publication Critical patent/TW201438071A/zh
Application granted granted Critical
Publication of TWI587375B publication Critical patent/TWI587375B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

形成鰭狀結構的方法
本發明係關於一種形成鰭狀結構的方法，尤指一種移除部分已形成的鰭狀結構以獲得預定的鰭狀結構之佈局圖案的鰭狀結構之形成方法。
隨著金氧半導體(metal-oxide-semiconductor，MOS)電晶體元件尺寸持續地縮小，習知技術提出以立體或非平面(non-planar)之電晶體元件例如鰭狀場效電晶體(Fin Field Effect Transistor,Fin FET)元件取代平面電晶體元件的解決方式。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀矽基體的接觸面積，因此，可進一步增加閘極對於通道區域的載子控制，從而降低小尺寸元件面臨的由源極引發的能帶降低(drain induced barrier lowering，DIBL)效應以及短通道效應(short channel effect)。此外，由於鰭狀場效電晶體元件中同樣長度的閘極具有更大的通道寬度，因而可獲得加倍的汲極驅動電流。
請參考第1圖，第1圖繪示了一習知形成鰭狀結構的方法示意圖。如第1圖所示，首先，形成一圖案化遮罩層12於一基底10上，其中圖案化遮罩層12係用於定義鰭狀結構14的佈局圖案。隨後，進行一蝕刻製程移除部份的基底10，而於基底10上同時形成複數個鰭狀結構14以及其間之淺溝渠16，且形成的鰭狀結構14非以等間距排列。當鰭狀結構14的分布密度不一，或預定形成的淺溝渠16之深寬比(aspect ratio)較大時，淺溝渠16之側邊將無法垂直淺溝渠16之底部，而使部分鰭狀結構14A之寬度由頂面至底面遞增，也就是說，部分鰭狀結構14A將具有一錐狀剖面，不同於鰭狀結構14B 預期具有的矩形剖面，造成鰭狀結構14的形狀一致性下降。
因此，如何改善鰭狀結構製程以避免微負荷效應(micro-loading effect)影響鰭狀結構的一致性，仍為相關技術者所欲研究之課題。
本發明之目的之一在於提供一種形成鰭狀結構的方法以改善鰭狀結構的剖面形狀的一致性。
本發明之一較佳實施例係提供一種形成鰭狀結構的方法，其步驟如下。首先，提供一基底，且基底包括複數個鰭狀結構以及複數個第一溝渠。接著，形成一光阻層填滿該些第一溝渠並覆蓋該些鰭狀結構。隨後，移除部分該些鰭狀結構以及部分光阻層。然後，移除剩餘的光阻層，以形成至少一第二溝渠。
本發明係先形成等間距排列的複數個鰭狀結構後，再移除部分鰭狀結構，形成所需的鰭狀結構之佈局圖案，以避免微負荷效應(micro-loading effect)並保持鰭狀結構的形狀一致性。其中在移除部分鰭狀結構時，剩餘的鰭狀結構係被光阻層覆蓋，可確保剩餘的鰭狀結構之完整性。此外，可在形成第一溝渠與第二溝渠後，以單一沈積製程與單一平坦化製程，同時將絕緣材料填入第一溝渠與第二溝渠，避免多次的平坦化製程惡化可能已存在的缺陷例如：碟形(dishing)缺陷，以提升製程良率。
10，100‧‧‧基底
12‧‧‧圖案化遮罩層
14，14A，14B，102‧‧‧鰭狀結構
16‧‧‧淺溝渠
104‧‧‧第一溝渠
106‧‧‧蓋層
108‧‧‧光阻層
108A‧‧‧有機介電層
108B‧‧‧含矽硬遮罩層
110‧‧‧圖案化遮罩
112‧‧‧子溝渠
114，116‧‧‧第二溝渠
118‧‧‧襯層
120‧‧‧絕緣材料層
122‧‧‧第一溝渠隔離結構
124，126‧‧‧第二溝渠隔離結構
D1，D2，D3，D4‧‧‧深度
H1‧‧‧高度
W1，W2，W3，W4，W5，W6‧‧‧寬度
第1圖繪示了一習知形成鰭狀結構的方法示意圖。
第2圖至第14圖繪示了本發明之一較佳實施例之形成鰭狀結構的方法之示意 圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第2圖至第14圖。第2圖至第14圖繪示了本發明之一較佳實施例之形成鰭狀結構的方法之示意圖。如第2圖所示，首先，提供一基底100，基底100可以例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底或其他半導體基底材料所構成的基底，但不以上述為限。此外，基底100包括複數個鰭狀結構102以及複數個第一溝渠104。形成複數個鰭狀結構102以及複數個第一溝渠104的方法包括下列步驟。形成一蓋層材料層(圖未示)於基底上，並進行一第一微影暨蝕刻製程以形成一圖案化之蓋層106，此時，蓋層106係由複數個等間距排列的直線型鰭狀結構之圖案所組成。隨後，以蓋層106作為遮罩，進行一蝕刻製程移除部分基底100，使複數個鰭狀結構102以及複數個第一溝渠104同時形成於基底100中。
隨後，如第3圖所示，形成一光阻層108填滿該些第一溝渠104並覆蓋該些鰭狀結構102。為完整填滿高深寬比的第一溝渠104，防止孔洞(void)形成，光阻層108較佳係由有機材料所組成，而未僅由無機絕緣材料例如：氧化矽或氮化矽所組成，且光阻層108可為一單層結構或一多層結構。在本實施例中，光阻層108係包含由下而上設置的一有機介電層(organic dielectric layer,ODL)108A以及一含矽硬遮罩(silicon-containing hard mask，SHB)層108B，其中有機介電層108A之一厚度大於各鰭狀結構102之一高度 與蓋層106之一厚度的總和，使含矽硬遮罩層108B完全位於蓋層106上方，含矽硬遮罩層108B的設置將有助於增加光阻層108的強度。有機介電層108A可由波長365奈米(nm)的I-line光阻材料或酚醛樹脂(novolac resin)所構成。含矽硬遮罩層108B的成分主要是由含矽之有機高分子聚合物(organo-silicon polymer)或聚矽物(polysilane)所組成，至少具有一發色基團(chromophore group)以及一交聯基團(crosslinkable group)，且含矽硬遮罩層108B可另包括交聯劑(crosslinking agent)，使含矽硬遮罩層108B在照光後可產生交聯反應。
接著，進行一第二微影暨蝕刻製程形成圖案化遮罩110於光阻層108上。為提高圖案化遮罩110與光阻層108間的附著力，並增加圖案化遮罩110的對準效果避免其發生位移，可選擇性先對光阻層108進行一平坦化製程後，再形成圖案化遮罩110於平坦化的光阻層108上。圖案化遮罩110例如一圖案化光阻層可由適合波長248奈米(nanometer，nm)或193奈米(nm)波長的光阻材料例如KrF光阻層所構成。圖案化遮罩110將部分重疊光阻層108、蓋層106以及該些鰭狀結構102。更詳細地說，圖案化遮罩110所包含的圖案可同時覆蓋多個鰭狀結構102，但未重疊部分鰭狀結構102，且暴露部分光阻層108，而前述的光阻層108係完全覆蓋鰭狀結構102以及蓋層106。
接下來，請一併參考第2圖、第4圖與第5圖，第5圖為第4圖沿A-A’線段的剖面示意圖，第4圖為上視示意圖，為明確表達鰭狀結構的相對關係，部分標示於第5圖的元件例如：光阻層108與圖案化遮罩110未標示於第4圖中。如第4圖所示，一開始形成的如第2圖所示的原始鰭狀結構102係複數個等間距重覆排列的直線型鰭狀結構102(如虛線…所標示)，可避免間距不一造成的微負荷效應，有助於保持形成的鰭狀結構102之一致性。之後，再以圖案化遮罩110作為遮罩進行一圖案化製程，移除部分該些鰭狀結構102以及部分光阻層108，對重覆排列的直線型鰭狀結構102進行切割， 改變鰭狀結構102的圖案密集度亦即分佈情形，以形成如第5圖所示的所需的鰭狀結構102之佈局圖案，此時，剩餘的鰭狀結構102將僅包含部分原始的直線型鰭狀結構102(如實線-所標示)。由於圖案化遮罩110的材料較佳係與光阻層108的材料不同，因此移除光阻層108以及部分鰭狀結構102時所使用的蝕刻液或化學溶劑將不會過度損壞圖案化遮罩110，令圖案化遮罩110仍可用於保護剩餘的光阻層108以及剩餘的鰭狀結構102，且圖案化遮罩110的一厚度係實質上小於光阻層108的一厚度，以減少移除圖案化遮罩110的所需時間。在一實施例中，可在形成所需的鰭狀結構102之佈局圖案後，額外進行一蝕刻步驟以完全移除剩餘的圖案化遮罩110。或是，在另一實施例中，在進行移除部分該些鰭狀結構102以及部分光阻層108的步驟時，同時逐步移除圖案化遮罩110，且藉由調整圖案化遮罩110的材料與厚度，在完成移除部分該些鰭狀結構102以及部分光阻層108的步驟時，完全移除圖案化遮罩110，而毋須額外進行一蝕刻步驟移除圖案化遮罩110，此時，剩餘的鰭狀結構102仍被剩餘的光阻層108所覆蓋，因此可確保剩餘的鰭狀結構102之完整性。
此外，為增加後續完成的半導體裝置的電性絕緣效果，在其他實施例中，如第6圖所示，可在去除圖案化遮罩110之前，以圖案化遮罩110作為遮罩，再繼續移除部分基底100，以形成至少一子溝渠112。子溝渠112的深度D2係實質上大於第一溝渠104的深度D1或鰭狀結構102之高度H1，且子溝渠112的位置與被移除的鰭狀結構102之位置彼此重疊，因此，子溝渠112的寬度W1將正相關於被移除的鰭狀結構102之個數。也就是說，本發明在進行切割鰭狀結構(Fin-Cut)之步驟時，除了移除部分鰭狀結構102，也可同時決定後續形成的第二溝渠的位置、佈局圖案及深度。
然後，如第7圖以及第8圖所示，移除剩餘的光阻層108，以形 成至少一第二溝渠114/116。第二溝渠114/116所占的空間可至少包含一原始鰭狀結構102及此原始鰭狀結構102兩側的第一溝渠104所占的空間，因此，第二溝渠114/116的一寬度W3/W4係實質上大於任一該些第一溝渠104的一寬度W2，且第二溝渠114/116的一深度D3/D4係實質上大於或等於任一該些第一溝渠104的一深度D1。各第二溝渠114/116的深度與寬度係實質上彼此相同或不同，可根據製程需求進行調整。
之後，如第9圖以及第10圖所示，選擇性形成一襯層118覆蓋基底100，特別是覆蓋於第一溝渠104與第二溝渠114/116的表面以修復形成第一溝渠104與第二溝渠114/116時對基底100表面造成的損傷。襯層118可為一氮化矽層、一氧化矽層或一氮氧化矽層組成的單層結構，或一氧化矽層與一氮化矽層組成的雙層結構。例如可利用熱氧化或化學氣相沈積(CVD)等製程形成氧化矽層再選擇性地對其進行氮化處理，或是係經由原處蒸汽產生((in situ steam generation,ISSG)製程形成的氧化矽層，但不以此為限。
隨後，進行一沈積製程例如一流動式化學氣相沈積(flowable chemical vapor deposition,FCVD)製程、高密度電漿化學氣相沈積(High Density Plasma CVD,HDPCVD)、次常壓化學氣相沈積(sub atmosphere CVD,SACVD)或旋塗式介電材料(Spin on dielectric,SOD)等製程，以形成一絕緣材料層120同時填入第一溝渠104與第二溝渠114/116，並覆蓋蓋層106以及剩餘的鰭狀結構102。絕緣材料層120可由介電材料所組成，例如：氧化矽或氮化矽。然後，如第11圖以及第12圖所示，先以蓋層106作為停止層，對絕緣材料層120進行一平坦化製程例如：一化學機械研磨(chemical mechanical polishing,CMP)製程，以去除部分絕緣材料層120與部分襯層118，以平坦化絕緣材料層120形成介電層(圖未示)，且介電層之表面與蓋層106之表面約略切齊，以完成第一溝渠隔離結構122與第二溝渠隔離結構124/126。值得注意 的是，本發明以單次沈積製程與單次平坦化製程同時完成第一溝渠隔離結構122與第二溝渠隔離結構124/126，可避免分別完成第一溝渠隔離結構122與第二溝渠隔離結構124/126所進行的多次平坦化製程引起或惡化碟形(dishing)缺陷發生於間距較大的鰭狀結構102與鰭狀結構102之間，有利於提升製程良率。
最後，如第13圖以及第14圖所示，進行一蝕刻製程去除殘留於鰭狀結構102頂部的蓋層106，例如利用一稀釋氫氟酸(Dilute Hydrofluoric Acid,DHF)的濕蝕刻製程，以暴露出鰭狀結構102之頂部，並且利用一回蝕刻製程(etching back process)進一步移除部分的介電層，以暴露出鰭狀結構102的部分側壁。去除蓋層106的蝕刻製程與暴露出鰭狀結構102之側壁的回蝕刻製程之施行順序不以所述為限，反之亦屬於本發明的涵蓋範圍。鰭狀結構102曝露出的寬度與高度將決定後續鰭狀電晶體的通道寬度，若以後續將鰭狀結構102製成三閘極鰭狀電晶體(tri-gate fin-FET)為例，各該三閘極鰭狀電晶體的通道寬度即為W5+W6+W6。此外，也可不移除位於鰭狀結構頂部的蓋層，以在後續步驟中，將鰭狀結構製成雙閘極鰭狀電晶體(double-gate fin-FET)。至此，完成形成鰭狀結構的方法。
綜上所述，本發明係先形成等間距排列的複數個鰭狀結構後，再移除部分鰭狀結構，形成所需的鰭狀結構之佈局圖案，以避免微負荷效應(micro-loading effect)並保持鰭狀結構的形狀一致性。其中在移除部分鰭狀結構時，剩餘的鰭狀結構係被光阻層覆蓋，可確保剩餘的鰭狀結構之完整性。此外，可在形成第一溝渠與第二溝渠後，以單一沈積製程與單一平坦化製程，同時將絕緣材料填入第一溝渠與第二溝渠，避免多次的平坦化製程惡化可能已存在的缺陷例如：碟形(dishing)缺陷，以提升製程良率。
100‧‧‧基底
102‧‧‧鰭狀結構
104‧‧‧第一溝渠
106‧‧‧蓋層
108‧‧‧光阻層
110‧‧‧圖案化遮罩

Claims (13)

  1. 一種形成鰭狀結構的方法，包括：提供一基底，且該基底包括複數個鰭狀結構以及複數個第一溝渠；形成一光阻層填滿該些第一溝渠並覆蓋該些鰭狀結構；移除部分該些鰭狀結構以及部分該光阻層；以及移除剩餘的該光阻層，以形成至少一第二溝渠。
  2. 如請求項1所述之形成鰭狀結構的方法，其中移除部分該些鰭狀結構以及部分該光阻層的方法包括：對該光阻層進行一平坦化製程；形成一圖案化遮罩於該光阻層上，其中該圖案化遮罩部分重疊該些鰭狀結構；以該圖案化遮罩為遮罩進行一圖案化製程；以及移除該圖案化遮罩。
  3. 如請求項2所述之形成鰭狀結構的方法，其中該圖案化遮罩包括一圖案化光阻層。
  4. 如請求項2所述之形成鰭狀結構的方法，其中該圖案化遮罩的材料與該光阻層的材料不同。
  5. 如請求項2所述之形成鰭狀結構的方法，其中該圖案化遮罩的一厚度實質上小於該光阻層的一厚度。
  6. 如請求項1所述之形成鰭狀結構的方法，其中該第二溝渠的一深度係實質上大於或等於任一該些第一溝渠的一深度。
  7. 如請求項1所述之形成鰭狀結構的方法，其中該第二溝渠的一寬度係實質上大於或等於任一該些第一溝渠的一寬度。
  8. 如請求項1所述之形成鰭狀結構的方法，其中移除部分該些鰭狀結構以及部分該光阻層之前，該些鰭狀結構包括複數個等間距排列的直線型鰭狀結構。
  9. 如請求項1所述之形成鰭狀結構的方法，其中形成該些鰭狀結構的方法，包括以一蓋層作為遮罩，移除部分該基底。
  10. 如請求項1所述之形成鰭狀結構的方法，另包括：形成一絕緣材料層同時填入該些第一溝渠與該第二溝渠；以及對該絕緣材料層進行一平坦化製程。
  11. 如請求項10所述之形成鰭狀結構的方法，另包括進行一回蝕刻製程以部分暴露該些鰭狀結構。
  12. 如請求項1所述之形成鰭狀結構的方法，其中該光阻層包括一單層結構或一多層結構。
  13. 如請求項12所述之形成鰭狀結構的方法，其中該光阻層包括一含矽硬遮罩(silicon-containing hard mask，SHB)層以及一有機介電層(organic dielectric layer,ODL)。
TW102110922A 2013-03-27 2013-03-27 形成鰭狀結構的方法 TWI587375B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102110922A TWI587375B (zh) 2013-03-27 2013-03-27 形成鰭狀結構的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102110922A TWI587375B (zh) 2013-03-27 2013-03-27 形成鰭狀結構的方法

Publications (2)

Publication Number Publication Date
TW201438071A TW201438071A (zh) 2014-10-01
TWI587375B true TWI587375B (zh) 2017-06-11

Family

ID=52113457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110922A TWI587375B (zh) 2013-03-27 2013-03-27 形成鰭狀結構的方法

Country Status (1)

Country Link
TW (1) TWI587375B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449881B1 (en) * 2015-05-12 2016-09-20 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and the resulting devices
US9722024B1 (en) * 2016-06-09 2017-08-01 Globalfoundries Inc. Formation of semiconductor structures employing selective removal of fins
CN109148451B (zh) * 2017-06-27 2021-09-07 联华电子股份有限公司 静态随机存取存储器单元阵列及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US20060275988A1 (en) * 2005-06-03 2006-12-07 Atsushi Yagishita Semiconductor device and method of fabricating the same
TW201118933A (en) * 2009-10-27 2011-06-01 Taiwan Semiconductor Mfg Method for forming a integrated circuit structure
US20120306027A1 (en) * 2011-05-30 2012-12-06 Globalfoundries Inc. Transistors with embedded strain-inducing material formed in cavities provided by an oxidizing etch process
US20130065326A1 (en) * 2011-09-09 2013-03-14 Gaku Sudo Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US20060275988A1 (en) * 2005-06-03 2006-12-07 Atsushi Yagishita Semiconductor device and method of fabricating the same
TW201118933A (en) * 2009-10-27 2011-06-01 Taiwan Semiconductor Mfg Method for forming a integrated circuit structure
US20120306027A1 (en) * 2011-05-30 2012-12-06 Globalfoundries Inc. Transistors with embedded strain-inducing material formed in cavities provided by an oxidizing etch process
US20130065326A1 (en) * 2011-09-09 2013-03-14 Gaku Sudo Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201438071A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US9607985B1 (en) Semiconductor device and method of fabricating the same
US9698055B2 (en) Semiconductor fin structures and methods for forming the same
US8110466B2 (en) Cross OD FinFET patterning
TWI588879B (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
TWI711086B (zh) 用於製造鰭狀場效電晶體的方法、半導體裝置及用於製造其的方法
US9530868B2 (en) Fin structure and method of forming the same
JP5230737B2 (ja) 異なる高さの隣接シリコンフィンを製造する方法
US8853015B1 (en) Method of forming a FinFET structure
US10763175B2 (en) Semiconductor device and method for fabricating the same
TW201814796A (zh) 鰭狀場效電晶體結構的形成方法
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
US8932936B2 (en) Method of forming a FinFET device
TW201730978A (zh) 半導體裝置及其製作方法
US20150014808A1 (en) Semiconductor structure and fabrication method thereof
TW201735131A (zh) 一種形成半導體鰭狀結構的方法
TWI587375B (zh) 形成鰭狀結構的方法
TW201727755A (zh) 半導體元件及其製作方法
US10158023B2 (en) Fabricating method of fin field effect transistor
CN105762187A (zh) 半导体器件及其制造方法
TWI518792B (zh) 半導體製程
TWI703732B (zh) 一種製作半導體元件的方法
KR100886004B1 (ko) 반도체 소자 제조 방법
TWI570812B (zh) 形成鰭狀結構的方法
TW201503263A (zh) 半導體結構及其製作方法
TWI587382B (zh) 半導體結構及其製程