CN104752224B - FinFET器件及其制作方法 - Google Patents
FinFET器件及其制作方法 Download PDFInfo
- Publication number
- CN104752224B CN104752224B CN201310754231.7A CN201310754231A CN104752224B CN 104752224 B CN104752224 B CN 104752224B CN 201310754231 A CN201310754231 A CN 201310754231A CN 104752224 B CN104752224 B CN 104752224B
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- preparation
- etching
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000003989 dielectric material Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 2
- 239000001569 carbon dioxide Substances 0.000 claims description 2
- 150000001335 aliphatic alkanes Chemical class 0.000 claims 1
- PQIOSYKVBBWRRI-UHFFFAOYSA-N methylphosphonyl difluoride Chemical group CP(F)(F)=O PQIOSYKVBBWRRI-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 125000006850 spacer group Chemical group 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- CSJDCSCTVDEHRN-UHFFFAOYSA-N methane;molecular oxygen Chemical compound C.O=O CSJDCSCTVDEHRN-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种FinFET器件及其制作方法，包括：提供衬底，在衬底上形成鳍部；在衬底以及鳍部上覆盖牺牲层；图形化牺牲层以形成空隙，空隙用于暴露出用作沟道区的部分鳍部；去除暴露出的鳍部的材料，使暴露出的鳍部的截面呈上小下大的形状；在空隙中填充介质层材料；去除部分介质层材料，保留空隙的侧壁上的部分介质层材料以形成侧墙；在空隙中的侧墙之间填充并形成栅极。本发明具有以下优点：使鳍部的侧壁倾斜以便于在覆盖介质材料层后去除位于鳍部侧壁的介质材料层，仅保留位于牺牲层的空隙侧壁的部分作为栅极的侧墙；用牺牲层遮挡住部分鳍部，而仅露出需要与形成的栅极相接触的部分鳍部，使得剩余的被遮挡的鳍部尽量不受形成侧墙等步骤的影响。
Description
技术领域
本发明涉及半导体领域，具体涉及一种FinFET器件及其制作方法。
背景技术
在现有技术中，鳍式场效晶体管(Fin Field Effect Transistor,FinFET)与传统的平面结构晶体管相比，不仅具有较好的栅控能力，还能够较好的抑制短沟道效应，这种结构使得半导体器件的尺寸得以进一步减小。
现有FinFET器件在制造时的具体步骤为，先形成鳍部（Fin），再在所述鳍部上形成横跨所述鳍部的栅极，在这之后，在形成的鳍部以及栅极上覆盖一层侧墙材料，并去除部分所述侧墙材料，仅保留栅极侧壁的侧墙材料，以形成栅极的侧墙。
但是，在实际的制造过程中，由于所述鳍部为凸出衬底的立体结构，鳍部底部附近的部分侧墙材料难以被去除，进而导致容易在鳍部的侧壁造成残留，对后续的源区、漏区的形成造成影响。
因此，如何形成较为理想的栅极的侧墙，同时较为彻底的去除例如鳍部等部位的其它部分的侧墙材料，以为后续的制造步骤提供条件，成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种FinFET器件的制作方法，在形成形貌较为完整的侧墙的同时，尽量去除其他部分的栅极的材料。
为解决上述问题，本发明提供一种FinFET器件的制作方法，包括：
提供衬底，并在所述衬底上形成鳍部；
在所述鳍部上覆盖牺牲层；
图形化所述牺牲层，在牺牲层中形成延伸方向与所述鳍部相垂直的空隙，所述空隙用于暴露出用作沟道区的部分鳍部；
去除暴露出的鳍部的部分材料，使所述暴露出的鳍部的截面呈上小下大的形状；
在所述空隙中填充介质层材料；
去除部分介质层材料，保留空隙的侧壁上的部分介质层材料以形成侧墙；
在所述空隙中的侧墙之间形成栅极。
可选的，所述提供衬底并形成鳍部的步骤包括以下分步骤：
在所述鳍部之间形成隔离结构。
可选的，覆盖牺牲层的步骤包括，采用无定形碳作为所述牺牲层的材料，并通过沉积的方式形成所述牺牲层。
可选的，在覆盖牺牲层的步骤之后，图形化牺牲层的步骤之前，还包括以下步骤：平坦化所述牺牲层。
可选的，图形化牺牲层的步骤包括：图形化所述牺牲层的刻蚀剂包括二氧化碳以及氧气的组合，或者二氧化硫以及氧气的组合。
可选的，刻蚀牺牲层的步骤包括：使刻蚀气体的流量在5～15毫托的范围，刻蚀温度在45～60摄氏度的范围，刻蚀设备的功率在200～400瓦的范围，电压在50～150伏的范围。
可选的，刻蚀牺牲层的步骤中，使牺牲层对于鳍部的刻蚀选择比为20:1。
可选的，去除部分暴露出的鳍部的步骤包括：采干法刻蚀去除部分鳍部。
可选的，覆盖介质材料层的步骤包括，采用氮化硅、氮氧化硅、碳氧化硅或者碳氮化硅中的一种，通过沉积的方式形成所述介质材料层。
可选的，去除部分所述介质材料层的步骤包括，采用各向异性刻蚀去除所述介质材料层。
可选的，覆盖介质材料层的步骤包括，采用氮化硅形成所述介质材料层；去除部分介质材料层的步骤包括，刻蚀剂包括四氟化碳、二氟甲烷、氟甲烷中的任意一种，与氧气以及氩气的组合。
可选的，覆盖介质材料层的步骤包括：使刻蚀气体的流量在15～30毫托 的范围，刻蚀温度在45～55摄氏度的范围，刻蚀设备的功率在200～400瓦的范围，电压在150～350伏的范围。
可选的，使介质材料层对于鳍部的刻蚀选择比在15:1～20:1的范围内。
可选的，形成栅极的步骤包括，通过沉积的方式形成所述栅极。
可选的，形成栅极的步骤包括，采用多晶硅或者金属形成所述栅极。
可选的，在形成栅极的步骤之后还包括以下步骤：
去除所述牺牲层；以暴露出部分鳍部以及隔离结构；
在暴露出的鳍部上进行同质外延生长，以形成源区和漏区。
本发明还提供一种FinFET器件，包括：
衬底，所述衬底上形成有若干鳍部；
横跨所述鳍部的栅极，所述栅极沿鳍部延伸方向的截面呈上大下小的形状；所述鳍部在与所述栅极相接触的部分沿垂直鳍部延伸方向的截面呈上小下大的形状；
设于所述栅极侧壁的侧墙；
栅极露出的鳍部中的源区和漏区。
可选的，所述侧墙的材料为氮化硅、氮氧化硅、碳氧化硅或者碳氮化硅中的一种。
可选的，所述栅极的材料为多晶硅或者金属。
与现有技术相比，本发明的技术方案具有以下优点：
通过形成截面上大下小的鳍部，使鳍部的侧壁倾斜，以便于在覆盖介质材料层后去除位于鳍部侧壁的介质材料层，而仅保留位于牺牲层的空隙侧壁的部分作为侧墙，以形成形貌较为完整的侧墙；另外，用牺牲层遮挡住部分鳍部，而仅露出需要与栅极相接触的部分鳍部，使得其他被遮挡的鳍部尽量不受形成侧墙等步骤的影响。
附图说明
图1是本发明FinFET器件的制作方法在实施例的流程示意图；
图2a至图11b为图1中各个步骤的FinFET器件结构示意图；
图12为本发明FinFET器件在一实施例的结构示意图。
具体实施方式
在现有的制作FinFET器件的过程中通常在形成鳍部以及栅极后，再形成侧墙，而所述侧墙通常是在衬底、鳍部以及栅极上覆盖一层侧墙材料，然后去除部分侧墙材料，仅保留栅极侧壁的侧墙材料以形成栅极的侧墙。
但是，由于鳍部为垂直于衬底的立体结构，鳍部侧壁与衬底的连接处容易残留有难以去除的侧墙材料。一方面，这些残留的侧墙材料将影响后续步骤中形成源区、漏区等部件的进行；如果为了尽量去除这些残余的侧墙材料而增加刻蚀力度，则又会影响到形成的侧墙的形貌，甚至栅极也可能被影响到。
另一方面，由于此时栅极两侧的鳍部均暴露出来，而这两侧的鳍部用于在后续的步骤中形成源区以及漏区，并且去除所述侧墙材料的过程对这些部分的鳍部造成影响，因此可能影响后续形成的源区、漏区造成影响。
为此，本发明提供一种FinFET器件的制作方法，参考图1为本发明在一实施例的流程示意图，包括以下步骤：
步骤S1，提供衬底，并在所述衬底上形成鳍部；
步骤S2，在所述鳍部上覆盖牺牲层；
步骤S3，图形化所述牺牲层，以形成延伸方向与所述鳍部相垂直的空隙，所述空隙用于暴露出用作沟道区的部分鳍部；
步骤S4，去除暴露出的鳍部的部分材料，使所述暴露出的鳍部的截面呈上小下大的形状；
步骤S5，在所述空隙中填充介质层材料；
步骤S6，去除部分介质层材料，保留空隙侧壁上的部分介质层材料以形成侧墙；
步骤S7，在所述空隙中的侧墙之间填充并形成栅极。
通过上述步骤，通过形成截面上小下大的鳍部，使鳍部的侧壁倾斜，以便于在覆盖介质材料层后去除位于鳍部侧壁上的介质材料层，而仅仅保留位于牺牲层的空隙侧壁的部分作为栅极的侧墙，以在形成形貌较为完整的侧墙；另外，由于栅极两侧的鳍部被牺牲层遮挡，而且如前文所述，栅极两侧的鳍部用于形成源区以及漏区，因此本发明相对于现有技术能够保护鳍部用于形成源区以及漏区的部分尽量不受影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。）
参考图2a以及2b（图2b为图2a沿A-A`方向的剖视图），执行步骤S1，提供衬底100，并在所述衬底上形成鳍部101。在本实施例中所述衬底100为硅衬底，相应的，鳍部101的材料也为硅。但不应依此限定本发明。
在本实施例中，本步骤S1包括以下分步骤：
步骤S11，在所述衬底100上覆盖掩模层（图中未标出）；
步骤S12，图形化所述掩模层以将部分衬底暴露，所述沟槽的宽度定义了后续形成的鳍部101的宽度；
步骤S13，对暴露出的衬底100进行刻蚀，刻蚀后相对凸出的部分便形成所述鳍部101；
步骤S14，在鳍部101之间形成隔离结构102，在本实施例中，所述隔离结构102采用浅沟槽隔离的方式形成，所述隔离结构102可以采用二氧化硅作为材料。
需要说明的是，以上仅为本实施例所采用的形成鳍部101的步骤，本发明对上述分步骤不做任何限定。
参考图3a以及3b（图3b为图3a沿B-B`方向的剖视图），执行步骤S2，在所述鳍部101（包括所述隔离结构102）上覆盖牺牲层50。所述牺牲层50的厚度定义了在后续步骤中形成的栅极的高度。
在本实施例中，所述牺牲层50采用无定形碳作为材料，这种材料相对半 导体器件的其他部件的材料具有较好的选择比，在后续的步骤中容易被去除且能够减小对周围器件的影响或者损伤。
由于牺牲层50采用无定形碳作为材料，所以在本实施例中所述牺牲层50通过沉积的方式形成，这样的好处在于，牺牲层50的填充能力较好，对于一些不容易沉积的部位，例如鳍部101与隔离结构102接触的区域等，也能较好的进行沉积。
由于所述牺牲层50的厚度定义了后续形成的栅极的高度，所以，在本实施例中，所述牺牲层50的厚度在1000～1500埃的范围。但是本发明对此并不做限制，所述厚度可以根据实际需要进行调整。
在本实施例中，在覆盖牺牲层50后，还包括以下分步骤：平坦化所述牺牲层50，为后续的图形化所述牺牲层50提供条件。平坦化可以采用化学机械研磨等方式进行，本发明对此不作限制。
参考图4a以及4b（图4b为图4a沿C-C`方向的剖视图），执行步骤S3，图形化所述牺牲层50，以形成延伸方向与所述鳍部101相垂直的空隙200，所述空隙200用于暴露出用作沟道区的部分鳍部101。
本实施例中，所述空隙200从图4a的俯视图看为截面呈长方形的空隙200，长方形长的方向为空隙200的延伸方向，与条状的鳍部101垂直，所述长方形的宽度与沟道区尺寸相当。
需要说明的是，由于鳍部101之间还具有隔离结构102，所以所述空隙200也暴露出了部分隔离结构102。
在本实施例中，由于所述牺牲层50的材料为无定形碳，采用的刻蚀剂包括二氧化碳以及氧气的组合，或者二氧化硫以及氧气的组合。在刻蚀的过程中，使刻蚀气体的流量在5～15毫托的范围，刻蚀温度在45～60摄氏度的范围，刻蚀设备的功率在200～400瓦的范围，电压在50～150伏的范围，并使牺牲层50对于本实施例中硅材料的鳍部101以及暴露出的隔离结构102的选择比达到20:1以上，以减小在后续步骤中去除牺牲层时对于鳍部101的影响。
参考图5a以及5b（图5b为图5a沿D-D`方向的剖视图），执行步骤S4，去除暴露出的鳍部101的部分材料，使所述暴露出的鳍部101的截面呈上小 下大的形状。
这样的好处在于，这种形状的鳍部101与衬底100之间的坡脚α（参考图5b）为钝角，鳍部101的侧壁倾斜，有利于在后续去除部分所述介质层材料的步骤中，将位于鳍部101侧壁的介质层材料更快的去除。
在本实施例中，可以采用带有图案的光刻胶作为刻蚀掩模，但是本发明对此并不做限制。
另外，本实施例采用干法刻蚀去除所述鳍部101的一部分以形成所述的上小下大形状的鳍部101；这样的好处在于，干法刻蚀方法的残留物较少，且方向选择性较高，能够减小对例如牺牲层50等结构的影响。
参考图6a以及6b（图6b为图6a沿E-E`方向的剖视图），执行步骤S5，在所述空隙200中填充介质层材料70。所述介质层材料70用于在后续的步骤中形成栅极的侧墙。
需要说明的是，所述氮化硅仅为在本实施例中所采用的材料，在本发明的其它实施例中，还可以采用氮氧化硅（SiON）、碳氧化硅（SiCO）或者碳氮化硅（SiCN）形成所述介质层材料，本发明对此不作限定。
参考图7a以及7b（图7b为图7a沿F-F`方向的剖视图），执行步骤S6，去除部分介质层材料70，保留空隙200的侧壁上的部分介质层材料以形成侧墙71。通过先形成所述侧墙71，再在后续的步骤中在侧墙71之间形成栅极（此时的侧墙71即为栅极的侧墙），而此时栅极两侧的鳍部被牺牲层50遮挡，基本不会受到之前的各个步骤的影响。
在本实施例中，采用各向异性刻蚀去除部分介质层材料，这样的好处在于，由于各向异性刻蚀的方向选择性强，在刻蚀时，对于位于牺牲层50表面、空隙200底部以及鳍部101的侧壁部分上的介质层材料的刻蚀量比较大，而对于位于空隙200侧壁的介质层材料的刻蚀量则比较小，这样有利于形成上述的侧墙71。
由于本实施例中的介质层材料70采用氮化硅作为材料，本步骤S6中的刻蚀剂中包括四氟化碳（CF4）作为主刻蚀剂，同时还在刻蚀剂中加入氧气以及氩气。但是，本发明对此不做限定，也可以采用二氟甲烷（CH2F2）或者氟 甲烷（CH3F）作为主刻蚀剂。
本实施例中，使刻蚀气体的流量在15～30毫托的范围，刻蚀温度在45～55摄氏度的范围，刻蚀设备的功率在200～400瓦的范围，电压在150～350伏的范围，使所述介质层材料70对于鳍部101以及隔离结构102等材料的选择比达到15:1～20:1，进而减小了对周围结构的影响。
另外，由于各向异性刻蚀会对所述侧墙71的顶部造成一定程度的影响，所以，在实际操作中，所述侧墙71顶部的厚度相对于底部稍小，此时的空隙200中由于形成了侧墙71，其截面的呈上大下小的形状，也就是说，此时的空隙200的顶端稍大于空隙200底部，这样的结构有益于后续步骤形成栅极。
另外，在去除位于鳍部101的侧壁部分上的介质层材料时，可以适当的去除一些鳍部101侧壁的材料，使得所述上小下大的形状的鳍部101与衬底100之间的坡脚α可调。
参考图8a以及8b（图8b为图8a沿G-G`方向的剖视图），执行步骤S7，在所述空隙200中的侧墙71之间形成填充所述空隙的栅极110。
此时的侧墙71便作为所述栅极110的侧墙，相对于现有技术先形成栅极后形成侧墙，本发明能够尽量避免形成侧墙的过程对形成的栅极造成影响。
在本实施例中，通过沉积的方法填充所述空隙200以形成所述栅极110。由于形成有侧墙71的空隙200为顶端稍大于底部的上大下小的形状，且所述鳍部101与衬底100之间的坡脚α（参考图5b）为钝角，均有利于本步骤S7沉积形成栅极，而减小了沉积效果不良甚至形成空隙（void）的几率。在本实施例中，所述栅极110为金属栅极。但是，本发明对此不做限定，也可以采用如多晶硅等其它材料形成所述栅极110。
另外，在本实施例中，在形成所述栅极110之后，还对所述栅极110的表面进行平坦化处理。但是本发明对此不作任何限定。
在本实施例中，在执行上述步骤S7之后，还包括以下步骤：
参考图9，执行步骤S8，去除剩余的牺牲层50；以暴露之前被牺牲层50所遮挡的部分鳍部101以及部分隔离结构102；本步骤S8可以采用与步骤S3 中去除部分牺牲层50相同的方法。
本步骤S8露出的鳍部101为位于栅极110两侧用于形成源区以及漏区的鳍部。由于这部分的鳍部在之前的步骤一直被牺牲层50所遮挡，而本实施例中的牺牲层50采用与其他材料刻蚀选择比较高的无定形碳作为材料，也就是说，剩余的无定形碳很容易被去除，同时鳍部101也基本不会受到影响。
另外，在本实施例中，在执行步骤S9之前，还可以对鳍部101进行清洗，以进一步去除可能存在的牺牲层50的残渣，但是本发明对此不作任何限定。
此时的FinFET器件的结构参考图10a以及图10b，图11a以及11b（图10b为图10a沿J-J`方向的剖视图，图11b为图11a沿K-K`方向的剖视图）。
执行步骤S9，在暴露出的鳍部101上进行同质外延生长，以增加这一部分的鳍部101的尺寸。这样做的原因在于，由于现有的FinFET器件尺寸较小，在鳍部上形成掺杂形成源区、漏区的工艺窗口也较小；本步骤增加了鳍部101尺寸，有利于增加源区、漏区的工艺窗口。
FinFET器件的制作方法还包括：在同质外延生长后的鳍部101进行掺杂以形成源区和漏区。
此外，参考图12，本发明还提供一种FinFET器件，包括：
衬底100`，所述衬底100`上形成有若干鳍部101`（本图12中仅画出一个鳍部）；
横跨所述鳍部101`的栅极110`，所述栅极110`的截面呈上大下小的形状；在本实施例中，所述栅极110`的材料为多晶硅或者金属，但是本发明对此不作限定。
所述鳍部101`在与所述栅极110`相接触的部分的截面呈上小下大的形状；
设于所述栅极101`侧壁的侧墙71`，所述侧墙71`的材料为氮化硅、氮氧化硅、碳氧化硅或者碳氮化硅中的一种。
所述鳍部101`在与所述栅极110`相接触的部分的截面呈上小下大的形状，这种形状有利于栅极的形成。
需要说明的是，本FinFET器件可以但不限于采用上述的方法形成。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种FinFET器件的制作方法，其特征在于，包括：
提供衬底，并在所述衬底上形成鳍部；
在所述鳍部上覆盖牺牲层；
图形化所述牺牲层，在牺牲层中形成延伸方向与所述鳍部相垂直的空隙，所述空隙用于暴露出用作沟道区的部分鳍部；
去除暴露出的鳍部的部分材料，使所述暴露出的鳍部的截面呈上小下大的形状；
在所述空隙中填充介质层材料；
去除部分介质层材料，保留空隙的侧壁上的部分介质层材料以形成侧墙；
在所述空隙中的侧墙之间形成栅极。
2.如权利要求1所述的制作方法，其特征在于，所述提供衬底并形成鳍部的步骤包括以下分步骤：
在所述鳍部之间形成隔离结构。
3.如权利要求1所述的制作方法，其特征在于，覆盖牺牲层的步骤包括，采用无定形碳作为所述牺牲层的材料，并通过沉积的方式形成所述牺牲层。
4.如权利要求1所述的制作方法，其特征在于，在覆盖牺牲层的步骤之后，图形化牺牲层的步骤之前，还包括以下步骤：平坦化所述牺牲层。
5.如权利要求1所述的制作方法，其特征在于，图形化牺牲层的步骤包括：图形化所述牺牲层的刻蚀剂包括二氧化碳以及氧气的组合，或者二氧化硫以及氧气的组合。
6.如权利要求5所述的制作方法，其特征在于，刻蚀牺牲层的步骤包括：使刻蚀气体的流量在5~15毫托的范围，刻蚀温度在45~60摄氏度的范围，刻蚀设备的功率在200~400瓦的范围，电压在50~150伏的范围。
7.如权利要求6所述的制作方法，其特征在于，刻蚀牺牲层的步骤中，使牺牲层对于鳍部的刻蚀选择比为20:1。
8.如权利要求1所述的制作方法，其特征在于，去除部分暴露出的鳍部的步骤包括：采干法刻蚀去除部分鳍部。
9.如权利要求1所述的制作方法，其特征在于，覆盖介质材料层的步骤包括，采用氮化硅、氮氧化硅、碳氧化硅或者碳氮化硅中的一种，通过沉积的方式形成所述介质材料层。
10.如权利要求9所述的制作方法，其特征在于，去除部分所述介质材料层的步骤包括，采用各向异性刻蚀去除所述介质材料层。
11.如权利要求9所述的制作方法，其特征在于，覆盖介质材料层的步骤包括，采用氮化硅形成所述介质材料层；去除部分介质材料层的步骤包括，刻蚀剂包括四氟化碳、二氟甲烷、氟甲烷中的任意一种，与氧气以及氩气的组合。
12.如权利要求11所述的制作方法，其特征在于，去除部分介质材料层的步骤中包括：使刻蚀气体的流量在15~30毫托的范围，刻蚀温度在45~55摄氏度的范围，刻蚀设备的功率在200~400瓦的范围，电压在150~350伏的范围。
13.如权利要求12所述的制作方法，其特征在于，使介质材料层对于鳍部的刻蚀选择比在15:1~20:1的范围内。
14.如权利要求1所述的制作方法，其特征在于，形成栅极的步骤包括，通过沉积的方式形成所述栅极。
15.如权利要求1所述的制作方法，其特征在于，形成栅极的步骤包括，采用多晶硅或者金属形成所述栅极。
16.如权利要求2所述的制作方法，其特征在于，在形成栅极的步骤之后还包括以下步骤：
去除所述牺牲层；以暴露出部分鳍部以及隔离结构；
在暴露出的鳍部上进行同质外延生长，以形成源区和漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754231.7A CN104752224B (zh) | 2013-12-31 | 2013-12-31 | FinFET器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754231.7A CN104752224B (zh) | 2013-12-31 | 2013-12-31 | FinFET器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752224A CN104752224A (zh) | 2015-07-01 |
| CN104752224B true CN104752224B (zh) | 2018-03-09 |
Family
ID=53591734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310754231.7A Active CN104752224B (zh) | 2013-12-31 | 2013-12-31 | FinFET器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752224B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148296B (zh) * | 2017-06-15 | 2021-05-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN108122779A (zh) * | 2017-12-20 | 2018-06-05 | 上海华力微电子有限公司 | 一种金属栅极半导体结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101477986A (zh) * | 2007-08-31 | 2009-07-08 | 三星电子株式会社 | 鳍式场效应晶体管及其制造方法 |
| CN103296088A (zh) * | 2012-02-27 | 2013-09-11 | 三星电子株式会社 | 场效应晶体管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7488650B2 (en) * | 2005-02-18 | 2009-02-10 | Infineon Technologies Ag | Method of forming trench-gate electrode for FinFET device |
| US7923337B2 (en) * | 2007-06-20 | 2011-04-12 | International Business Machines Corporation | Fin field effect transistor devices with self-aligned source and drain regions |
-
2013
- 2013-12-31 CN CN201310754231.7A patent/CN104752224B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101477986A (zh) * | 2007-08-31 | 2009-07-08 | 三星电子株式会社 | 鳍式场效应晶体管及其制造方法 |
| CN103296088A (zh) * | 2012-02-27 | 2013-09-11 | 三星电子株式会社 | 场效应晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752224A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9698055B2 (en) | Semiconductor fin structures and methods for forming the same | |
| TWI588879B (zh) | 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程 | |
| US9530868B2 (en) | Fin structure and method of forming the same | |
| US8962413B1 (en) | Methods of forming spacers on FinFETs and other semiconductor devices | |
| CN101366122B (zh) | U栅晶体管和制造方法 | |
| US9515078B2 (en) | Semiconductor structure and method for forming the same | |
| JP2006049627A (ja) | 半導体装置及びその製造方法 | |
| US20190164987A1 (en) | Memory device with improved data retention | |
| CN110911343B (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN102820334B (zh) | 鳍式场效晶体管结构与形成鳍式场效晶体管结构的方法 | |
| CN106158638A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104752224B (zh) | FinFET器件及其制作方法 | |
| US20240047219A1 (en) | Integrated circuit device | |
| US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100690422B1 (ko) | 래핑된 게이트 ｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN106158637A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN108630611A (zh) | 半导体结构及其形成方法 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| CN104701173B (zh) | FinFET器件及其形成方法 | |
| US8530972B2 (en) | Double gate MOSFET with coplanar surfaces for contacting source, drain, and bottom gate | |
| CN104733316B (zh) | FinFET器件及其形成方法 | |
| TW201438071A (zh) | 形成鰭狀結構的方法 | |
| CN103632978A (zh) | 半导体结构的形成方法 | |
| CN102709287A (zh) | 非挥发性记忆胞及其制造方法 | |
| CN104157573A (zh) | 一种FinFET结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |