CN104701173B - FinFET器件及其形成方法 - Google Patents

FinFET器件及其形成方法 Download PDF

Info

Publication number
CN104701173B
CN104701173B CN201310655186.XA CN201310655186A CN104701173B CN 104701173 B CN104701173 B CN 104701173B CN 201310655186 A CN201310655186 A CN 201310655186A CN 104701173 B CN104701173 B CN 104701173B
Authority
CN
China
Prior art keywords
fin
grid
substrate
dielectric layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310655186.XA
Other languages
English (en)
Other versions
CN104701173A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310655186.XA priority Critical patent/CN104701173B/zh
Publication of CN104701173A publication Critical patent/CN104701173A/zh
Application granted granted Critical
Publication of CN104701173B publication Critical patent/CN104701173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种FinFET器件的形成方法，包括：提供衬底，形成若干第一鳍；在衬底上形成伪栅；在衬底、第一鳍以及伪栅上覆盖层间介质层；平坦化层间介质层使伪栅露出；去除伪栅；形成侧壁向内凹陷的第二鳍；在间隙中形成横跨并包覆暴露出的第二鳍的栅极结构。本发明还提供一种FinFET器件，包括：鳍、栅极结构以及层间介质层，其中，鳍的侧壁向内凹陷。本发明的有益效果在于，通过使所述第二鳍的侧壁向内凹陷，使得后续形成的栅极结构与第二鳍之间的接触面积更大，从而提升了栅极结构对于第二鳍的控制能力，减小漏电流问题。

Description

FinFET器件及其形成方法
技术领域
本发明涉及半导体制造领域，具体涉及一种FinFET器件及其形成方法。
背景技术
由于半导体器件的高度集成，传统的二维晶体管结构由于沟道尺寸的缩小将产生严重的短沟道效应，使得栅极对沟道的控制能力变差，使漏电流（leakage）增加，阻碍了半导体器件的进一步发展。
鳍式场效晶体管（Fin Field effect transistor，FinFET）是一种新的金属氧化半导体场效应晶体管，这种晶体管结构通常在绝缘体上硅（SOI）基片上形成，包括狭窄而孤立的鳍（Fin），鳍的侧壁带有栅极结构，即相对于上述二维晶体管具有更多的有效栅，对有源区的控制能力也有一定程度的提高，使得FinFET的结构使得器件尺寸更小，性能更好。
此时，进一步提高FinFET器件中栅极对有源区的控制能力，成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种FinFET器件及其形成方法，通过改变栅极与鳍的接触面积，以进一步提高栅极对有源区的控制能力。
为解决上述问题，本发明提供一种FinFET器件的形成方法，包括：
提供衬底，并在所述衬底上形成若干第一鳍；
在所述衬底上形成若干横跨所述第一鳍的伪栅；
在所述衬底、第一鳍以及伪栅上覆盖层间介质层；
平坦化所述层间介质层，使所述伪栅露出；
去除所述伪栅，以在所述层间介质层中形成若干间隙，所述间隙暴露出部分衬底以及部分第一鳍；
对所述间隙中的暴露出的第一鳍进行蚀刻，以形成侧壁向内凹陷的第二鳍；
在间隙中形成横跨并包覆所述暴露出的第二鳍的栅极结构。
可选的，形成第一鳍的步骤包括：
在所述衬底上形成若干条状的硬掩模；
以所述硬掩模为蚀刻停止层，对所述衬底进行蚀刻，以在衬底中形成若干凹槽，所述衬底上相对所述凹槽的凸出部分为所述第一鳍。
可选的，所述硬掩模采用氮化硅作为材料，所述硬掩模的厚度范围为3纳米～30纳米。
可选的，形成第一鳍的步骤包括，使所述第一鳍的横截面呈上小下大的梯形，所述第一鳍与衬底表面之间的角度小于85°。
可选的，在形成第一鳍的步骤之后，在形成伪栅的步骤之前，还包括以下步骤：
在所述第一鳍之间形成隔离区域。
可选的，采用浅沟槽隔离的方式形成所述隔离区域。
可选的，覆盖层间介质层的步骤包括，采用二氧化硅作为所述层间介质层的材料，并通过沉积的方式形成所述层间介质层。
可选的，在平坦化层间介质层的步骤中，通过化学机械研磨的方式平坦化所述层间介质层。
可选的，在去除伪栅的步骤中，采用选择性蚀刻去除所述伪栅。
可选的，在对暴露出的第一鳍进行蚀刻的步骤中包括：
采用干法蚀刻去除部分所述暴露出的第一鳍，以形成所述侧壁向内凹陷的第二鳍。
可选的，所述干法蚀刻的蚀刻剂包括氧气，还包括氯气、三氯化硼中的至少一种。
可选的，在干法蚀刻的过程中，氧气的流量范围为2～20标况毫升每分，氯气的流量范围为20～500标况毫升每分，三氯化硼的流量范围为20～500标况毫升每分；蚀刻机的功率范围在100瓦～1000瓦。
可选的，形成栅极结构的步骤包括：
在所述间隙中形成覆盖所述暴露出的第二鳍的高K介质层；
在所述高K介质层上形成横跨所述第二鳍的金属栅极。
可选的，形成栅极结构的步骤包括：使所述栅极结构填充所述间隙。
此外，本发明还提供一种FinFET器件，包括：
形成于衬底上的若干鳍；
若干横跨所述鳍的栅极结构，其中，所述鳍与所述栅极结构相接触的部分具有向内凹陷的侧壁；
形成于所述衬底以及鳍上的层间介质层，所述层间介质层与所述栅极结构间隔排列。
可选的，所述栅极结构包括设于所述鳍上的高K介质层，以及包覆于所述的高K介质层外的金属栅极。
与现有技术相比，本发明的技术方案具有以下优点：
通过使所述第二鳍的侧壁向内凹陷，使得后续形成的栅极结构与第二鳍之间的接触面积更大，从而提升了栅极结构对于第二鳍的控制能力，减小漏电流问题。
进一步，使所述第一鳍的横截面呈上小下大的梯形，这样的第一鳍的结构有利于在去除所述伪栅的步骤中，将所述伪栅较为彻底地去除。
附图说明
图1是本发明一种FinFET器件的形成方法在具体实施例中的流程示意图；
图2至图8b是图1中各个步骤中的FinFET器件结构示意图；
图9a和图9b为本发明一种FinFET器件的结构示意图。
具体实施方式
现有技术中通过将传统的二维晶体管替换为鳍式场效晶体管，增加了栅极与有源区的接触面积，鳍在其凸出的三个面均为受控面，受到栅极的控制。
另一方面，由于现行的部分FinFET器件采用后栅工艺，在制作过程中，由于有源区呈鳍状，在鳍与衬底的连接处位置可能会发生伪栅（dummy gate）难以完全去除的情况。
为此，本发明提供一种FinFET器件的形成方法，通过形成侧壁向内凹陷（bowing）、且上小下大的第二鳍，以便于尽量彻底的去除伪栅，并尽量增大后续形成的栅极结构与所述第二鳍的接触面积。
如图1，为本发明在实施例中所提供的FinFET器件的形成方法的流程示意图，包括：
步骤S1，提供衬底，并在所述衬底上形成若干第一鳍；
步骤S2，在所述衬底上形成若干横跨所述第一鳍的多晶硅伪栅；
步骤S3，在所述衬底、第一鳍以及多晶硅伪栅上覆盖二氧化硅层间介质层；
步骤S4，平坦化所述二氧化硅层间介质层，使所述多晶硅伪栅露出；
步骤S5，去除所述多晶硅伪栅，以在所述二氧化硅层间介质层中形成若干间隙，所述间隙暴露出部分衬底以及部分第一鳍；
步骤S6，对所述间隙中的暴露出的第一鳍进行蚀刻，以形成侧壁向内凹陷的第二鳍；
步骤S7，在间隙中形成横跨并包覆所述暴露出的第二鳍的高K金属栅极结构。
通过上述步骤，一方面使得位于所述第二鳍上的伪栅能够被较快的去除，另一方面，在后续形成所述高K金属栅极结构后，所述高K金属栅极结构与第二鳍之间的接触面积也更大。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2，执行步骤S1，提供衬底100，并在所述衬底上形成若干第一鳍102（图2仅示出了一个第一鳍102）。
在本实施例中，所述衬底100的材料为硅，但是本发明对此不做限制。
在本实施例中，形成所述第一鳍102包括以下分步骤：
步骤S11，在所述衬底100上形成若干条状硬掩模101；
在本实施例中，所述硬掩模101的厚度范围为3纳米～30纳米，这样的好处在于能够较好的保护硬掩模101正下方的部分衬底100不受后续工艺的影响。
步骤S12，以所述硬掩模为蚀刻停止层，对所述衬底100进行蚀刻，以在衬底100中形成若干凹槽，所述衬底100上相对所述凹槽的凸出部分为所述第一鳍102。
在本实施例中，由于所述第一鳍102的横截面为上小下大的类似于梯形的结构。
其中，如果所述第一鳍102与所述衬底100连接处的角度α（见图3a）过小，将导致第一鳍102顶端的变得过薄，可能影响FinFET器件的性能；如果所述角度α过大（指过于接近现有的竖直的第一鳍，即角度α为90°），则不利于后续步骤中多晶硅伪栅的去除。
所以，在本实施例中，所述第一鳍102与衬底100连接处的角度α在85°至87°之间，这样的角度α的补角为一个钝角，比较有利于在后续步骤中去除所述多晶硅伪栅。
进一步，为了形成上述角度范围的第一鳍102，在形成所述第一鳍102的过程中，可以采用溴化氢以及氧气作为对衬底100的蚀刻剂，并控制蚀刻剂中氧气的比例，以提高氧气在蚀刻剂中的比例。其原理在于，较大比例的氧气与衬底100生成氧化硅（在本实施例中衬底100为硅衬底），溴化氢难以蚀刻所生成的氧化硅，于是在蚀刻衬底100的过程中蚀刻程度逐渐减小，最终形成了上小下大形状的第一鳍102。
在本实施例中，溴化氢的流量范围为50～500标况毫升每分，氧气的流量范围为2～10标况毫升每分，以得到角度α在85°至87°之间的第一鳍102。
但是本发明对此不作限制，可根据实际情况相应的修改上述参数。
此外，参考图3a以及3b，在形成所述第一鳍102后，将在这些第一鳍102之间的凹槽中形成隔离材料50，以形成第一鳍之间的隔离区域。
所述隔离材料50采用二氧化硅作为材料，并通过采用浅沟槽隔离（STI）的方式形成所述隔离区域。但是，本发明对隔离材料50的材料以及形成隔离区域的方法不做限制。
参考图4a以及图4b（图4b为图4a沿A-A`方向的剖视图），执行步骤S2，在所述衬底100上形成若干横跨所述第一鳍102的多晶硅伪栅120（本图4a以及4b仅示出了一个多晶硅伪栅120）。
所述多晶硅伪栅120呈条状，横跨所述第一鳍102。多晶硅仅为本实施例所采用的作为形成伪栅的材料，本发明对于伪栅的材料不做限制。
另外，在形成所述多晶硅伪栅120前，还需要先形成栅氧层，此步骤为本领域常用技术手段，本发明在此不作赘述。
参考图5a以及图5b，执行步骤S3，在所述衬底100、第一鳍102以及多晶硅伪栅102上覆盖二氧化硅层间介质层110。此步骤的目的在于为后续形成层间互联结构提供条件。
在本实施例中，通过沉积的方式形成所述二氧化硅层间介质层110，此方法为本领域的常用技术手段，本发明对此不做限制。
继续参考图5a以及图5b（图5b为图5a沿B-B`方向的剖视图），执行步骤S4，平坦化所述二氧化硅层间介质层110，使所述多晶硅伪栅120露出。此步骤的目的在于为后续去除所述多晶硅伪栅120的步骤提供条件。
在本实施例中，所述平坦化方法为化学机械研磨（CMP）。
参考图6a以及图6b（图6b为图6a沿C-C`方向的剖视图），执行步骤S5，去除所述多晶硅伪栅120，以在所述二氧化硅层间介质层110中形成若干间隙111，所述间隙111暴露出部分衬底以及部分第一鳍。
这样的目的在于，为后续的形成侧壁向内凹陷的第二鳍提供条件。
由于所述第一鳍102为横截面为上小下大梯形的结构，即第一鳍102与衬底100的连接处的坡脚（图3a中α的补角）为钝角，这样有利于较为完全的去除所述多晶硅伪栅120。
此外，在本实施例中，采用四甲基氢氧化铵（TMAH）作为蚀刻剂去除所述多晶硅伪栅120，四甲基氢氧化铵为去除多晶硅伪栅的常用蚀刻剂，本发明对此不作限制。
参考图7a以及图7b（图7b为图7a沿D-D`方向的剖视图），执行步骤S6，对所述间隙111中的暴露出的第一鳍进行蚀刻，以形成侧壁向内凹陷的第二鳍。
这样的好处在于，形成的侧壁向内凹陷的第二鳍增加了第一鳍侧面的面积，在后续形成所述高K金属栅极结构时，所述高K金属栅极结构与所述二鳍的接触面积相较于现有技术有一定程度的增大。
在本实施例中，采用干法蚀刻去除所述暴露出的第一鳍，可形成所述侧壁向内凹陷的第二鳍（所述凹陷103参考图7b）。采用这种蚀刻方法能够尽量减小对周围器件的影响。
在本实施例中，所述干法蚀刻的蚀刻剂包括氧气，还包括氯气、三氯化硼中的至少一种。这种蚀刻剂对所述第一鳍具有较好的蚀刻性，同时对周围器件的影响也较小。
为了形成较为理想的凹陷103，在本实施例中，氧气的流量范围为2～20标况毫升每分（sccm），氯气的流量范围为20～500标况毫升每分，三氯化硼的流量范围为20～500标况毫升每分；蚀刻机的功率范围在100瓦～1000瓦。
但是，本发明对以上参数不作限制，在实际操作过程中，可根据不同的需求对这些参数进行相应的调整。
参考图8a以及图8b（图8b为图8a沿E-E`方向的剖视图），执行步骤S7，在间隙111中形成横跨并包覆所述暴露出的第二鳍的高K金属栅极结构。
所述高K金属栅极结构填充所述间隙111。
由于所述暴露出的第二鳍的侧壁向内凹陷，所形成的高K金属栅极结构与所述第二鳍的接触面积得到一定程度的增大，有利于增加所述高K金属栅极结构对于第二鳍的控制能力，减少漏电流的产生。
在本实施例中，形成所述高K金属栅极结构还包括以下分步骤：
步骤S71，在所述暴露出的第二鳍上形成高K栅介质层131；
步骤S72，在所述高K栅介质层外形成金属栅极130；
相应的，本发明还提供一种FinFET器件，参考图9a以及9b（图9b为图9a沿F-F`方向的剖视图），参考图9a以及9b，示出了本发明FinFET器件一实施例的示意图，所述FinFET器件包括：
形成于衬底100`上的若干鳍102`（本图9a以及9b仅示出一个鳍102`）,鳍102`之间通过隔离材料50’实现隔离；
若干横跨并包覆所述鳍的高K金属栅极结构（本图9a以及9b仅示出一个高K金属栅极结构），所述高K金属栅极结构包括设于所述鳍上的高K介质层131’，以及包覆于所述的高K介质层131’外的金属栅极130`
其中，所述鳍102`在与所述高K金属栅极结构相接触的部分的侧壁向内凹陷；
形成于所述衬底100`以及鳍102`上的二氧化硅层间介质层110`（见图9a），所述二氧化硅层间介质层100`将所述高K金属栅极结构暴露、与所述高K金属栅极结构间隔排列。
由于所述鳍102`的侧壁向内凹陷，高K金属栅极结构与鳍102`的接触面积相较于现有的FinFET器件更大，有利于提升所述栅极结构对于鳍102`的控制能力，进一步减少漏电流。
本发明FinFET器件可以由本发明提供的FinFET器件的形成方法形成，也可以由其他方法形成。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种FinFET器件的形成方法，其特征在于，包括：
提供衬底，并在所述衬底上形成若干第一鳍；
在所述衬底上形成若干横跨所述第一鳍的伪栅；
在所述衬底、第一鳍以及伪栅上覆盖层间介质层；
平坦化所述层间介质层，使所述伪栅露出；
去除所述伪栅，以在所述层间介质层中形成若干间隙，所述间隙暴露出部分衬底以及部分第一鳍；
对所述间隙中的暴露出的第一鳍进行蚀刻，以形成侧壁向内凹陷的第二鳍；
在间隙中形成横跨并包覆暴露出的第二鳍的栅极结构。
2.如权利要求1所述的形成方法，其特征在于，形成第一鳍的步骤包括：
在所述衬底上形成若干条状的硬掩模；
以所述硬掩模为蚀刻停止层，对所述衬底进行蚀刻，以在衬底中形成若干凹槽，所述衬底上相对所述凹槽的凸出部分为所述第一鳍。
3.如权利要求2所述的形成方法，其特征在于，所述硬掩模采用氮化硅作为材料，所述硬掩模的厚度范围为3纳米～30纳米。
4.如权利要求1所述的形成方法，其特征在于，形成第一鳍的步骤包括，使所述第一鳍的横截面呈上小下大的梯形，所述第一鳍与衬底表面之间的角度小于85°。
5.如权利要求1所述的形成方法，其特征在于，在形成第一鳍的步骤之后，在形成伪栅的步骤之前，还包括以下步骤：在所述第一鳍之间形成隔离区域。
6.如权利要求5所述的形成方法，其特征在于，采用浅沟槽隔离的方式形成所述隔离区域。
7.如权利要求1所述的形成方法，其特征在于，覆盖层间介质层的步骤包括，采用二氧化硅作为所述层间介质层的材料，并通过沉积的方式形成所述层间介质层。
8.如权利要求1所述的形成方法，其特征在于，在平坦化层间介质层的步骤中，通过化学机械研磨的方式平坦化所述层间介质层。
9.如权利要求1所述的形成方法，其特征在于，在去除伪栅的步骤中，采用选择性蚀刻去除所述伪栅。
10.如权利要求1所述的形成方法，其特征在于，在对暴露出的第一鳍进行蚀刻的步骤中包括：采用干法蚀刻去除部分所述暴露出的第一鳍，以形成侧壁向内凹陷的第二鳍。
11.如权利要求10所述的形成方法，其特征在于，所述干法蚀刻的蚀刻剂包括氧气，还包括氯气、三氯化硼中的至少一种。
12.如权利要求11所述的形成方法，其特征在于，在干法蚀刻的过程中，氧气的流量范围为2～20标况毫升每分，氯气的流量范围为20～500标况毫升每分，三氯化硼的流量范围为20～500标况毫升每分；蚀刻机的功率范围在100瓦～1000瓦。
13.如权利要求1所述的形成方法，其特征在于，形成栅极结构的步骤包括：
在所述间隙中形成覆盖所述暴露出的第二鳍的高K介质层；
在所述高K介质层上形成横跨所述第二鳍的金属栅极。
14.如权利要求1或13所述的形成方法，其特征在于，形成栅极结构的步骤包括：使所述栅极结构填充所述间隙。
CN201310655186.XA 2013-12-05 2013-12-05 FinFET器件及其形成方法 Active CN104701173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310655186.XA CN104701173B (zh) 2013-12-05 2013-12-05 FinFET器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310655186.XA CN104701173B (zh) 2013-12-05 2013-12-05 FinFET器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104701173A CN104701173A (zh) 2015-06-10
CN104701173B true CN104701173B (zh) 2018-02-16

Family

ID=53348169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310655186.XA Active CN104701173B (zh) 2013-12-05 2013-12-05 FinFET器件及其形成方法

Country Status (1)

Country Link
CN (1) CN104701173B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490452B2 (en) * 2017-06-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor device
CN108389889B (zh) * 2018-01-31 2021-04-30 上海集成电路研发中心有限公司 一种FinFET器件结构及其制作方法
WO2023035508A1 (zh) * 2021-09-07 2023-03-16 上海集成电路装备材料产业创新中心有限公司 鳍式半导体器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668511B1 (ko) * 2005-12-27 2007-01-12 주식회사 하이닉스반도체 핀 트랜지스터 및 그 제조 방법
KR20070090375A (ko) * 2006-03-02 2007-09-06 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
US20090072279A1 (en) * 2007-08-29 2009-03-19 Ecole Polytechnique Federale De Lausanne (Epfl) Capacitor-less memory and abrupt switch based on hysteresis characteristics in punch-through impact ionization mos transistor (PI-MOS)
US8759943B2 (en) * 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US20120199888A1 (en) * 2011-02-09 2012-08-09 United Microelectronics Corporation Fin field-effect transistor structure

Also Published As

Publication number Publication date
CN104701173A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN103177950B (zh) 制造鳍器件的结构和方法
US10431671B2 (en) Fin field-effect transistor
CN104347371B (zh) 半导体结构的形成方法
CN104009070B (zh) 用于鳍状场效应晶体管的金属栅极和栅极接触件结构
CN105470132A (zh) 鳍式场效应管的形成方法
CN104124168B (zh) 半导体结构的形成方法
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
CN104701173B (zh) FinFET器件及其形成方法
CN104332410B (zh) 一种鳍式场效应晶体管的制造方法
CN109686702B (zh) 半导体结构及其形成方法
CN106158637B (zh) 鳍式场效应晶体管及其形成方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN107785265B (zh) 半导体器件的形成方法
CN103594362B (zh) 鳍式场效应晶体管及其制造方法
CN106298913A (zh) 半导体元件及其制造方法
CN104064469A (zh) 半导体器件制造方法
TW200826204A (en) Method for fabricating semiconductor device with bulb-shaped recess gate
TWI360220B (en) Semiconductor device with increased channel area a
CN107968053A (zh) 半导体器件及其形成方法
CN108573862A (zh) 半导体结构及其形成方法
CN108630549A (zh) 半导体器件及其形成方法
TWI518792B (zh) 半導體製程
CN105448968B (zh) 鳍式场效应晶体管的制作方法
CN113224157B (zh) 半导体结构及其形成方法
CN104103571A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant