CN104103571A - 浅沟槽隔离结构的形成方法 - Google Patents

浅沟槽隔离结构的形成方法 Download PDF

Info

Publication number
CN104103571A
CN104103571A CN201310129640.8A CN201310129640A CN104103571A CN 104103571 A CN104103571 A CN 104103571A CN 201310129640 A CN201310129640 A CN 201310129640A CN 104103571 A CN104103571 A CN 104103571A
Authority
CN
China
Prior art keywords
shallow trench
isolation channel
trench isolation
etching
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310129640.8A
Other languages
English (en)
Other versions
CN104103571B (zh
Inventor
杨芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310129640.8A priority Critical patent/CN104103571B/zh
Publication of CN104103571A publication Critical patent/CN104103571A/zh
Application granted granted Critical
Publication of CN104103571B publication Critical patent/CN104103571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提出一种浅沟槽隔离结构的形成方法，形成第二浅沟槽隔离沟道后保留光阻层，借着光阻层对第一浅沟槽隔离沟道的遮挡继续进行第一次回拉刻蚀，暴露出第二浅沟槽隔离沟道边角的介质层，之后去除光阻层，再对半导体衬底进行第二次回拉刻蚀，暴露出第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道边角的介质层，这样便能平衡第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道的回拉刻蚀程度，使第二浅沟槽隔离沟道边角的介质层暴露更多并且变的更加圆滑，使后续形成在边角处的栅极氧化层可长得更厚，提高了击穿电压；同时保证第一浅沟槽隔离沟道的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消耗过多边角处的半导体衬底而降低了有效区域的面积。

Description

浅沟槽隔离结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构的形成方法。
背景技术
在当今半导体工艺技术中，浅沟槽隔离结构（STI）工艺是前道工艺中最重要和最复杂的工艺之一，尽管此工艺已经被广泛应用于0.25微米以下的半导体制造工艺技术中，但随着特征尺寸的不断降低，浅沟槽隔离结构工艺也在不断的改进和发展。对于浅沟槽隔离结构工艺的基本要求是：当大量的晶体管器件等集成到越来越小的芯片上时，它能很好的起到把每一个微小器件绝缘隔离开的作用，同时又不会影响这些器件的工作特性。当晶圆上被刻出一条条浅沟槽隔离沟道的时候，周围器件的特性对于这些浅沟槽隔离结构的形状非常敏感，原因是浅沟槽隔离结构的形状同时也决定了器件有源区的形状和大小，当这些有源区被加上一定电压后，在它的边角部位就会产生很强的区域电场，从而影响和改变相关晶体管等小器件的工作特性，这是因为浅沟槽隔离结构的边角上的介质层较薄，很容易被击穿，失去绝缘隔离的作用。
因此，现在技术中通常会采用回拉刻蚀（Pull-Back）工艺，将浅沟槽隔离沟道的边角更多的暴露出来，这样有利于后续在边角处形成浅沟槽隔离物或者内衬，从而使形成的浅沟槽隔离结构起到良好的绝缘作用。请参考图1，半导体衬底30上设有存储区10和器件区20，所述半导体衬底30表面依次形成有氧化层40和掩膜层50，所述掩膜层50覆盖于所述氧化层40上，所述半导体衬底30设有浅沟槽隔离沟道，所述存储区10的浅沟槽隔离沟道11横截面最大宽度通常小于所述器件区20的浅沟槽隔离沟道12横截面最大宽度，在进行Pull-Back工艺时，利用同一湿法刻蚀工艺，使用酸液对半导体衬底30的表面进行快速漂洗，从而刻蚀一小部分的掩膜层50，同时暴露出所述存储区10的浅沟槽隔离沟道11边角处的氧化层40（如图中虚线圈所示）和器件区20的浅沟槽隔离沟道12边角处的氧化层40（如图中实线圈所示）；这样浅沟槽隔离沟道边角的介质层暴露，可使边角处在后续的氧化过程变的更圆，在后续栅极氧化层在边角处可长得更厚，提高击穿电压。
然而，由于所述存储区10的浅沟槽隔离沟道11横截面最大宽度小于所述器件区20的浅沟槽隔离沟道12横截面最大宽度，即所述器件区20的特征尺寸大于所述存储区10的特征尺寸，也就是形成在所述存储区10的浅沟槽隔离沟道11之间的氧化层40以及掩膜层50的尺寸小于形成在所述器件区20的浅沟槽隔离沟道12之间的氧化层40以及掩膜层50的尺寸。因此，在对半导体衬底30进行Pull-Back工艺时，若所述存储区10和所述器件区20被回拉刻蚀掉的掩膜层50的程度一致，当回拉刻蚀程度相对于器件区20合适时，相对于存储区10的尺寸来说会过刻蚀；当回拉刻蚀程度相对于存储区10合适时，相对于器件区20则会刻蚀不足。
因此，如何平衡存储区10与器件区20之间的回拉刻蚀程度便成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的形成方法，用于平衡不同区域的回拉程度。
为了实现上述目的，本发明提出一种浅沟槽隔离结构的形成方法，包括：
提供半导体衬底，所述半导体包括第一区域和第二区域，在所述半导体衬底上依次形成介质层以及掩膜层；
刻蚀第一区域的掩膜层、介质层以及半导体衬底，形成第一浅沟槽隔离沟道；
在所述掩膜层的表面以及所述第一浅沟槽隔离沟道内形成光阻层，所述第一浅沟槽隔离沟道内的光阻层遮挡住所述掩膜层和介质层；
图形化所述第二区域的光阻层；
以图形化后的光阻层作为掩膜依次刻蚀第二区域的所述掩膜层、介质层以及半导体衬底，形成第二浅沟槽隔离沟道，所述第二浅沟槽隔离沟道的最大横截面宽度大于所述第一浅沟槽隔离沟道的最大横截面宽度；
对所述第二浅沟槽隔离沟道进行第一回拉刻蚀，暴露出所述第二浅沟槽隔离沟道边角的介质层；
去除所述光阻层；
对所述半导体衬底进行第二回拉刻蚀，暴露出所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道边角的介质层；
在所述第一浅沟槽隔离沟道和第二浅沟槽隔离沟道中填充浅沟槽隔离物。
进一步的，所述第一浅沟槽隔离沟道的最大横截面宽度是40纳米～120纳米。
进一步的，所述第二浅沟槽隔离沟道的最大横截面宽度大于150纳米。
进一步的，所述第一浅沟槽隔离沟道内的光阻层表面与所述掩膜层表面齐平。
进一步的，所述第一回拉刻蚀采用干法刻蚀。
进一步的，所述第一回拉刻蚀的刻蚀气体是CxFy，CxFy的流量范围是10sccm～100sccm，所述第一回拉刻蚀的时间范围是5s～60s。
进一步的，所述第二回拉刻蚀采用湿法刻蚀。
进一步的，所述第二回拉刻蚀的刻蚀液体是磷酸，所述第二回拉刻蚀的时间范围是5s～120s。
进一步的，在填充浅沟槽隔离物之前先在所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道中形成内衬。
进一步的，所述内衬的材质为氧化硅。
进一步的，所述介质层以及浅沟槽隔离物的材质均为氧化硅。
进一步的，所述掩膜层的材质为氮化硅。
与现有技术相比，本发明的有益效果主要体现在：在刻蚀形成第二浅沟槽隔离沟道之后不立即去除光阻层，而是借着光阻层对第一浅沟槽隔离沟道的遮挡继续进行第一次回拉刻蚀，从而暴露出所述第二浅沟槽隔离沟道边角的介质层，之后去除所述光阻层，再次对半导体衬底进行第二次回拉刻蚀，暴露出所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道边角的介质层，这样便能平衡所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道的回拉刻蚀程度，使第二浅沟槽隔离沟道边角的介质层暴露更多，可使边角处在后续的氧化过程变的更圆，使后续栅极氧化层在边角处可长得更厚，提高击穿电压；同时保证第一浅沟槽隔离沟道的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消耗过多边角处的半导体衬底而降低了有效区域的面积。
附图说明
图1为现有技术中浅沟槽隔离形成结构示意图；
图2为本发明一实施例中浅沟槽隔离结构的形成方法的流程示意图；
图3至图8为本发明一实施例中浅沟槽隔离结构的形成方法过程中的器件剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的浅沟槽隔离结构的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
情参考图2，在本实施例中提出一种浅沟槽隔离结构的形成方法，包括：
首先，执行步骤S100，提供半导体衬底100，所述半导体衬底100包括第一区域101和第二区域102，本实施例中所述第一区域101为存储区，所述第二区域102为器件区，在所述半导体衬底100上依次形成介质层200以及掩膜层300，如图3所示；所述介质层200一方面能够提高所述掩膜层300与所述半导体衬底100之间的粘附性，另一方面能够增加后续形成浅沟槽隔离结构边角的绝缘性；所述掩膜层300用于作为刻蚀的掩膜，便于后续刻蚀形成浅沟槽隔离沟道；其中，所述介质层200为氧化硅，所述掩膜层300为氮化硅；
接着，执行步骤S200，刻蚀第一区域101的所述掩膜层300、介质层200以及半导体衬底100，在第一区域101中形成第一浅沟槽隔离沟道110，如图4所示；本实施例中，在刻蚀之前先形成一层存储区光阻层（图未示），然后以所述存储区光阻层作为掩膜依次刻蚀所述第一区域101的掩膜层300、介质层200以及半导体衬底100，从而形成所述第一浅沟槽隔离沟道110；为后续填充方便，所述第一浅沟槽隔离沟道110截面形状优选为上宽下窄的倒梯形，所述第一浅沟槽隔离沟道110的最大横截面宽度范围是40纳米～120纳米，例如是80纳米；然后，即可去除所述存储区光阻层；
接着，执行步骤S300，在所述掩膜层300的表面涂覆光阻层400，同时由于光阻层400具有一定的流动性，所述第一浅沟槽隔离沟道110内也填满了光阻层400并且所述光阻层400能够遮挡住在第一浅沟槽隔离沟道110内介质层200和掩膜层300；本实施例中，所述第一浅沟槽隔离沟道110内的光阻层400的表面与掩膜层300基本齐平，如图5所示；在本发明其他实施例中，所述光阻层400的表面也可高于所述掩膜层300；优选的，所述第一浅沟槽隔离沟道110的深度是1000埃～5000埃，例如是3000埃，介质层200的厚度是10埃～50埃，例如是20埃，所述光阻层400的厚度至少为5000埃～8000埃，例如是7000埃；
接着，执行步骤S400，图形化第二区域102的光阻层；
接着，执行步骤S500，以所述图形化后的光阻层400作为掩膜依次刻蚀所述掩膜层300、介质层200以及半导体衬底100，在第二区域102中形成第二浅沟槽隔离沟道120，如图6所示；为后续填充方便，所述第二浅沟槽隔离沟道120截面形状优选为上宽下窄的倒梯形；所述第二浅沟槽隔离沟道120的最大横截面宽度大于所述第一浅沟槽隔离沟道110的最大横截面宽度，所述第二浅沟槽隔离沟道120的最大横截面宽度是大于150纳米，例如是300纳米；
接着，执行步骤S600，对所述第二浅沟槽隔离沟道120进行第一回拉刻蚀，刻蚀所述第二区域102的掩膜层300并暴露出所述第二浅沟槽隔离沟道120边角的介质层200；由于进行第一回拉刻蚀时并没有去除所述光阻层400，因此可以借着所述光阻层400作为掩膜对所述第二浅沟槽隔离沟道120进行第一回拉刻蚀，由于第一区域101中有光阻层400的保护，不会伤害到所述第一浅沟槽隔离沟道110边角的介质层200和掩膜层300；本实施例中，所述第一回拉刻蚀采用干法刻蚀，刻蚀气体是CxFy，其中x为大于0小于5的自然数，y为大于0小于5的自然数，例如是CF4；刻蚀气体是CxFy的流量范围是10sccm～100sccm，例如是50sccm，刻蚀的时间范围是5s～60s，例如是20s；
接下来，执行步骤S700，去除所述光阻层400，如图7所示；
接着，执行步骤S800，对所述半导体衬底100进行第二回拉刻蚀，刻蚀所述掩膜层300并暴露出所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120边角的介质层200，如图8所示；所述第二回拉刻蚀采用湿法刻蚀，其是同时对所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120的边角都进行刻蚀，由于所述第二浅沟槽隔离沟道120的边角的介质层共被刻蚀两次，因此所述第二浅沟槽隔离沟道120的边角的介质层的刻蚀程度（如图中实线圈所示）大于第一浅沟槽隔离沟道110的边角的介质层的刻蚀程度（如图中虚线圈所示），从而能使所述第一浅沟槽隔离沟道110的边角被刻蚀的程度合适，也能够使所述第二浅沟槽隔离沟道120的边角被刻蚀的程度合适，这样便能够解决现有技术中存在无法平衡所述第一浅沟槽隔离沟道110以及所述第二浅沟槽隔离沟道120的刻蚀程度的问题；
最后，执行步骤S900，在所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120中填充浅沟槽隔离物（图未示），从而形成浅沟槽隔离结构。在本实施例中，在填充浅沟槽隔离物之前先在所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120中填充内衬（图未示），所述内衬的材质例如为氧化硅，其中，所述浅沟槽隔离物的材质为氧化硅，优选的，内衬的氧化硅的厚度较薄，用于增加介质层200在浅沟槽隔离沟道边角的圆滑度，从而能够提高浅沟槽隔离结构边角的绝缘性。
综上，在本发明实施例提供的浅沟槽隔离结构的形成方法中，在刻蚀形成第二浅沟槽隔离沟道120之后不立即去除所述光阻层400，而是借着光阻层400对第一浅沟槽隔离沟道110中的掩膜层300和介质层200的遮挡继续进行第一次回拉刻蚀，从而暴露出所述第二浅沟槽隔离沟道120边角的介质层200，之后去除所述光阻层400，再次对半导体衬底100进行第二次回拉刻蚀，暴露出所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120边角的介质层，这样便能平衡所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120的回拉刻蚀程度，使第二浅沟槽隔离沟道120边角的介质层暴露更多，可使边角处在后续的氧化过程变的更圆，使后续栅极氧化层在边角处可长得更厚，提高击穿电压；同时保证第一浅沟槽隔离沟道110的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消耗过多边角处的半导体衬底100而降低了有效区域的面积。。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种浅沟槽隔离结构的形成方法，包括：
提供半导体衬底，所述半导体包括第一区域和第二区域，在所述半导体衬底上依次形成介质层以及掩膜层；
刻蚀第一区域的掩膜层、介质层以及半导体衬底，形成第一浅沟槽隔离沟道；
在所述掩膜层的表面以及所述第一浅沟槽隔离沟道内形成光阻层，所述第一浅沟槽隔离沟道内的光阻层遮挡住所述掩膜层和介质层；
图形化所述第二区域的光阻层；
以图形化后的光阻层作为掩膜依次刻蚀第二区域的所述掩膜层、介质层以及半导体衬底，形成第二浅沟槽隔离沟道，所述第二浅沟槽隔离沟道的最大横截面宽度大于所述第一浅沟槽隔离沟道的最大横截面宽度；
对所述第二浅沟槽隔离沟道进行第一回拉刻蚀，暴露出所述第二浅沟槽隔离沟道边角的介质层；
去除所述光阻层；
对所述半导体衬底进行第二回拉刻蚀，暴露出所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道边角的介质层；
在所述第一浅沟槽隔离沟道和第二浅沟槽隔离沟道中填充浅沟槽隔离物。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一浅沟槽隔离沟道的最大横截面宽度是40纳米～120纳米。
3.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二浅沟槽隔离沟道的最大横截面宽度大于150纳米。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一浅沟槽隔离沟道内的光阻层表面与所述掩膜层表面齐平。
5.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一回拉刻蚀采用干法刻蚀。
6.如权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一回拉刻蚀的刻蚀气体是CxFy，CxFy的流量范围是10sccm～100sccm，所述第一回拉刻蚀的时间范围是5s～60s。
7.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二回拉刻蚀采用湿法刻蚀。
8.如权利要求7所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二回拉刻蚀的刻蚀液体是磷酸，所述第二回拉刻蚀的时间范围是5s～120s。
9.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，在填充浅沟槽隔离物之前先在所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道中形成内衬。
10.如权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，所述内衬的材质为氧化硅。
11.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述介质层以及浅沟槽隔离物的材质均为氧化硅。
12.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述掩膜层的材质为氮化硅。
CN201310129640.8A 2013-04-15 2013-04-15 浅沟槽隔离结构的形成方法 Active CN104103571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310129640.8A CN104103571B (zh) 2013-04-15 2013-04-15 浅沟槽隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310129640.8A CN104103571B (zh) 2013-04-15 2013-04-15 浅沟槽隔离结构的形成方法

Publications (2)

Publication Number Publication Date
CN104103571A true CN104103571A (zh) 2014-10-15
CN104103571B CN104103571B (zh) 2017-06-09

Family

ID=51671598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310129640.8A Active CN104103571B (zh) 2013-04-15 2013-04-15 浅沟槽隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN104103571B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010610A (zh) * 2019-04-19 2019-07-12 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN112002638B (zh) * 2020-10-30 2021-02-05 晶芯成(北京)科技有限公司 半导体隔离结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954023A1 (en) * 1998-04-30 1999-11-03 Hewlett-Packard Company Isolation trench fabrication process
US6518146B1 (en) * 2002-01-09 2003-02-11 Motorola, Inc. Semiconductor device structure and method for forming
EP1403917A1 (en) * 2002-09-26 2004-03-31 STMicroelectronics S.r.l. Process for manufacturing semiconductor wafers incorporating differentiated isolating structures
CN1502127A (zh) * 2000-09-18 2004-06-02 摩托罗拉公司 半导体器件及其形成工艺
CN1606146A (zh) * 2003-10-10 2005-04-13 旺宏电子股份有限公司 同时制造各种尺寸的隔离结构的方法
CN1941319A (zh) * 2005-09-29 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于浅沟槽隔离的双制衬的方法与结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954023A1 (en) * 1998-04-30 1999-11-03 Hewlett-Packard Company Isolation trench fabrication process
CN1502127A (zh) * 2000-09-18 2004-06-02 摩托罗拉公司 半导体器件及其形成工艺
US6518146B1 (en) * 2002-01-09 2003-02-11 Motorola, Inc. Semiconductor device structure and method for forming
EP1403917A1 (en) * 2002-09-26 2004-03-31 STMicroelectronics S.r.l. Process for manufacturing semiconductor wafers incorporating differentiated isolating structures
CN1606146A (zh) * 2003-10-10 2005-04-13 旺宏电子股份有限公司 同时制造各种尺寸的隔离结构的方法
CN1941319A (zh) * 2005-09-29 2007-04-04 中芯国际集成电路制造(上海)有限公司 用于浅沟槽隔离的双制衬的方法与结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010610A (zh) * 2019-04-19 2019-07-12 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN112002638B (zh) * 2020-10-30 2021-02-05 晶芯成(北京)科技有限公司 半导体隔离结构及其制作方法

Also Published As

Publication number Publication date
CN104103571B (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
JP2007184518A (ja) フィン構造の半導体素子の形成方法
US7064024B2 (en) Semiconductor device and method of fabricating the same
JP4455618B2 (ja) 半導体装置の製造方法
CN105336695A (zh) 半导体器件的形成方法
CN103515282A (zh) 一种鳍式场效应晶体管及其形成方法
US20210020518A1 (en) Semiconductor structure
CN110838449A (zh) 鳍体的制造方法
CN105655284A (zh) 沟槽隔离结构的形成方法
CN104103571A (zh) 浅沟槽隔离结构的形成方法
US7595252B2 (en) Method of manufacturing a semiconductor memory device
TWI728966B (zh) 半導體元件及其製作方法
CN208738255U (zh) 一种半导体结构
CN106158638A (zh) 鳍式场效应晶体管及其形成方法
CN104517888A (zh) 一种制作半导体器件的方法
US10522619B2 (en) Three-dimensional transistor
CN104701173B (zh) FinFET器件及其形成方法
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
KR100772717B1 (ko) 비대칭셀트랜지스터를 갖는 반도체소자 및 그의 제조 방법
CN103943500B (zh) 鳍式场效应晶体管的制作方法
CN104538360B (zh) 一种闪存的存储单元栅极制备方法
CN108573862A (zh) 半导体结构及其形成方法
CN103887160B (zh) 控制栅极刻蚀方法
CN102226988A (zh) 双沟槽隔离结构的形成方法
CN102254854A (zh) 双沟槽隔离结构的形成方法
KR100519792B1 (ko) 다중 게이트 절연막들을 갖는 반도체소자의 제조방법 및그에 의해 제조된 반도체소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant