CN110010610A - 分栅快闪存储器及其形成方法 - Google Patents

Abstract

本发明提供了一种分栅快闪存储器及其形成方法，在分栅快闪存储器的形成方法中，采用倒梯形的第一沟槽替代现有的垂直形的第一沟槽，以形成更好的浮栅尖端，增大在第一沟槽填充氧化物的填充窗口，从而避免了在第一沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成第二沟槽的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。

Description

分栅快闪存储器及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种分栅快闪存储器及其形成方法。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。闪存为一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存己经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

一般而言，闪存为分栅结构或叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比叠栅闪存在擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免"过擦除"等优点，应用尤为广泛。在传统的工艺中，容易出现浮栅尖端下方的氧化层在横向出现凹陷的问题，从而影响了分栅式闪存的数据保持能力。

发明内容

本发明的目的在于提供一种分栅快闪存储器及其形成方法，以避免对分栅快闪存储器的数据保持能力的影响。

为了解决上述问题，本发明提供了一种分栅快闪存储器浮栅尖端的形成方法，包括以下步骤：

提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；

刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽，所述第一沟槽为环状沟槽，且所述第一沟槽沿其深度方向呈倒梯形；

在所述第一沟槽中填充氧化物，以得到第一氧化层；

刻蚀位于所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端，所述第二沟槽暴露出所述耦合氧化层以及浮栅尖端；以及

在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器。

可选的，所述第一沟槽的槽底与其侧壁之间的夹角为钝角。

进一步的，所述第一沟槽的槽底与其侧壁之间的夹角范围在95°～100°之间。

进一步的，刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽包括以下步骤：

在所述层间介质层上形成图形化的第一光刻胶层，图形化的第一光刻胶形成有第一开口，所述第一开口用于形成所述第一沟槽；

以所述图形化的第一光刻胶层为掩模，在所述第一开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层，并暴露出所述浮栅多晶硅层；以及

以所述层间介质层为掩模，在所述第一开口处下方通过干法刻蚀工艺或湿法刻蚀工艺刻蚀部分深度的所述浮栅多晶硅层，并刻蚀停止在所述浮栅多晶硅层中，以形成第一沟槽。

进一步的，刻蚀所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端包括：

在所述层间介质层上形成图形化的第二光刻胶层，图形化的第二光刻胶形成有第二开口，所述第二开口位于第一开口的内侧；

以所述图形化的第二光刻胶层为掩模，在所述第二开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层，并暴露出所述浮栅多晶硅层；以及

以所述图形化的第二光刻胶层为掩模，在所述第二开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述浮栅多晶硅层，并刻蚀停止在所述耦合氧化层上，以形成第二沟槽以及浮栅尖端，所述浮栅尖端与第一氧化层形成包裹环状。

进一步的，暴露出的所述浮栅多晶硅层的面积比所述第二沟槽开口处的面积大。

进一步的，所述第二沟槽中暴露出的耦合氧化层的面积与所述第二沟槽开口处的面积相同。进一步的，在所述第一沟槽中填充氧化物，以得到第一氧化层包括：

通过沉积的方式在所述第一沟槽中填充氧化物，直至氧化物填充满所述第一沟槽；以及

通过化学机械平坦化处理所述第一沟槽的氧化物的顶面，以得到第一氧化层。

进一步的，在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器包括：

对所述第二沟槽中的半导体衬底通过离子注入的方法形成源线；

在所述第二沟槽中形成第二氧化层，所述第二氧化层包裹暴露出的所述浮栅尖端；

采用化学气相沉积工艺，在所述第二沟槽中沉积多晶硅，直至填满所述第二沟槽，并通过化学机械平坦化工艺处理所述多晶硅的顶面；

刻蚀位于所述第一氧化层外侧的层间介质层及浮栅多晶硅层，并刻蚀停止在所述耦合氧化层上，以形成分栅快闪存储器。

另一方面，本发明还提供了一种分栅快闪存储器浮栅尖端，包括半导体衬底，依次形成于所述半导体衬底上的耦合氧化层、浮栅多晶硅层和层间介质层，所述层间介质层、浮栅多晶硅层和耦合氧化层中形成有第一沟槽和第二沟槽，所述第一沟槽为环形沟槽，且所述第一沟槽位于所述第二沟槽的外侧，在所述第一沟槽中形成有第一氧化层，在所述第二沟槽中形成有擦除栅，其中，所述第一氧化层沿深度方向为倒梯形结构。

可选的，所述第一沟槽的槽底与其侧壁之间的夹角为钝角。

进一步的，所述第一沟槽的槽底与其侧壁之间的夹角范围为95°～100°。

进一步的，所述浮栅多晶硅层面向所述擦除栅之处具有浮栅尖端，所述浮栅尖端与擦除栅之间还包括第二氧化层，所述第二氧化层包裹所述浮栅尖端，其用于隔离所述浮栅尖端与擦除栅。

与现有技术相比存在以下有益效果：

本发明提供一种分栅快闪存储器及其形成方法，所述分栅快闪存储器的形成方法包括：提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽，所述第一沟槽为环状沟槽，且所述第一沟槽沿其深度方向呈倒梯形；在所述第一沟槽填充氧化物，以得到第一氧化层；刻蚀位于所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端，所述第二沟槽暴露出所述耦合氧化层以及浮栅尖端；在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器。本发明采用倒梯形的第一沟槽替代现有的垂直形的第一沟槽，以形成更好的浮栅尖端，增大在第一沟槽填充氧化物的填充窗口，从而避免了在第一沟槽中出现孔洞，减小对后续制程的不利影响，，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成第二沟槽的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。

附图说明

图1a为一种分栅快闪存储器的结构示意图；

图1b为分栅快闪存储器中出现孔洞缺陷的剖面示意图；

图1c为分栅快闪存储器中出现耦合氧化层横向凹陷的剖面示意图；

图2为本发明一实施例的分栅快闪存储器的形成方法的流程示意图；

图3a-3e为本发明一实施例的分栅快闪存储器的形成过程中各步骤的剖面示意图。

图1a-1c中：

10-半导体衬底；11-耦合氧化层；12-浮栅多晶硅层；13-氮化硅层；14-擦除栅；a-孔洞；b-横向凹陷；

图3a-3e中：

100-半导体衬底；110-耦合氧化层；120-浮栅多晶硅层；130-层间介质层；

210-第一沟槽；220-第二沟槽；

310-第一氧化层；320-第二氧化层；

400-擦除栅。

具体实施方式

图1a为一种分栅快闪存储器的结构示意图。如图1a所示，现有技术中一种典型的分栅快闪存储器的形成方法包括以下步骤：

步骤S11：提供一半导体衬底10，在所述半导体衬底10上依次形成耦合氧化层11、浮栅多晶硅层12和氮化硅层13；

步骤S12：采用浮栅光罩光刻、刻蚀所述氮化硅层13，刻蚀停止在部分深度的浮栅多晶硅层12中，以形成环形的第一沟槽，所述第一沟槽是垂直沟槽，即，所述第一沟槽的开口处形状与其槽底的形状，所述第一沟槽的开口处面积与其槽底的面积相同。

步骤S13：在所述第一沟槽中填充氧化物，所述氧化物通过沉积的方式填充所述第一沟槽，并对溢出所述第一沟槽的氧化物进行化学机械平坦化处理，以形成环形的第一氧化层；

步骤S14：刻蚀位于所述第一氧化层内侧的氮化硅层13和浮栅多晶硅层12，以形成第二沟槽，所述第二沟槽暴露出所述耦合氧化层11；

步骤S15：刻蚀所述第二沟槽侧壁上的第一氧化层，以形成浮栅尖端，所述浮栅尖端与第一氧化层之间形成包裹环状；

步骤S16：在所述浮栅尖端上形成第二氧化层，并在所述第二沟槽中形成擦除栅14(Erase Gate，EG)，以形成分栅快闪存储器。

发明人研究发现，如图1b所示，在步骤S13中，在第一沟槽中填充氧化物时，由于第一沟槽开口处的氧化物沉积速度较第一沟槽其他位置的氧化物沉积速度快，因此，在第一沟槽中很容易出现气泡状孔洞。影响的是后续制程，还有分栅快闪存储器的性能稳定性和制程稳定性。

发明人还发现，如图1c所示，为了形成更好的浮栅尖端，以提高浮栅的擦除效率，在对所述第一沟槽侧壁上的第一氧化层进行刻蚀时，在浮栅尖端下方的耦合氧化层中出现了横向凹陷的问题，该凹陷造成了分栅式闪存的数据保持能力较差。

基于上述研究，本发明提供一种分栅快闪存储器及其形成方法，在所述分栅快闪存储器的形成方法中，通过采用倒梯形的第一沟槽替代现有的垂直形的第一沟槽，以形成更好的浮栅尖端，增大在第一沟槽填充氧化物的填充窗口，从而避免了在第一沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成第二沟槽的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。

为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的一种分栅快闪存储器及其形成方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。

图2为本实施例的分栅快闪存储器的形成方法的流程示意图。如图2所示，本实施例提供了一种分栅快闪存储器的形成方法，包括以下步骤：

步骤S21：提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；

步骤S22：刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽，所述第一沟槽为环状沟槽，且所述第一沟槽沿其深度方向呈倒梯形；

步骤S23：在所述第一沟槽填充氧化物，以得到第一氧化层；

步骤S24：刻蚀位于所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端，所述第二沟槽暴露出所述耦合氧化层以及浮栅尖端；

步骤S25：在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器。

下面结合图2-3e对本实施例所公开的一种分栅快闪存储器的形成方法进行更详细的介绍。

图3a为本实施例所提供的半导体衬底的结构示意图。如图3a所示，首先执行步骤S21，提供一半导体衬底100，在所述半导体衬底100上依次形成有耦合氧化层110、浮栅多晶硅层120和层间介质层130。

具体的，首先，提供一半导体衬底100，所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。接着，在所述半导体衬底100上采用低压化学气相沉积、原子层沉积、热氧化或分子束外延等方法在所述半导体衬底100的表面上形成耦合氧化层110，并采用化学气相沉积或者原子层沉积等工艺在所述耦合氧化层110上形成浮栅多晶硅层120，所述耦合氧化层110的材料包括但不限于二氧化硅，优选的为二氧化硅，有利于增加层与层之间的界面粘附性，所述耦合氧化层110用于隔离所述半导体衬底100和浮栅多晶硅层120，其厚度可以根据具体的工艺需求进行变换，所述浮栅多晶硅层120用于形成浮栅(FG)，能够俘获或失去电子，从而能够使最终形成的快闪存储器具有存储以及擦除的功能，其厚度可以根据工艺需求而定。接着，采用化学气相沉积工艺或物理气相沉积工艺等在所述浮栅多晶硅层120上依次沉积栅介质层(图中未示出)、控制栅层(图中未示出)以及层间介质层130。所述层间介质层130的材料可以为光刻胶、氧化硅、氮化硅、氮氧化硅、低k介质、超低k介质中的一种或几种组合，本实施例优选为氮化硅，该材料利于制造，成本相对较低。所述栅介质层例如是氧化硅-氮化硅-氧化硅叠层，所述控制栅层的材料例如是多晶硅。

图3b为本实施例形成第一沟槽后的结构示意图。如图3b所示，接着执行步骤S22，刻蚀所述层间介质层130，并刻蚀停止在部分深度的所述浮栅多晶硅层120中，以形成第一沟槽210，所述第一沟槽210为环状沟槽，且所述第一沟槽210沿其深度方向呈倒梯形。所述倒梯形即为上大下小的形状，该结构在后续工艺中可以形成更好的浮栅尖端，还增大了在第一沟槽210中填充氧化物的填充窗口，也就是说，由于第一沟槽210的开口较大，使得后续在第一沟槽210中填充氧化物时，氧化物在第一沟槽210的开口处的较慢的被填充满，避免了在所述第一沟槽210中出现气泡状孔洞，减小对后续制程的不利影响，其还有利于分栅快闪存储器的性能稳定性和制程稳定性。其中，所述第一沟槽210的槽底与其侧壁之间的夹角例如是钝角，优选的，所述第一沟槽210的槽底与其侧壁之间的夹角范围为95°～100°。

具体的，首先，可以在所述层间介质层130上涂覆第一光刻胶层，并采用浮栅光罩(FG mask)进行曝光、显影等处理以在所述层间介质层130上形成图形化的第一光刻胶层(图中未示出)，图形化的第一光刻胶形成有第一开口，所述第一开口用于形成所述第一沟槽210。接着，以所述图形化的第一光刻胶层为掩模，在所述第一开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层130、控制栅层以及栅介质层，所述刻蚀可以是一步可以是一步刻蚀，也可以是多步刻蚀，刻蚀最终停止在部分深度的浮栅多晶硅层120中。所述刻蚀例如是两步刻蚀，详细的，第一步刻蚀，以所述图形化的第一光刻胶层为掩模，通过干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层130、控制栅层以及栅介质层，并暴露出所述浮栅多晶硅层120，以形成部分深度的所述第一沟槽210，此时，部分深度的所述第一沟槽210在开口处的尺寸(即面积)较其槽底的尺寸大；第二步刻蚀，以所述层间介质层130为掩模，通过干法刻蚀工艺刻蚀部分深度的所述浮栅多晶硅层120，并刻蚀停止在所述浮栅多晶硅层120中，以形成完整的所述第一沟槽210，此时的所述第一沟槽210的槽底的浮栅多晶硅层120的表面可以为圆滑的弧面，可以使得后续形成的浮栅尖端的高度变高，以形成更好角度的尖端，进而提高器件性能。接着，可以对所述第一沟槽210进行沉积前清洗，以防止所述第一沟槽210中残留的刻蚀副产物影响后续填充氧化物的效果。

图3c为本实施例形成第一氧化层后的结构示意图。如图3c所示，接着执行步骤S23，在所述第一沟槽210填充氧化物，以得到第一氧化层310。

具体的，首先，通过沉积的方式在所述第一沟槽210中填充氧化物，直至氧化物填充满所述第一沟槽210。接着，通过化学机械平坦化处理所述第一沟槽210的氧化物的顶面，以得到第一沟槽210的第一氧化层310。此时，在第一沟槽210中没有出现气泡状孔洞。

图3d为本实施例形成第二沟槽后的结构示意图。如图3d所示，接着执行步骤S24，刻蚀位于所述第一氧化层310内侧的层间介质层130和浮栅多晶硅层120，以形成第二沟槽220和浮栅尖端121，所述第二沟槽220暴露出所述耦合氧化层110以及浮栅尖端121。

具体的，首先，可以在所述层间介质层130的表面上涂覆第二光刻胶层，在所述层间介质层130的表面上形成图形化的第二光刻胶层(图中未示出)，图形化的第二光刻胶形成第二开口，所述第二开口位于第一开口的内侧，即，所述第二开口位于第一氧化层310的内侧，其用于形成第二沟槽220。接着，以所述图形化的第二光刻胶层为掩模，在所述第二开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层130、控制栅层以及栅介质层，并暴露出所述浮栅多晶硅层120，以形成部分深度的所述第二沟槽220。由于第一沟槽210呈上大下小的倒梯形，而暴露出所述浮栅多晶硅层120的部分深度的所述第二沟槽220的沿深度方向呈上小下大的梯形，即，暴露出的所述浮栅多晶硅层120的面积较第二沟槽220开口处的面积大。接着，以所述图形化的第二光刻胶层为掩模，在所述第二开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述浮栅多晶硅层120，并刻蚀停止在所述耦合氧化层110上，以形成完整的所述第二沟槽220，此时，第二沟槽220中暴露出的耦合氧化层110的形状与所述第二沟槽220开口处的形状相同，第二沟槽220中暴露出的耦合氧化层110的面积与所述第二沟槽220开口处的面积相同，而由于所述浮栅多晶硅层120的面积大于暴露出的耦合氧化层110的面积，使得浮栅尖端121在这个过程中已形成，此时，所述浮栅尖端121与第一氧化层310已形成包裹环状。本步骤节省了专门形成浮栅尖端的步骤，简化了工艺步骤，节省了生产成本，提高了生产效率，同时，由于没有了专门的形成浮栅尖端的步骤，即，没有了对所述第二沟槽侧壁上的第一氧化层刻蚀工艺，在浮栅尖端下方的耦合氧化层在横向就不会出现凹陷的问题，避免了其对分栅式闪存的数据保持能力的影响。

图3e为本实施例的分栅快闪存储器的结构示意图。如图3e所示，接着执行步骤S25，在所述第二沟槽220中形成擦除栅400，以形成分栅快闪存储器。

具体的，首先，如图3e所示，对所述第二沟槽220中的半导体衬底通过离子注入的方法形成源线(图中未示出)。接着，在所述第二沟槽220中形成第二氧化层320，所述第二氧化层包裹暴露出的所述浮栅尖端121，以隔离所述浮栅多晶硅层120与后续形成的擦除栅400。接着，可以采用化学气相沉积工艺，在所述第二沟槽220中沉积多晶硅，直至填满所述第二沟槽220，并通过化学机械平坦化工艺所述多晶硅的顶面，由此在所述第二沟槽220中形成擦除栅400。需要了解的是，在分栅快闪存储器中，所述擦除栅400位于相邻设置的字线栅极之间。接着，刻蚀位于所述第一氧化层310外侧的层间介质层130、控制栅层、栅介质层及浮栅多晶硅层120，并刻蚀停止在所述耦合氧化层110上，以形成分栅快闪存储器。

请继续参阅图3e，本发明还提供一种分栅快闪存储器，由上述分栅快闪存储器的形成方法形成。所述分栅快闪存储器包括：半导体衬底100，依次形成于所述半导体衬底上的耦合氧化层110、浮栅多晶硅层120和层间介质层130，所述层间介质层130、浮栅多晶硅层120和耦合氧化层110中形成有第一沟槽和第二沟槽，所述第一沟槽为环形沟槽，且所述第一沟槽位于所述第二沟槽的外侧，在所述第一沟槽中形成有第一氧化层310，在所述第二沟槽中形成有擦除栅400，此时，所述第一氧化层310包裹所述擦除栅400，其中，所述第一氧化层310沿深度方向为倒梯形结构，所述擦除栅400沿深度方向为梯形结构，所述浮栅多晶硅层120面向所述擦除栅400之处具有浮栅尖端121，所述浮栅尖端121与擦除栅400之间还包括第二氧化层320，所述第二氧化层320包裹所述浮栅尖端121，其用于隔离所述浮栅尖端121与擦除栅400。

综上，本发明提供一种分栅快闪存储器及其形成方法，所述分栅快闪存储器的形成方法包括：提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽，所述第一沟槽为环状沟槽，且所述第一沟槽沿其深度方向呈倒梯形；在所述第一沟槽填充氧化物，以得到第一氧化层；刻蚀位于所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端，所述第二沟槽暴露出所述耦合氧化层以及浮栅尖端；在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器。本发明采用倒梯形的第一沟槽替代现有的垂直形的第一沟槽，以形成更好的浮栅尖端，增大在第一沟槽填充氧化物的填充窗口，从而避免了在第一沟槽中出现孔洞，减小对后续制程的不利影响，还有利于分栅快闪存储器的性能稳定性和制程稳定性。同时，该结构在形成第二沟槽的同时形成了浮栅尖端，减少了专门形成浮栅尖端的步骤，避免了在浮栅尖端下方的耦合氧化层在横向出现凹陷的问题，从而避免了其对分栅式闪存的数据保持能力的影响，同时还提高了生产效率，降低了生产成本。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种分栅快闪存储器的形成方法，其特征在于，包括以下步骤：

提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；

刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽，所述第一沟槽为环状沟槽，且所述第一沟槽沿其深度方向呈倒梯形；

在所述第一沟槽中填充氧化物，以得到第一氧化层；

刻蚀位于所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端，所述第二沟槽暴露出所述耦合氧化层以及浮栅尖端；以及

在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器。

2.如权利要求1所述的形成方法，其特征在于，所述第一沟槽的槽底与其侧壁之间的夹角为钝角。

3.如权利要求2所述的形成方法，其特征在于，所述第一沟槽的槽底与其侧壁之间的夹角范围在95°～100°之间。

4.如权利要求1-3中任一项所述的形成方法，其特征在于，刻蚀所述层间介质层，并刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成第一沟槽包括以下步骤：

在所述层间介质层上形成图形化的第一光刻胶层，图形化的第一光刻胶形成有第一开口，所述第一开口用于形成所述第一沟槽；

以所述图形化的第一光刻胶层为掩模，在所述第一开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层，并暴露出所述浮栅多晶硅层；以及

以所述层间介质层为掩模，在所述第一开口处下方通过干法刻蚀工艺或湿法刻蚀工艺刻蚀部分深度的所述浮栅多晶硅层，并刻蚀停止在所述浮栅多晶硅层中，以形成第一沟槽。

5.如权利要求4所述的形成方法，其特征在于，刻蚀所述第一氧化层内侧的层间介质层和浮栅多晶硅层，以形成第二沟槽和浮栅尖端包括：

在所述层间介质层上形成图形化的第二光刻胶层，图形化的第二光刻胶形成有第二开口，所述第二开口位于第一开口的内侧；

以所述图形化的第二光刻胶层为掩模，在所述第二开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层，并暴露出所述浮栅多晶硅层；以及

以所述图形化的第二光刻胶层为掩模，在所述第二开口处采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述浮栅多晶硅层，并刻蚀停止在所述耦合氧化层上，以形成第二沟槽以及浮栅尖端，所述浮栅尖端与第一氧化层形成包裹环状。

6.如权利要求5所述的形成方法，其特征在于，暴露出的所述浮栅多晶硅层的面积比所述第二沟槽开口处的面积大。

7.如权利要求5所述的形成方法，其特征在于，所述第二沟槽中暴露出的耦合氧化层的面积与所述第二沟槽开口处的面积相同。

8.如权利要求1-3中任一项所述的形成方法，其特征在于，在所述第一沟槽中填充氧化物，以得到第一氧化层包括：

通过沉积的方式在所述第一沟槽中填充氧化物，直至氧化物填充满所述第一沟槽；以及

通过化学机械平坦化处理所述第一沟槽的氧化物的顶面，以得到第一氧化层。

9.如权利要求1-3中任一项所述的形成方法，其特征在于，在所述第二沟槽中形成擦除栅，以形成分栅快闪存储器包括：

对所述第二沟槽中的半导体衬底通过离子注入的方法形成源线；

在所述第二沟槽中形成第二氧化层，所述第二氧化层包裹暴露出的所述浮栅尖端；

采用化学气相沉积工艺，在所述第二沟槽中沉积多晶硅，直至填满所述第二沟槽，并通过化学机械平坦化工艺处理所述多晶硅的顶面；

刻蚀位于所述第一氧化层外侧的层间介质层及浮栅多晶硅层，并刻蚀停止在所述耦合氧化层上，以形成分栅快闪存储器。

10.一种分栅快闪存储器，其特征在于，包括半导体衬底，依次形成于所述半导体衬底上的耦合氧化层、浮栅多晶硅层和层间介质层，所述层间介质层、浮栅多晶硅层和耦合氧化层中形成有第一沟槽和第二沟槽，所述第一沟槽为环形沟槽，且所述第一沟槽位于所述第二沟槽的外侧，在所述第一沟槽中形成有第一氧化层，在所述第二沟槽中形成有擦除栅，其中，所述第一氧化层沿深度方向为倒梯形结构。

11.如权利要求10所述的分栅快闪存储器，其特征在于，所述第一沟槽的槽底与其侧壁之间的夹角为钝角。

12.如权利要求11所述的分栅快闪存储器，其特征在于，所述第一沟槽的槽底与其侧壁之间的夹角范围为95°～100°。

13.如权利要求12所述的分栅快闪存储器，其特征在于，所述浮栅多晶硅层面向所述擦除栅之处具有浮栅尖端，所述浮栅尖端与擦除栅之间还包括第二氧化层，所述第二氧化层包裹所述浮栅尖端，其用于隔离所述浮栅尖端与擦除栅。