CN101432852B - 非易失性存储器件 - Google Patents
非易失性存储器件 Download PDFInfo
- Publication number
- CN101432852B CN101432852B CN200780015051XA CN200780015051A CN101432852B CN 101432852 B CN101432852 B CN 101432852B CN 200780015051X A CN200780015051X A CN 200780015051XA CN 200780015051 A CN200780015051 A CN 200780015051A CN 101432852 B CN101432852 B CN 101432852B
- Authority
- CN
- China
- Prior art keywords
- fin body
- layer
- fin
- finfet
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 238000000407 epitaxy Methods 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 116
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 10
- 230000012010 growth Effects 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910008310 Si—Ge Inorganic materials 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229940024548 aluminum oxide Drugs 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- -1 hafnium silicate nitride Chemical class 0.000 description 1
- VCFZGYGRRNTEGX-UHFFFAOYSA-N hafnium(iv) silicate Chemical compound [Hf+4].[O-][Si]([O-])([O-])[O-] VCFZGYGRRNTEGX-UHFFFAOYSA-N 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- 229940043774 zirconium oxide Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体衬底上的基于finFET的非易失性存储器件，所述存储器件包括源极区和漏极区、翅片本体、电荷捕获堆叠和栅极。翅片本体作为连接而在源极区和漏极区之间延伸。电荷捕获堆叠覆盖翅片本体的至少一部分，栅极覆盖翅片本体的位置处的电荷捕获堆叠。对于翅片本体的周边的至少3/4的区域，翅片本体具有无拐角形状，其缺少独特的晶面以及这些晶面之间的过渡带。
Description
技术领域
本发明涉及用于非易失性存储应用的器件。本发明还涉及这种器件的制造方法。而且，本发明涉及包括用于非易失性存储应用的这种器件的存储器阵列，还涉及包括用于非易失性存储应用的这种器件的半导体设备。
背景技术
认为诸如SONOS(二氧化硅-氮化硅-二氧化硅-硅)和SHINOS(硅-高K-氮化硅-二氧化硅-硅)之类的电荷捕获非易失性存储器件(NVM器件)是适用于实现45纳米结点或更小的CMOS时代器件中的闪存器件。SONOS和SHINOS存储器件表现出相对减小的编程和擦除电压。而且，在嵌入式的NVM器件中，这些器件相对易于与CMOS逻辑集成。
由于短沟道效应，平面NVM器件(典型地，基于MOSFET器件)在超过45纳米的节点时几乎不可能缩放。如本技术领域已知，能够通过应用finFET结构获得改善的器件特性。
在finFET中，在绝缘层的顶部上，在源极区和漏极区之间产生(相对窄的)硅引线(翅片)以作为沟道。然后，产生横跨翅片(fin)的线形控制栅极。通过薄栅极氧化膜与翅片分离，控制栅极包围(在截面中)翅片的侧壁和顶部，这通过翅片沟道上的栅极允许相对大的场效应。
基于finFET的NVM器件包括诸如ONO(氧化硅-氮化硅-氧化硅)层堆叠之类的电荷捕获堆叠或具有高K材料的电荷捕获层堆叠、氮化硅层和二氧化硅层。在这种电荷捕获堆叠中，将氮化硅层设置为用于可控地保持电荷。
典型地，电荷捕获堆叠能够覆盖硅翅片的侧壁和顶部。
SONOS非易失性存储器和(通常)基于电荷捕获堆叠的非易失性存储器的质量对与沟道区相邻的底部氧化物层的厚度是敏感的。底部氧化物通常是生长(grown)的氧化物，该氧化物具有优于通过沉积形成的氧化层的质量。典型地，生长的氧化物具有较低的缺陷密度，例如，针孔。
然而，氧化物厚度的小的变化显著地影响电子通过底部氧化物的隧穿。已知各种隧穿机制的隧穿电流(例如，直接隧穿、Fowler-Nordheim、改进的Fowler-Nordheim)表现出对底部氧化物的厚度的指数依赖关系。底部氧化物中的小的变化导致注入到氮化物层的电荷的显著变化，因此导致阈值电压(用于编程或擦除)的变化。
由于能够将电荷局限于氮化物层中，非易失性存储单元中底部氧化物厚度的变化能够导致被捕获电荷的局部变化和阈值电压的局部变化。当沟道区上的底部氧化物厚度不一致时，可能导致具有较高阈值电压的部分编程单元区域和具有较低阈值电压的剩余的(未编程)单元区域。
清楚可知，这对finFET SONOS存储器件的特性具有不希望的影响，其中在形成翅片后生长底部氧化物，并且翅片具有大量的具有边缘(过渡带)的晶面，这些晶面具有不同的晶体取向。这导致具有局部不同阈值电压的编程的沟道区；这可以使编程的非易失性存储器件的亚阈值特性变差，并且使得(电)编程窗口经受显著的变化。
发明内容
本发明的一个目的是提供一种finFET非易失性存储器件，其中减少了电学特性的变化。
通过权利要求1限定的基于finFET的非易失性存储器件实现该目的。
有益地，作为翅片的形状(无拐角形状)的结果，实质上，翅片上不存在独特的晶体表面层。基本上，作为合适的几何形状的结果，晶面之间不会出现诸如边缘或过渡带之类的非连续结构。因此，由于不存在这些过渡带，可以消除对晶体取向上的底部氧化物的生长速度的任何依赖。因此，翅片表面上底部氧化物的生长速度大体上是一致的。结果，底部氧化物可以展现其厚度的较小变化(如果有的话)，因而电荷捕获堆叠可以具有更加一致的隧穿特性。
本发明的一个方面中，将翅片本体设置在二氧化硅层上，使与翅片本体相邻的二氧化硅层的表面凹陷至凹陷深度。因此，通过使与翅片相邻的表面凹陷，能够实现电荷捕获层对翅片本体更完全的覆盖。
本发明的另一方面中，凹陷深度等于或大于电荷捕获层和顶部绝缘体层的厚度。有益地，改善了非易失性存储器件的编程能力，这是由于栅极能够完全地覆盖翅片本体周边的电荷捕获堆叠。
本发明还涉及权利要求7限定的finFET非易失性存储器件的制造方法。
本发明的一个方面中，翅片本体的成形包括在大约850℃和大约1000℃之间的高温下的氢气环境中退火。退火处理有益地实现表面的重构，产生翅片本体的无拐角形状。翅片的重构的(适应的)形状缺少独特的晶面以及这些晶面之间的过渡带。
本发明的另一方面中，所述方法提供刻蚀，所述刻蚀延伸到翅片本体下绝缘层完全被去除的高度。有益地，获得自由悬挂的翅片本体，所述翅片本体能够由提供最大覆盖的电荷捕获堆叠材料完全地封装。在该实施例中，电荷捕获堆叠能够完全被控制栅极封装，因此，能够获得控制栅极和电荷捕获堆叠之间的大体上的最大耦合。
因此，提供一种finFET非易失性存储器件，其中翅片本体是独立的。
有益地，该实施例通过电荷捕获堆叠提供沟道区的最大覆盖。
而且，该实施例允许产生电荷捕获堆叠和栅极之间的最大耦合，这是由于栅极围绕该电荷捕获堆叠。
本发明还涉及包括至少一个上述的翅片的非易失性存储器件的存储器阵列。
而且，本发明涉及包括至少一个上述的翅片的非易失性存储器件的半导体设备。
附图说明
现在参照附图，仅通过实例描述本发明的实施例，其中相应的附图标记表示相应的部分，其中：
图1示出了基于finFET的非易失性存储器件的透视布局；
图2示出了现有技术中图1的基于finFET的非易失性存储器件的栅极部分的截面图；在图2中，栅极5不是沿方向A-A’中的连续线，这将是存储器(字线)的情况。这也是图1、5、6、7的情况；
图3示出了在第一制造步骤之后，本发明的基于finFET的非易失性存储器件的栅极部分的截面图；
图4示出了在下一制造步骤之后，图3的基于finFET的非易失性存储器件的截面图；
图5示出了在又一制造步骤之后，图4的基于finFET的非易失性存储器件的截面图；
图6示出了在改进实施例中图5的基于finFET的非易失性存储器件的截面图；
图7示出了基于finFET的非易失性存储器件的第二实施例的截面图；
图8示出了第二实施例的基于finFET的非易失性存储器件的第二截面图；
图9示出了第二实施例的基于finFET的非易失性存储器件的第三截面图；
图10示出了基于finFET的非易失性存储器件的第三实施例的截面图；
图11示出了第三实施例的基于finFET的非易失性存储器件的第二截面图；
图12示出了第三实施例的基于finFET的非易失性存储器件的第三截面图；
图13a、13b、13c示出了在第一制造步骤之后，第三实施例的基于finFET的非易失性存储器件；
图14a、14b、14c示出了下一制造步骤之后，第三实施例的基于finFET的非易失性存储器件；
图15a、15b、15c示出了在后续的制造步骤之后，第三实施例的基于finFET的非易失性存储器件；
图16a、16b、16c示出了在另一制造步骤之后，第三实施例的基于finFET的非易失性存储器件；
图17a、17b、17c示出了在再一制造步骤之后，第三实施例的基于finFET的非易失性存储器件；
图18a、18b、18c分别示出了在又一工艺步骤之后，第三实施例的基于finFET的非易失性存储器件的第一、第二和第三截面图。
具体实施方式
图1示出了基于finFET的非易失性存储器件的实施例的透视布局。
finFET结构F位于绝缘层2上的单晶硅层1中，例如是二氧化硅层或SOI(SOI：绝缘体上的硅)晶片的BOX(掩埋氧化物)层。
finFET结构F包括源极和漏极区3、S、D和(相对窄的)线或翅片4，所述线或翅片位于源极和漏极区之间并且连接源极和漏极区。源极、漏极和翅片区3、S、D、4由硅半导体材料制成。翅片区4具有包括侧壁部分和顶部部分的大体上为矩形的截面。
栅极5位于源极和漏极区3之间的绝缘层2上，并且沿Y方向在翅片4上延伸，所述Y方向大体上与翅片4的长度方向X垂直。栅极5通过作为存储元件的电荷捕获堆叠(未示出)与翅片4分离。
栅极5通过沉积工艺产生，其中通过光刻来限定合适的掩模。
栅极材料可以是诸如掺杂的多晶硅或金属之类的任何合适的材料。
第一截面由线A-A限定，所述线A-A与翅片4的线性方向X(与第一方向垂直)垂直，并且横跨栅极5下的电荷捕获堆叠区域。第二截面由线B-B限定，所述线B-B与翅片4的线性方向X垂直，并且横跨一个源极/漏极区S的区域。
第三截面由线C-C限定，所述线C-C与翅片4的线性方向X平行，并且横跨一个源极/漏极区S、翅片4和另一源极/漏极区D的区域而延伸。
典型地，栅极5之下的翅片4的长度在30至50纳米之间，翅片4的宽度典型地等于或小于其长度。
在该实例中，栅极5示为薄层线形对象，但是栅极5可以是板形，这依赖于其高度(方向Z)与翅片4的高度之比。栅极不是沿线A-A的方向上的连续线。该栅极只能与单个翅片4一同工作。
图2示出了现有技术中图1的基于finFET的非易失性存储器件的栅极部分的在栅极位置处的截面图；
翅片4由电荷捕获堆叠覆盖，所述电荷捕获堆叠包括底部氧化层6、电荷保持氮化硅层7和顶部绝缘层8。
电荷捕获堆叠6、7、8由栅极层5覆盖。
典型地，第一或底部氧化层6通过氧化工艺在翅片4的表面上生长。氮化硅层7和顶部绝缘层在后续步骤中沉积。
翅片4包括具有相对尖锐的边缘和拐角的大体上为矩形的截面。典型地，对于硅翅片，顶部表面是具有{100}方向的晶面和具有{110}方向的侧壁表面，而翅片的拐角(作为沿翅片4的纵向方向的边缘而延伸)基本上未被限定为两个相邻的晶面之间的转变。
由于底部氧化层6的生长速率依赖于翅片的硅表面的晶体取向，当底部氧化物层在翅片上生长时，将在顶部和侧壁表面生长出不同的氧化物厚度，因此，在翅片4的拐角上将出现底部氧化物层6的厚度的变化。
如上所述，底部氧化层的厚度的变化将导致隧穿概率的局部变化以及注入氮化物层的电荷的局部变化，由此导致阈值电压(用于编程或擦除)的变化。
图3示出了在第一制造步骤之后，根据本发明的基于finFET的非易失性存储器件的栅极部分的截面图。
在SOI(绝缘体上的半导体)上产生翅片4。以与现有技术相似的方式，在SOI晶片的掩埋氧化物2上形成大致为矩形的翅片4。
矩形翅片4的高度可以在大约50到大约100nm之间。矩形翅片4的宽度在大约10nm到30nm之间。
应当注意到，由于过度刻蚀，掩埋氧化物2可能相对于翅片4凹陷(凹陷深度由箭头d指示)。
图4示出了在下一制造步骤之后，图3的基于finFET的非易失性存储器件的截面图；
为了克服底部氧化物厚度变化带来的不良影响，本发明提供了一种无拐角形状的翅片本体9，即，以某种方式对形状进行适配，使得至少在翅片本体9处，事实上不存在独特的晶面(表现为表面层)和它们之间的过渡带。
由于表面的重构，翅片的适配形状缺乏独特的晶面和在这些晶面之间的过渡带。
基本上，这种适配的形状具有圆形的几何形状，其中不会出现诸如晶面之间的边缘和拐角的不连续。
在垂直于翅片4的线性方向X的截面中，圆形翅片本体9可具有大体上为圆形或椭圆形的形状。
能够通过在高温(大约850-1000℃)氢气环境中执行退火步骤，从而将块形或矩形翅片4的表面重构为适配的翅片本体9(即去掉翅片4的拐角和边缘以形成圆形翅片本体9)。例如，所述氢气环境可以为100％的氢气，或者可以是氢气与诸如氮气或氩气的惰性气体的混合物。可以使用处于5到500托(667-66700Pa)之间的压强。退火时间可以处于10到600s之间。
在退火处理期间，矩形翅片4的硅原子重新分布，以形成翅片本体9的圆形形状。
实际中，无拐角形状对于翅片本体周边的至少大约2/3而延伸，这依赖于矩形翅片4的尺寸。(对于具有正方形截面的翅片4，无拐角形状对于该周边的大约3/4而延伸)。
应当注意到，可以不使用掩模而执行退火步骤，这样也会使源极和漏极区变圆。由于源极/漏极区具有大致与翅片的高度相等或可比拟的厚度，源极/漏极区的圆形的半径将与翅片类似。然而，由于源极/漏极区具有比翅片更大的水平宽度，源极和漏极区的主要区域保持平坦。这种圆形化无论如何不会对向这些源极/漏极区提供接触点造成任何影响。
图5示出了在又一制造步骤之后，根据本发明的基于finFET的非易失性存储器件10的截面图。
在下一步骤中，在翅片本体9上生长底部氧化物6。由于缺乏诸如边缘和拐角的不连续区域，已经去除了底部氧化物6的生长速度作为翅片本体9的晶体取向的函数的依赖。因此，底部氧化物6的生长速度在翅片本体9的表面上是大体一致的。结果，底部氧化物表现出其厚度的较小变化(如果有的话)。
接下来，在圆形翅片本体9上沉积电荷保持层7(典型地为氮化硅)和顶部绝缘层8。
顶部绝缘层8可以是二氧化硅层或高K材料层。
因此，电荷捕获堆叠6、7、8包括底部氧化物层6、电荷保持氮化硅层7和顶部绝缘层8，顶部绝缘层为二氧化硅层和高K材料层中至少一项。
高K材料可以包括二氧化铪(Hafnium-oxide)HfO2、铪硅酸盐(Hafnium-silicate)HfxSi1-xO2(0≤x≤1)、铪硅酸盐氮化物(Hafnium-silicate-nitride)HfSiON、氧化铝(Aluminum-oxide)Al2O3或二氧化锆(Zirconium-oxide)ZrO2材料。
而且，氮化硅层可以被高K捕获材料(例如硅纳米晶体层或合适的高K材料层)代替。
可选地，除了底部氧化物，可以使用不同的底部绝缘层，例如，类似HfxSi1-xO2的具有高硅成分的沉积层。
第一或底部氧化物6具有大约2nm的厚度。氮化硅层7具有大约6nm的厚度，并且第二或顶部绝缘层8具有大约8nm的厚度。因此，栅极5形成在电荷捕获堆叠6、7、8的顶部上。栅极5典型地包括多晶硅层，并且典型地设置为包围电荷捕获堆叠6、7、8。
栅极的宽度(沿方向X)大约等于沟道长度。栅极层5的厚度在大约10到大约100nm之间。
图6示出了在改进的实施例中本发明的基于finFET的非易失性存储器件的截面图。
应当注意到，在图5中示出的基于finFET的非易失性存储器件10可以表现出次优的编程能力，这是由于栅极5不足以充分覆盖掩埋氧化物层2的表面附近的电荷捕获堆叠6、7、8。在掩埋氧化物层2的表面附近的这个位置的编程可能受到边缘(fringing)电场的影响，这可以导致局部的相对较低的阈值电压。结果，在这个位置可能出现泄漏。
为了克服这种泄漏，修改基于finFET的非易失性存储器件10，使得通过在矩形翅片4的形成期间延续过度刻蚀而延长凹陷深度d。
可替代地，在矩形翅片4形成之后，可以执行额外的干法刻蚀工艺来刻蚀掩埋氧化物2，以延长凹陷深度d。
如本领域的技术人员所理解的那样，取决于刻蚀工艺的各向异性和/或选择性，过度刻蚀可能会受到限制。
通过将凹陷深度d延长到大致为氮化硅层7的厚度和顶部氧化层8的高度或更大(比如大约12nm或更大)，栅极5可以更完全地包围圆形的翅片本体9和电荷捕获堆叠6、7、8。有益地，可以提高编程能力，这是由于栅极5完全覆盖了翅片本体9周围的电荷捕获堆叠6、7、8。
图7示出了根据本发明的基于finFET的非易失性存储器件的第二实施例的截面图。
在图7中，具有相同参考数字的实体代表与前面图中所示相同的实体。
图7的截面图是沿着与线A-A相同的线穿过基于finFET的存储器件的栅极部分。
在第二实施例中，基于finFET的存储器件设置在SOI衬底的单晶表面层上。
圆形翅片本体9是独立的。即，圆形翅片本体的周边不与绝缘层2直接接触。因此，圆形翅片本体9可以完全被电荷捕获堆叠6、7、8围绕。圆形翅片本体9的周边完全被电荷捕获堆叠6、7、8包围。电荷捕获堆叠6、7、8本身由栅极5包围。
应当注意到，可以通过很大程度上遵循参照第一实施例描述的方法，来获得图7中示出的自由悬挂的翅片。于是，当延长凹陷深度d时(见图6)，将刻蚀继续到某个深度，其中硅翅片下面的二氧化硅被完全去除，允许翅片自由悬挂。
可以通过将各向异性干法刻蚀的第一步骤与各向同性干法刻蚀的第二步骤相结合来获得延伸的刻蚀处理，其中所述第一步骤使邻近翅片的氧化物部分地凹陷，所述第二步骤去除翅片下面的氧化物。可替代地，第二步骤可以是湿法氧化物刻蚀处理(例如，通过HF溶液)。
为了避免从衬底释放自由悬挂Si翅片，可以使用与下文描述的根据第三实施例的基于finFET的非易失性存储器件相同的构造。
根据第一和第二实施例，基于finFET的非易失性存储器件形成在SOI晶片上，而在第三实施例中，基于finFET的存储器件形成在具有掩埋SiGe层的单晶硅衬底上。而且，根据第三实施例，翅片是如图7所示的自由悬挂的。下面将示出根据第三实施例的形成基于finFET的非易失性存储器件的方法。
图8示出了根据第二实施例的基于finFET的非易失性存储器件的第二截面图。
图8的截面图是沿着与线B-B相同的线穿过基于finFET的存储器件的源极/漏极区3、S、D。
源极/漏极区3、S、D形成在SOI衬底的单晶硅表面层中，所述区域是块形的，并且在栅极5的位置处比圆形翅片本体9的宽度相对更宽(W2>W)。
在源极/漏极区3、S、D之下，绝缘层2表现出凹陷部分2a。如参考图7所讨论的那样，凹陷部分2a由于延伸的刻蚀工艺的(局部)各向同性而产生。
图9示出了根据第二实施例的基于finFET的非易失性存储器件的第三截面图。
图9的截面图是沿与线C-C相同的线从一个源极/漏极区S延伸至另一源极/漏极区D。
圆形翅片本体9将源极/漏极区S、D彼此连接。在栅极5和电荷捕获堆叠6、7、8所在的区域外，圆形翅片本体9通过间隙区24与绝缘层2的表面分离。
图10示出了根据本发明的基于finFET的非易失性存储器件的第三实施例的截面图。
在图10中，具有相同的参考数字的实体代表与前面图中示出的相同的实体。
图10的截面是沿着与A-A相同的线穿过基于finFET的存储器件的栅极部分。
在第三实施例中，基于finFET的存储器件设置在半导体衬底20的单晶表面层上。
圆形翅片本体9是自由的。即，圆形翅片本体的周边不与衬底20直接接触。因此，圆形翅片本体9可以完全被电荷捕获堆叠6、7、8围绕。圆形翅片本体9的整个周边被电荷捕获堆叠6、7、8包围。电荷捕获层6、7、8本身由栅极5包围。
在栅极5和衬底20之间，存在第二电荷捕获堆叠6、7、8。在衬底20的硅表面层中，定义了块形沟道区21。
沟道区21设置在隔离区22之间。
圆形翅片本体和块形沟道区21具有大致相等的宽度W。
图11示出了根据第三实施例的基于finFET的非易失性存储器件的第二截面图。
图11的截面是沿着与线B-B相同的线穿过基于finFET的存储器件的源极/漏极区3、S、D。
在半导体衬底20的单晶硅表面层上，剩余外延SiGe(硅-锗)层23位于源极/漏极区3、S、D中，其中所述半导体衬底20是块形的，并且在栅极5和沟道捕获堆叠6、7、8(截面A-A)的位置处比沟道区21相对更宽(W2>W)。
外延SiGe层23可以具有大约为50nm的厚度。
源极/漏极区3位于剩余外延SiGe层23的顶部。源极/漏极区3相对于剩余外延SiGe层23和半导体衬底20的单晶硅表面层是外延的。
在截面B-B处，外延源极/漏极区3的宽度W2大体上大于在截面A-A处的圆形翅片本体4的宽度。
图12示出了根据第三实施例的基于finFET的非易失性存储器件的第三截面图。
图9的截面是沿着与线C-C相同的线从一个源极/漏极区S延伸到另一个源极/漏极区D。
圆形翅片本体9将源极/漏极区S、D彼此连接。在栅极5和电荷捕获堆叠6、7、8所在的区域外，圆形翅片本体9通过间隙区24与衬底20的表面层分离。
以下，更详细地示出了与这个第三实施例相关的制造工艺。
在剩余的图13a、13b、13c—17a、17b、17c中，所有由附图标记‘a’表示的图与第一截面A-A相关，所有由附图标记‘b’表示的图与第二截面B-B相关，所有由附图标记‘c’表示的图与第三截面C-C相关。
在第二实施例中，衬底20典型地是单晶硅晶片，其上沉积有外延Si-Ge层23。在SiGe层23的顶部形成由覆盖(capping)层26覆盖的外延Si层25。覆盖层26典型地是氮化硅层。
覆盖层26典型地可以具有大约20-30nm至大约100nm的厚度。
图13a、13b、13c示出了在第一制造步骤之后，根据第三实施例的基于finFET的非易失性存储器件。
提供掩模(未示出)以限定具有宽度W的翅片形结构。翅片形结构包括硅表面层21、外延SiGe层23、外延硅层25和覆盖层26。
接下来，通过刻蚀翅片形结构侧面的凹陷R产生翅片形结构。凹陷R延伸进入硅表面层21下的半导体衬底20中。
图14a、14b、14c示出了下一制造步骤之后，根据第三实施例的基于finFET的非易失性存储器件。
在这个工艺步骤中，在半导体衬底20上沉积二氧化硅，以作为场氧化物27填充凹陷R。接下来，执行化学-机械抛光(CMP)步骤，使二氧化硅与覆盖层26处于同一高度，该覆盖层26作为CMP步骤的阻挡层。
图15a、15b、15c示出了在后续的制造步骤之后，根据第三实施例的基于finFET的非易失性存储器件。
在这个制造步骤中，执行场氧化物27的内蚀(etch-back)。由内蚀去除的二氧化硅的数量使得刻蚀的场氧化物22的表面高度低于硅表面层21的高度。然后，通过选择性刻蚀去除覆盖层26。
接下来，通过高选择性刻蚀工艺去除外延Si-Ge层23。该刻蚀工艺可以是干法刻蚀工艺或湿法刻蚀工艺。
控制刻蚀处理以避免过度刻蚀。该刻蚀应当仅去除一定刻蚀距离之上的外延SiGe层，所述距离大体上等于较早前定义的翅片形结构的宽度W。通过这个工艺，外延Si层25之下的外延SiGe层23作为牺牲层，并且如图15a的截面A-A中所示地被完全去除。在这个阶段，该截面中的束形外延Si层25是独立的。束形外延Si层25通过间隙区24与硅表面层21分离。
设置对刻蚀处理的控制，以确保剩余的外延SiGe层23保留在源极/漏极区3、S、D中。
如图15b的截面B-B所示，在这个工艺步骤中，控制外延Si-Ge层23的刻蚀允许在源极/漏极区中剩余外延SiGe层23保留在外延Si层3之下，这是因为如上所述，在截面A-A的位置处，源极/漏极区的宽度W2比外延Si层25的宽度W大。
而且，如图15c的截面C-C所示，在源极/漏极区3中，剩余外延SiGe层23保留在外延Si层之下，这是因为如上所述，在截面A-A的位置处，源极/漏极区3的宽度比外延Si层25的宽度W大。
应当指出，典型地，用于去除SiGe的干法刻蚀工艺包括基于氟的化学过程。
图16a、16b、16c示出了在另一制造步骤之后，根据第三实施例的基于finFET的非易失性存储器件。
在这个制造步骤中，独立的束形外延Si层25通过高温(大约850-1000℃)氢气环境中的退火步骤而圆形化。在这个退火处理中，独立的束形外延Si层25的硅原子重新分布，以形成翅片本体9的圆形。原则上，图13b中的硅S/D区的边缘也被圆形化。
在提供圆形翅片本体9的退火步骤后，通过后续地生长第一或者底部氧化物而形成电荷捕获堆叠6、7、8，然后沉积氮化硅层7，并且最终沉积第二或顶部氧化物层8。
第一或底部氧化物层6是热生长的。通过各自的化学气相沉积处理来形成氮化硅层7和第二氧化物层8。
应当注意到，第二电荷捕获堆叠形成在圆形翅片本体之下的硅表面层21上。同样，在源极/漏极区3的位置处的外延Si层25的表面被电荷捕获堆叠6、7、8所覆盖。
同样，在电荷捕获堆叠6、7、8的形成期间，暴露的剩余外延SiGe层23的表面被电荷捕获堆叠6、7、8所覆盖。
图17a、17b、17c示出了在又一制造步骤之后，根据第三实施例的基于finFET的非易失性存储器件。
在这个制造步骤中，通过化学气相沉积(CVD)沉积多晶硅层5。
可以发现，化学气相沉积允许多晶硅层5的适形(conformal)生长。通过多晶硅的CVD，可以实现对诸如间隙区24的水平间隙的填充。
图18a、18b、18c分别示出了在又一后续工艺步骤之后，基于finFET的非易失性存储器件的第一、第二和第三截面图。
在栅极区配置掩模M1以覆盖这个位置处的多晶硅层5。然后，应用刻蚀处理以为多晶硅层5形成图形，使得栅极区中的多晶硅层5保持原封不动。在源极和漏极区3、S、D，通过刻蚀处理去除多晶硅层5。注意到在源极/漏极区，通过多晶硅刻蚀处理去除了ONO堆叠8。
还应注意到，在圆形翅片本体9和单晶硅表面层21之间的空间中，即，在掩模M1所限定的栅极区之外，从间隙区24去除多晶硅层5和电荷捕获堆叠6、7、8。
在刻蚀多晶硅层后，可以去除掩模M1(的剩余部分)。
第二和第三实施例提供了自由悬挂圆形翅片本体，其被具有实际上一致厚度的ONO堆叠6、7、8所覆盖；并提供了ONO堆叠与圆形翅片本体9的实际上的最佳耦合。
有益地，形成第二实施例的方法是具有完全被覆盖的翅片的相对简单的方法，比施加到牺牲SiGe层23的第三实施例的方法更简单。
作为对比，第三方法可以获得具有掩埋的SiGe层的有利衬底，该衬底比在第二实施例中使用的SOI衬底具有更低的成本。
而且，如本领域的技术人员所知的那样，对于第一、第二和第三实施例中的每一个，可以执行一些额外的工艺步骤。可以通过注入工艺改变源极/漏极区3的掺杂水平，从而调节这些区域的电学特性。在后端处理期间，可以沉积钝化层以覆盖finFET结构；通过某些金属化处理，可以创建到源极/漏极区3和栅极5的接触点，并且可以提供互连配线。
在不偏离本发明的真实精神的前提下，可以设计并实现本发明的其它实施例，这对于本领域的技术人员是显而易见的，本发明的范围仅由最终授予的所附的权利要求所限制。这些描述并不意欲限制本发明。
Claims (7)
1.一种基于finFET的非易失性存储器件，所述存储器件包括：
衬底，包括单晶硅晶片、所述单晶硅晶片上的外延SiGe层以及所述外延SiGe层上的外延Si层；
形成于所述外延Si层中的源极区和漏极区；
设置在所述外延Si层中的翅片本体，所述翅片本体在源极区和漏极区之间延伸，并且连接源极区和漏极区；
在衬底的Si表面层中定义的沟道区，所述沟道区位于翅片本体之下，使得翅片本体在所述沟道区上是独立的；
电荷捕获堆叠，被设置为覆盖翅片本体的至少一部分，并且包括与翅片本体相接触的氧化层，所述翅片本体具有完全无拐角的截面；以及
栅极，被设置为覆盖翅片本体的位置处的电荷捕获堆叠。
2.根据权利要求1所述的基于finFET的非易失性存储器件，其中翅片本体具有圆形的无拐角形状。
3.根据权利要求1所述的基于finFET的非易失性存储器件，其中翅片本体（9）具有圆形形状或椭圆形形状。
4.一种用于制造半导体衬底上的基于finFET的非易失性存储器件的方法，所述存储器件包括源极区和漏极区、在源极区和漏极区之间延伸并且连接源极区和漏极区的翅片本体、被设置为覆盖翅片本体的电荷捕获堆叠以及被设置为覆盖翅片本体的位置处的电荷捕获堆叠的栅极，所述方法包括：
在由翅片本体的下表面和下层衬底的上表面所限定的间隙上形成具有完全无拐角形状的翅片本体，所述衬底包括由单晶硅层覆盖的绝缘层，所述源极区和漏极区以及翅片本体被设置在所述单晶硅层中，与所述翅片本体相邻的绝缘层的表面凹陷到一凹陷深度；以及
进行刻蚀以提供等于或大于电荷捕获堆叠的电荷捕获层和顶部绝缘层的厚度的凹陷深度，所述刻蚀延伸到翅片本体之下的绝缘层被完全去除的深度，并且所述刻蚀通过将第一各向异性干法刻蚀与第二各向同性氧化物刻蚀相结合而实现，所述第一各向异性干法刻蚀用于使翅片本体 下的绝缘层部分地凹陷，所述第二各向同性氧化物刻蚀用于去除翅片本体下面的绝缘层。
5.根据权利要求4所述的制造基于finFET非易失性存储器件的方法，其中翅片本体的成形包括：以850℃到1000℃之间的高温在氢气环境中进行退火。
6.一种存储器阵列，包括至少一个根据权利要求1所述的基于finFET的非易失性存储器件。
7.一种半导体设备，包括至少一个根据权利要求1所述的基于finFET的非易失性存储器件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06113147.0 | 2006-04-26 | ||
| EP06113147 | 2006-04-26 | ||
| PCT/IB2007/051417 WO2007122567A1 (en) | 2006-04-26 | 2007-04-19 | Non-volatile memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101432852A CN101432852A (zh) | 2009-05-13 |
| CN101432852B true CN101432852B (zh) | 2013-01-02 |
Family
ID=38477047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200780015051XA Expired - Fee Related CN101432852B (zh) | 2006-04-26 | 2007-04-19 | 非易失性存储器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8159018B2 (zh) |
| EP (1) | EP2013900A1 (zh) |
| JP (1) | JP2009535800A (zh) |
| CN (1) | CN101432852B (zh) |
| TW (1) | TW200810109A (zh) |
| WO (1) | WO2007122567A1 (zh) |
Families Citing this family (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868100B1 (ko) * | 2007-03-05 | 2008-11-11 | 삼성전자주식회사 | 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자 |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US20110012090A1 (en) * | 2007-12-07 | 2011-01-20 | Agency For Science, Technology And Research | Silicon-germanium nanowire structure and a method of forming the same |
| JP2010093102A (ja) * | 2008-10-09 | 2010-04-22 | Tokyo Electron Ltd | メモリ装置 |
| CN101719501B (zh) * | 2009-12-01 | 2011-07-20 | 中国科学院上海微系统与信息技术研究所 | 混合晶向反型模式全包围栅cmos场效应晶体管 |
| CN101719500B (zh) * | 2009-12-01 | 2011-09-21 | 中国科学院上海微系统与信息技术研究所 | 混合材料反型模式全包围栅cmos场效应晶体管 |
| US8269209B2 (en) | 2009-12-18 | 2012-09-18 | Intel Corporation | Isolation for nanowire devices |
| CN101986435B (zh) * | 2010-06-25 | 2012-12-19 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构的制造方法 |
| US8614152B2 (en) | 2011-05-25 | 2013-12-24 | United Microelectronics Corp. | Gate structure and a method for forming the same |
| US8772860B2 (en) | 2011-05-26 | 2014-07-08 | United Microelectronics Corp. | FINFET transistor structure and method for making the same |
| US9184100B2 (en) | 2011-08-10 | 2015-11-10 | United Microelectronics Corp. | Semiconductor device having strained fin structure and method of making the same |
| US9105660B2 (en) | 2011-08-17 | 2015-08-11 | United Microelectronics Corp. | Fin-FET and method of forming the same |
| US8853013B2 (en) | 2011-08-19 | 2014-10-07 | United Microelectronics Corp. | Method for fabricating field effect transistor with fin structure |
| US8674433B2 (en) | 2011-08-24 | 2014-03-18 | United Microelectronics Corp. | Semiconductor process |
| US8691651B2 (en) | 2011-08-25 | 2014-04-08 | United Microelectronics Corp. | Method of forming non-planar FET |
| US8441072B2 (en) | 2011-09-02 | 2013-05-14 | United Microelectronics Corp. | Non-planar semiconductor structure and fabrication method thereof |
| JP5667017B2 (ja) * | 2011-09-03 | 2015-02-12 | 猛英 白土 | 半導体装置及びその製造方法 |
| US8497198B2 (en) | 2011-09-23 | 2013-07-30 | United Microelectronics Corp. | Semiconductor process |
| US8426277B2 (en) | 2011-09-23 | 2013-04-23 | United Microelectronics Corp. | Semiconductor process |
| US8722501B2 (en) | 2011-10-18 | 2014-05-13 | United Microelectronics Corp. | Method for manufacturing multi-gate transistor device |
| US8772149B2 (en) | 2011-10-19 | 2014-07-08 | International Business Machines Corporation | FinFET structure and method to adjust threshold voltage in a FinFET structure |
| US8575708B2 (en) | 2011-10-26 | 2013-11-05 | United Microelectronics Corp. | Structure of field effect transistor with fin structure |
| US8871575B2 (en) | 2011-10-31 | 2014-10-28 | United Microelectronics Corp. | Method of fabricating field effect transistor with fin structure |
| US8278184B1 (en) | 2011-11-02 | 2012-10-02 | United Microelectronics Corp. | Fabrication method of a non-planar transistor |
| US8426283B1 (en) | 2011-11-10 | 2013-04-23 | United Microelectronics Corp. | Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate |
| US8440511B1 (en) * | 2011-11-16 | 2013-05-14 | United Microelectronics Corp. | Method for manufacturing multi-gate transistor device |
| US8604548B2 (en) | 2011-11-23 | 2013-12-10 | United Microelectronics Corp. | Semiconductor device having ESD device |
| US8803247B2 (en) | 2011-12-15 | 2014-08-12 | United Microelectronics Corporation | Fin-type field effect transistor |
| US8698199B2 (en) | 2012-01-11 | 2014-04-15 | United Microelectronics Corp. | FinFET structure |
| US9698229B2 (en) | 2012-01-17 | 2017-07-04 | United Microelectronics Corp. | Semiconductor structure and process thereof |
| US8946031B2 (en) | 2012-01-18 | 2015-02-03 | United Microelectronics Corp. | Method for fabricating MOS device |
| US8664060B2 (en) | 2012-02-07 | 2014-03-04 | United Microelectronics Corp. | Semiconductor structure and method of fabricating the same |
| US8822284B2 (en) | 2012-02-09 | 2014-09-02 | United Microelectronics Corp. | Method for fabricating FinFETs and semiconductor structure fabricated using the method |
| US9159809B2 (en) | 2012-02-29 | 2015-10-13 | United Microelectronics Corp. | Multi-gate transistor device |
| US9006107B2 (en) | 2012-03-11 | 2015-04-14 | United Microelectronics Corp. | Patterned structure of semiconductor device and fabricating method thereof |
| US9159626B2 (en) | 2012-03-13 | 2015-10-13 | United Microelectronics Corp. | FinFET and fabricating method thereof |
| US8946078B2 (en) | 2012-03-22 | 2015-02-03 | United Microelectronics Corp. | Method of forming trench in semiconductor substrate |
| KR102220842B1 (ko) * | 2012-03-31 | 2021-03-02 | 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 | 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택 |
| US9559189B2 (en) | 2012-04-16 | 2017-01-31 | United Microelectronics Corp. | Non-planar FET |
| US9142649B2 (en) | 2012-04-23 | 2015-09-22 | United Microelectronics Corp. | Semiconductor structure with metal gate and method of fabricating the same |
| US8766319B2 (en) | 2012-04-26 | 2014-07-01 | United Microelectronics Corp. | Semiconductor device with ultra thin silicide layer |
| US8709910B2 (en) | 2012-04-30 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
| US8802535B2 (en) * | 2012-05-02 | 2014-08-12 | International Business Machines Corporation | Doped core trigate FET structure and method |
| US8691652B2 (en) | 2012-05-03 | 2014-04-08 | United Microelectronics Corp. | Semiconductor process |
| US8877623B2 (en) | 2012-05-14 | 2014-11-04 | United Microelectronics Corp. | Method of forming semiconductor device |
| US8470714B1 (en) | 2012-05-22 | 2013-06-25 | United Microelectronics Corp. | Method of forming fin structures in integrated circuits |
| US9012975B2 (en) | 2012-06-14 | 2015-04-21 | United Microelectronics Corp. | Field effect transistor and manufacturing method thereof |
| US8796695B2 (en) | 2012-06-22 | 2014-08-05 | United Microelectronics Corp. | Multi-gate field-effect transistor and process thereof |
| US8872280B2 (en) | 2012-07-31 | 2014-10-28 | United Microelectronics Corp. | Non-planar FET and manufacturing method thereof |
| CN103594512B (zh) | 2012-08-16 | 2017-09-05 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9318567B2 (en) | 2012-09-05 | 2016-04-19 | United Microelectronics Corp. | Fabrication method for semiconductor devices |
| US8580634B1 (en) | 2012-09-11 | 2013-11-12 | Globalfoundries Inc. | Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation |
| US8541274B1 (en) | 2012-09-11 | 2013-09-24 | Globalfoundries Inc. | Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed after source/drain formation |
| US9564367B2 (en) * | 2012-09-13 | 2017-02-07 | Globalfoundries Inc. | Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices |
| US9159831B2 (en) | 2012-10-29 | 2015-10-13 | United Microelectronics Corp. | Multigate field effect transistor and process thereof |
| US8728885B1 (en) | 2012-12-27 | 2014-05-20 | Globalfoundries Inc. | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure |
| US9536792B2 (en) | 2013-01-10 | 2017-01-03 | United Microelectronics Corp. | Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof |
| US9076870B2 (en) | 2013-02-21 | 2015-07-07 | United Microelectronics Corp. | Method for forming fin-shaped structure |
| US8841197B1 (en) | 2013-03-06 | 2014-09-23 | United Microelectronics Corp. | Method for forming fin-shaped structures |
| US8853019B1 (en) | 2013-03-13 | 2014-10-07 | Globalfoundries Inc. | Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process |
| US9196500B2 (en) | 2013-04-09 | 2015-11-24 | United Microelectronics Corp. | Method for manufacturing semiconductor structures |
| US9711368B2 (en) | 2013-04-15 | 2017-07-18 | United Microelectronics Corp. | Sidewall image transfer process |
| US8853015B1 (en) | 2013-04-16 | 2014-10-07 | United Microelectronics Corp. | Method of forming a FinFET structure |
| US8709901B1 (en) | 2013-04-17 | 2014-04-29 | United Microelectronics Corp. | Method of forming an isolation structure |
| US9147747B2 (en) | 2013-05-02 | 2015-09-29 | United Microelectronics Corp. | Semiconductor structure with hard mask disposed on the gate structure |
| US9000483B2 (en) | 2013-05-16 | 2015-04-07 | United Microelectronics Corp. | Semiconductor device with fin structure and fabrication method thereof |
| US8993399B2 (en) * | 2013-05-17 | 2015-03-31 | International Business Machines Corporation | FinFET structures having silicon germanium and silicon fins |
| US9263287B2 (en) | 2013-05-27 | 2016-02-16 | United Microelectronics Corp. | Method of forming fin-shaped structure |
| US8802521B1 (en) | 2013-06-04 | 2014-08-12 | United Microelectronics Corp. | Semiconductor fin-shaped structure and manufacturing process thereof |
| US9006804B2 (en) | 2013-06-06 | 2015-04-14 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
| US8895395B1 (en) | 2013-06-06 | 2014-11-25 | International Business Machines Corporation | Reduced resistance SiGe FinFET devices and method of forming same |
| US9070710B2 (en) | 2013-06-07 | 2015-06-30 | United Microelectronics Corp. | Semiconductor process |
| US8993384B2 (en) | 2013-06-09 | 2015-03-31 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
| US9263282B2 (en) | 2013-06-13 | 2016-02-16 | United Microelectronics Corporation | Method of fabricating semiconductor patterns |
| US9401429B2 (en) | 2013-06-13 | 2016-07-26 | United Microelectronics Corp. | Semiconductor structure and process thereof |
| US9123810B2 (en) | 2013-06-18 | 2015-09-01 | United Microelectronics Corp. | Semiconductor integrated device including FinFET device and protecting structure |
| US9048246B2 (en) | 2013-06-18 | 2015-06-02 | United Microelectronics Corp. | Die seal ring and method of forming the same |
| WO2014209289A1 (en) | 2013-06-26 | 2014-12-31 | Intel Corporation | Non-planar semiconductor device having self-aligned fin with top blocking layer |
| DE112013007035T5 (de) * | 2013-06-29 | 2016-01-21 | Intel Corporation | Magnetelement für Speicher und Logik |
| US9190291B2 (en) | 2013-07-03 | 2015-11-17 | United Microelectronics Corp. | Fin-shaped structure forming process |
| US9105685B2 (en) | 2013-07-12 | 2015-08-11 | United Microelectronics Corp. | Method of forming shallow trench isolation structure |
| US9093565B2 (en) | 2013-07-15 | 2015-07-28 | United Microelectronics Corp. | Fin diode structure |
| US9019672B2 (en) | 2013-07-17 | 2015-04-28 | United Microelectronics Corporation | Chip with electrostatic discharge protection function |
| US9093533B2 (en) | 2013-07-24 | 2015-07-28 | International Business Machines Corporation | FinFET structures having silicon germanium and silicon channels |
| US8981487B2 (en) | 2013-07-31 | 2015-03-17 | United Microelectronics Corp. | Fin-shaped field-effect transistor (FinFET) |
| CN104347416B (zh) * | 2013-08-05 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US9006805B2 (en) | 2013-08-07 | 2015-04-14 | United Microelectronics Corp. | Semiconductor device |
| US9105582B2 (en) | 2013-08-15 | 2015-08-11 | United Microelectronics Corporation | Spatial semiconductor structure and method of fabricating the same |
| US9385048B2 (en) | 2013-09-05 | 2016-07-05 | United Microelectronics Corp. | Method of forming Fin-FET |
| US9373719B2 (en) | 2013-09-16 | 2016-06-21 | United Microelectronics Corp. | Semiconductor device |
| US9166024B2 (en) | 2013-09-30 | 2015-10-20 | United Microelectronics Corp. | FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers |
| US9018066B2 (en) | 2013-09-30 | 2015-04-28 | United Microelectronics Corp. | Method of fabricating semiconductor device structure |
| US9306032B2 (en) | 2013-10-25 | 2016-04-05 | United Microelectronics Corp. | Method of forming self-aligned metal gate structure in a replacement gate process using tapered interlayer dielectric |
| US8980701B1 (en) | 2013-11-05 | 2015-03-17 | United Microelectronics Corp. | Method of forming semiconductor device |
| US9299843B2 (en) | 2013-11-13 | 2016-03-29 | United Microelectronics Corp. | Semiconductor structure and manufacturing method thereof |
| US9093302B2 (en) | 2013-11-13 | 2015-07-28 | Globalfoundries Inc. | Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices |
| US8951884B1 (en) | 2013-11-14 | 2015-02-10 | United Microelectronics Corp. | Method for forming a FinFET structure |
| US9337195B2 (en) | 2013-12-18 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
| CN103794512B (zh) * | 2014-01-15 | 2017-02-15 | 上海新储集成电路有限公司 | 双Finfet晶体管及其制备方法 |
| US9362362B2 (en) | 2014-04-09 | 2016-06-07 | International Business Machines Corporation | FinFET with dielectric isolated channel |
| US9431512B2 (en) | 2014-06-18 | 2016-08-30 | Globalfoundries Inc. | Methods of forming nanowire devices with spacers and the resulting devices |
| US9490340B2 (en) | 2014-06-18 | 2016-11-08 | Globalfoundries Inc. | Methods of forming nanowire devices with doped extension regions and the resulting devices |
| KR102255174B1 (ko) | 2014-10-10 | 2021-05-24 | 삼성전자주식회사 | 활성 영역을 갖는 반도체 소자 및 그 형성 방법 |
| US9589979B2 (en) * | 2014-11-19 | 2017-03-07 | Macronix International Co., Ltd. | Vertical and 3D memory devices and methods of manufacturing the same |
| KR102270916B1 (ko) | 2015-04-06 | 2021-06-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9859430B2 (en) * | 2015-06-30 | 2018-01-02 | International Business Machines Corporation | Local germanium condensation for suspended nanowire and finFET devices |
| US10361219B2 (en) * | 2015-06-30 | 2019-07-23 | International Business Machines Corporation | Implementing a hybrid finFET device and nanowire device utilizing selective SGOI |
| US9960176B2 (en) | 2015-11-05 | 2018-05-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nitride-free spacer or oxide spacer for embedded flash memory |
| US10497719B2 (en) | 2017-11-16 | 2019-12-03 | Samsung Electronics Co., Ltd. | Method for selectively increasing silicon fin area for vertical field effect transistors |
| US10840254B2 (en) | 2018-05-22 | 2020-11-17 | Macronix International Co., Ltd. | Pitch scalable 3D NAND |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1508926A1 (en) * | 2003-08-19 | 2005-02-23 | Hitachi, Ltd. | Nanotube transistor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855606B2 (en) | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
| US7095065B2 (en) * | 2003-08-05 | 2006-08-22 | Advanced Micro Devices, Inc. | Varying carrier mobility in semiconductor devices to achieve overall design goals |
| WO2005060000A2 (de) | 2003-12-19 | 2005-06-30 | Infineon Technologies Ag | Steg-feldeffekttransistor-speicherzellen-anordnung und herstellungsverfahren |
| US7005700B2 (en) | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| KR100526889B1 (ko) | 2004-02-10 | 2005-11-09 | 삼성전자주식회사 | 핀 트랜지스터 구조 |
| KR100528486B1 (ko) | 2004-04-12 | 2005-11-15 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 형성 방법 |
| KR100621628B1 (ko) | 2004-05-31 | 2006-09-19 | 삼성전자주식회사 | 비휘발성 기억 셀 및 그 형성 방법 |
| KR100678042B1 (ko) * | 2004-06-11 | 2007-02-02 | 삼성전자주식회사 | 휴대용 디지털 통신 장치 |
| KR100654339B1 (ko) * | 2004-08-27 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 반도체 소자 및 그 제조 방법 |
-
2007
- 2007-04-19 US US12/298,267 patent/US8159018B2/en active Active
- 2007-04-19 EP EP07735553A patent/EP2013900A1/en not_active Withdrawn
- 2007-04-19 CN CN200780015051XA patent/CN101432852B/zh not_active Expired - Fee Related
- 2007-04-19 WO PCT/IB2007/051417 patent/WO2007122567A1/en active Application Filing
- 2007-04-19 JP JP2009507220A patent/JP2009535800A/ja not_active Withdrawn
- 2007-04-23 TW TW096114239A patent/TW200810109A/zh unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1508926A1 (en) * | 2003-08-19 | 2005-02-23 | Hitachi, Ltd. | Nanotube transistor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090242964A1 (en) | 2009-10-01 |
| WO2007122567A1 (en) | 2007-11-01 |
| EP2013900A1 (en) | 2009-01-14 |
| CN101432852A (zh) | 2009-05-13 |
| JP2009535800A (ja) | 2009-10-01 |
| TW200810109A (en) | 2008-02-16 |
| US8159018B2 (en) | 2012-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101432852B (zh) | 非易失性存储器件 | |
| US6734063B2 (en) | Non-volatile memory cell and fabrication method | |
| US7211858B2 (en) | Split gate storage device including a horizontal first gate and a vertical second gate in a trench | |
| CN103582930B (zh) | 具有凹陷沟道膜和突变结的mosfet | |
| KR101290998B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100831390B1 (ko) | 고집적 플래시 메모리 소자 및 그 제조 방법 | |
| US7250340B2 (en) | Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench | |
| US7192830B2 (en) | Method for fabricating a memory cell | |
| US20080199996A1 (en) | Method for forming a split gate memory device | |
| KR20080033100A (ko) | 수직 채널 메모리, 이의 제조 방법 및 이를 이용하는 구동방법 | |
| US8471328B2 (en) | Non-volatile memory and manufacturing method thereof | |
| US9059302B2 (en) | Floating gate memory device with at least partially surrounding control gate | |
| US7445995B2 (en) | Flash memory structure and fabrication method thereof | |
| US20090008698A1 (en) | Nonvolatile memory device and method for fabricating the sam | |
| CN113748466A (zh) | 形成三维水平反或型存储器阵列的制程 | |
| US20050029575A1 (en) | Method of making the selection gate in a split-gate flash EEPROM cell and its structure | |
| US7419875B2 (en) | Shallow trench isolation in floating gate devices | |
| KR20120116878A (ko) | 스플리트 게이트 비휘발성 메모리 셀의 제조에 유용한 반도체 구조 제조 방법 | |
| US20110156123A1 (en) | Method for manufacturing twin bit structure cell with hafnium oxide layer | |
| US8999828B2 (en) | Method and device for a split-gate flash memory with an extended word gate below a channel region | |
| US8642458B2 (en) | Method of fabricating nonvolatile memory device | |
| US20160268387A1 (en) | Split-gate flash memory with improved program efficiency | |
| US20090130835A1 (en) | Method of manufacturing inverted t-shaped floating gate memory | |
| EP1969603B1 (en) | Sonos memory device with reduced short-channel effects | |
| US8598001B2 (en) | Method for manufacturing twin bit structure cell with hafnium oxide and nano-crystalline silicon layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150911 Address after: Delaware Patentee after: III Holdings 6 LLC Address before: Holland Ian Deho Finn Patentee before: NXP B.V. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130102 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |