JP2009535800A - 不揮発性メモリデバイス - Google Patents

不揮発性メモリデバイス Download PDF

Info

Publication number
JP2009535800A
JP2009535800A JP2009507220A JP2009507220A JP2009535800A JP 2009535800 A JP2009535800 A JP 2009535800A JP 2009507220 A JP2009507220 A JP 2009507220A JP 2009507220 A JP2009507220 A JP 2009507220A JP 2009535800 A JP2009535800 A JP 2009535800A
Authority
JP
Japan
Prior art keywords
memory device
finfet
fin body
layer
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009507220A
Other languages
English (en)
Inventor
アキル ネーダー
アガワル プラバット
テー エフ ファン シェイク ロベルタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009535800A publication Critical patent/JP2009535800A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Abstract

ソース領域およびドレイン領域、フィン本体、電荷トラップ積層、およびゲートを有する、半導体基板上のｆｉｎＦＥＴベース不揮発性メモリデバイスである。フィン本体は、接触部としてソース領域とドレイン領域との間に延在する。電荷トラップ積層は、フィン本体の一部を被覆し、ゲートは、フィン本体のこの位置で電荷トラップ積層を被覆する。フィン本体は、明確な結晶質表面およびこの結晶質表面の間の遷移ゾーンが欠如するフィン本体の外周の少なくとも３／４にわたり角部のない形状を有する。

Description

本発明は、不揮発性メモリ用途のデバイスに関するものである。同様に、本発明は、このデバイスの製造方法にも関するものである。さらに、本発明は、不揮発性メモリ用途のこのデバイスを有するメモリアレイに関するものであり、不揮発性メモリ用途のこのデバイスを有する半導体デバイスにも関するものである。
ＳＯＮＯＳ（二酸化ケイ素‐窒化ケイ素‐二酸化ケイ素‐シリコン）およびＳＨＩＮＯＳ（シリコン‐高誘電率膜‐窒化ケイ素‐二酸化ケイ素‐シリコン）メモリデバイス等の電荷トラップ不揮発性メモリデバイス（ＮＶＭデバイス）は、４５ｎｍノードおよびそれより小さいＣＭＯＳ生成デバイスにおいてフラッシュメモリデバイスを可能にする適切な対象と考えられている。ＳＯＮＯＳおよびＳＨＩＮＯＳメモリデバイスは、比較的減少したプログラミングおよび消去電圧を示す。さらに、これらのデバイスは、埋設ＮＶＭデバイスの場合ＣＭＯＳロジックを集積するのが比較的簡単である。
概してＭＯＳＦＥＴデバイスに基づく平面ＮＶＭデバイスは、短チャネル効果により４５ｎｍノードを超えて拡張可能であることはほとんどない。当業者には既知であるように、デバイス特性の改良は、ｆｉｎＦＥＴ構造の適用によって得られる。
ｆｉｎＦＥＴにおいて、絶縁層の上部に、（比較的狭い）シリコンライン（フィン）を、ソース領域とドレイン領域との間に形成し、チャネルとして作用する。次に、直線形状の制御ゲートを、フィンを横切るように形成する。薄いゲート酸化物フィルムによってフィンから分離し、制御ゲートは、（断面図では）側壁とフィンの頂面との両方に囲まれ、フィンは、フィンチャネル上のゲートによって比較的大きい電界効果を有する。
ｆｉｎＦＥＴベースＮＶＭデバイスは、例えばＯＮＯ積層（酸化シリコン‐窒化シリコン‐酸化シリコン）、または高誘電率材料から成る電荷トラップ積層、窒化シリコンから成る層、および二酸化シリコンから成る層のいずれかを有する。この電荷トラップ積層において、窒化シリコン層は、制御可能に電荷を保持するように構成する。
概して、電荷トラップ積層は、側壁およびシリコンフィンの頂面の両方を覆う。
ＳＯＮＯＳ不揮発性メモリおよび、概して電荷トラップ積層に基づく不揮発性メモリの品質は、チャネル領域に隣接した下部の酸化物層の厚さにより変化しやすい。下部の酸化物は通常、堆積により形成される酸化物層よりも良品質を有する成長酸化物である。概して、成長酸化物は、低密度欠陥、例えばピンホールがある。
それにも関わらず、酸化物の厚さのわずかな変化が、下部の酸化物を通過するトンネル電子に大きく影響を与える。様々なトンネリング機構（例えば、直接トンネリング、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ、修正Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）のトンネル電流は、下部の酸化物厚さに指数関数的な依存性を示すことが知られている。下部の酸化物のわずかな変化は、結果として窒化物層に注入する電荷を大きく変化させ、したがって、（プログラミングまたは消去に対する）閾値電圧が変化する。
電荷は、窒化物層において局在できるため、不揮発性メモリセル以外の下部酸化物の厚さ変化は、トラップ電荷の局所変化および閾値電圧の局所変化を導く。下部酸化物の厚さ変化が、チャネル領域上で均一でないとき、この結果、高い閾値電圧を有する部分的にプログラムされたセル面積および低い閾値電圧を有する残りの（プログラムされていない）セル面積となる。
明らかに、これは、ｆｉｎＦＥＴ ＳＯＮＯＳメモリデバイスの特徴に望ましくない効果を与え、下部の酸化物は、フィンの形成後に成長し、このフィンは、異なる結晶方位を持つエッジ（遷移ソーン）に面する多くの結晶を有する。この結果、局所的に異なる閾値電圧を有するプログラムされたチャネル領域ができる。すなわち、プログラムされた不揮発性メモリデバイスの準閾値電圧を下げ、大きく変化することがある（電気的な）プログラミングウィンドウ（窓）を作る。
本発明の目的は、電子的特性変化を小さくするｆｉｎＦＥＴ不揮発性メモリデバイスを提供することである。
この目的は、請求項１に規定したｆｉｎＦＥＴベース不揮発性メモリデバイスによって達成される。
有利には、フィンの形、すなわち、コーナー（角）のない形状の結果として、フィン上に異なる結晶表層をほぼ持たない。基本的に、適合形状の結果、結晶面の間に端縁または遷移ゾーン等の不連続構造は起こらない。したがって、これらの遷移領域がないため、結晶配向性に対する下部酸化物の成長率依存性を排除できる。したがって、下部酸化物の成長率は、フィン表面上でほぼ均一になる。その結果、下部酸化物は、その厚さ変化（あるにしても）をほとんどなくし、したがって、電荷トラップ積層は、より均一なトンネリング特性を有することができる。
本発明の一態様において、フィン本体は二酸化ケイ素層の上に構成し、フィン本体に隣接する二酸化ケイ素層の表面を、陥凹レベルまで窪ませる。したがって、フィンに隣接した表面を窪ませることによって、電荷トラップ層により完全にフィン本体を覆うことが可能となる。
本発明のさらなる態様において、陥凹レベルは、電荷トラップ層および上部絶縁層の厚さと同じまたはそれ以上とする。有利なことに、ゲートがフィン本体の周りの電荷トラップ積層を全て覆うため、不揮発性メモリデバイスのプログラミング能力は改良される。
本発明はまた、請求項７において定義したｆｉｎＦＥＴ不揮発性メモリデバイスの製造方法にも関する。
本発明の一態様において、フィン本体の成形は、約８５０〜１０００°Ｃの高温での水素環境における焼きなますステップを有する。焼きなまし処理は、有利なことに、表面の再構築を達成し、フィン本体のコーナー（角）のない形状を形成する。すなわち、フィンの再構築された（適合した）形状は、異なる結晶質の表面およびこれらの結晶質表面の間にある遷移ゾーンをなくす。
本発明のさらなる態様において、この方法は、フィン本体の下の絶縁層を完全に除去したレベルまで拡張したエッチングを行う。有利なことに、浮遊フィン本体が得られ、最高被覆率を提供する電荷トラップ積層材料によって完全にカプセル封入する。この実施形態において、電荷トラップ積層は、制御ゲートによって完全にカプセル封入し、その結果、続いて制御ゲートと電荷トラップ積層との間の最高カップリングが得られる。
したがって、フィン本体が独立している、ｆｉｎＦＥＴ不揮発性メモリデバイスが得られる。
有利なことに、この実施形態は、電荷トラップ積層によってチャネル領域の最高被覆率を提供する。
同様に、この実施形態は、ゲートが電荷トラップ積層を包囲するため、電荷トラップ積層とゲートとの間に最高カップリングを生むことを可能にする。
本発明はまた、上述したｆｉｎＦＥＴ不揮発性メモリデバイスを少なくとも1個有するメモリアレイに関する。
さらに、本発明は、上述したｆｉｎＦＥＴ不揮発性メモリデバイスを少なくとも1個有する半導体デバイスに関する。
本発明の実施形態を、実施例により添付図面につき説明し、これら図面において対応する参照符号は対応する部分を示す。
図１は、ｆｉｎＦＥＴベース不揮発性メモリデバイスの実施形態のレイアウトを示す斜視図である。
ｆｉｎＦＥＴ構造Ｆは、絶縁層、例えば二酸化ケイ素層、またはＳＯＩ（silicon on insulator：絶縁体上シリコン）ウエハから成るＢＯＸ（埋没酸化物）層２上に設けた単結晶シリコン層１に配置する。
ｆｉｎＦＥＴ構造Ｆは、ソース（Ｓ）およびドレイン（Ｄ）領域３と、（比較的狭い）ラインまたはフィン４とを有し、このフィン４はソース領域とドレイン領域との間に位置してこれら領域を接続する。ソース（Ｓ）およびドレイン（Ｄ）領域３ならびにフィン領域４は、シリコン半導体材料により構成する。フィン領域４は、側壁部分および頂面部分を備えたほぼ矩形の断面を有する。
ゲート５を、ソースおよびドレイン領域３間で絶縁層２の上に配置し、フィン４の長さ方向Ｘにほぼ直交するＹ方向に、フィン４上に延在する。ゲート５は、メモリ素子として機能することができる電荷トラップ積層（図示せず）によってフィン４から分離する。
ゲート５は、適切なマスクをリソグラフィーで画定する堆積処理によって形成することができる。
ゲート材料は、ドープしたポリシリコンまたは金属のような任意の適切な材料とする。
第１断面は、フィン４の長さ方向Ｘに直交する方向（第１方向に直交する方向）であり、ゲート５の下方における電荷トラップ積層範囲を横切る、ラインＡ−Ａによって画定する。第２断面は、フィン４の長手方向Ｘに直交し、一方のソース／ドレイン領域Ｓを横切る、ラインＢ−Ｂによって画定する。
第３断面は、フィン４の長さ方向Ｘに平行で、一方のソース／ドレイン領域Ｓ、フィン４および他方のソース／ドレイン領域Ｄを横切る、ラインＣ−Ｃによって画定する。
概して、ゲート５の下方におけるフィン４の長さは、３０〜５０ｎｍであり、フィン４の幅は、概してその長さに等しいまたはそれより短い。
この実施例において、ゲート５は、薄層の線形形状物体として描いているが、フィン４の高さと比較してその高さ（Ｚ方向）によって決まる、板状形状である。ゲートは、ラインＡ−Ａに沿う方向に連続したラインではない。単独のフィン４との組み合わせで機能するように単に構成しただけである。
図２は、ゲートが位置する、図１に示すｆｉｎＦＥＴベース不揮発性メモリデバイスの従来技術のゲート部分における断面図である。
フィン４は、下部酸化物層６、電荷保持窒化ケイ素層７および上部絶縁層８を有する電荷トラップ積層によって覆う。
電荷トラップ積層６，７，８を、ゲート層５によって被覆する。
概して、第１または下部酸化物層６は、酸化処理によってフィン４の表面上に成長させる。窒化ケイ素層７および上部絶縁層は、その後のステップにおいて堆積する。
フィン４はほぼ矩形断面であり、比較的鋭い端縁およびコーナーを有する。概して、シリコンフィンに対して、上面は、配向性｛１００｝の結晶面および、配向性｛１１０｝の側壁面であるが、フィンのコーナー（フィン４の長手方向端縁として延在するコーナー）は、２個の隣接した結晶面の間の遷移として画定されない。
フィンのシリコン表面における結晶配向性に下部酸化物層の成長率が依存することによって、下部酸化物がフィン上で成長するとき、異なる厚さに、上部および側壁面上で酸化物が成長し、したがって、下部酸化物層６の厚さ変化は、フィン４のコーナーで起こる。
上述したように、下部酸化物層の厚さ変化の結果、トンネル効果の確率および窒化物層への電荷注入の局部的変動が起こり、したがって、（プログラミングまたは消去のための）閾値電圧の変化を生ずる。
図３は、本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイスにおける、第１製造ステップ後のゲート部分の断面を示す。
フィン４は、ＳＯＩ（シリコン・オン・インシュレータ：絶縁体上半導体）ウエハ上に形成する。従来技術と同様の方法により、矩形断面のフィン４を、ＳＯＩウエハの埋没酸化物２上に形成する。
矩形断面のフィン４の高さは、約５０〜約１００ｎｍとする。矩形断面のフィン４の幅は、約１０ｎｍ〜３０ｎｍとする。
オーバーエッチングにより、埋没酸化物２を、フィン４に対して窪ませる（陥凹レベルを矢印ｄで示す）ことに留意されたい。
図４は、本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの次の製造ステップ後における断面を示す。
下部酸化物の厚さ変化による悪影響を克服するため、本発明は、コーナー（角）のない形状である、フィン本体９を設ける、すなわち、少なくともフィン本体９にははっきりとした結晶面（表面層として現出する）およびこれら結晶面間の遷移ゾーンがほとんどないような適合形状をとる、フィン本体９を設ける。
表面を再構築することにより、フィンの適合形状は、明確な結晶面およびこれら結晶面間の遷移ゾーンがないようにする。
基本的に、この適合形状は、丸みのある幾何学的形状（ジオメトリ）であり、結晶面間における端縁およびコーナー（角）等の不連続性を生じない。
フィン４の長さ方向Ｘに直交する断面において、丸みのあるフィン本体９は、円形または楕円形となる。
ブロック形状または矩形形状のフィン４における表面を、適合フィン本体９（すなわち、フィン４の端縁またはコーナーを丸め、丸み付けしたフィン本体９を形成する）への再構築は、（約８５０〜１０００°Ｃの）高温で水素環境において焼きなます（アニール処理）ステップによって実行する。例えば、ガス環境は、１００％水素、または窒素もしくはアルゴン等の不活性キャリアガスとの水素混合気とすることができる。５〜５００ｔｏｒｒ（６６７〜６６７００Ｐａ）の圧力を使用することができる。焼きなまし時間は、１０〜６００ｓとすることができる。
焼きなまし処理中、矩形断面のフィン４におけるシリコン原子は、再分布し、フィン本体９の丸みのある形状をなす。
実際、コーナー（角）のない形状は、矩形断面のフィン４の寸法に基づいて、フィン本体の外周の少なくとも約２／３にわたる。（正方形断面であるフィン４に関しては、コーナー（角）のない形状は、外周の約３／４にわたる。）
焼きなまし処理は、マスキングなしで行い、そのため、ソースおよびドレイン領域も丸くなることに留意されたい。ソース／ドレイン領域は、フィンの高さとほぼ同じまたは匹敵する厚さを有し、ソース／ドレイン領域の丸みに半径は、フィンのそれと同じである。しかし、ソース／ドレイン領域は、フィンよりも広い横幅を有し、ソースおよびドレイン領域の主領域は平坦性を維持する。この丸み付けは、これらのソース／ドレイン領域に接点を設けることに関して何ら影響を与えない。
図５は、本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイス１０のさらなる製造ステップ後における断面を示す。
次のステップにおいて、下部酸化物６を、フィン本体９上で成長させる。端縁およびコーナー（角）等の不連続領域がないため、フィン本体９の結晶配向性の関数としての下部酸化物６の成長率依存性は、排除される。したがって、下部酸化物６の成長率は、フィン本体９の表面にわたり均一になる。この結果、下部酸化物はその厚さ変化は（あるとしても）ほとんどなくなる。
つぎに、電荷保持層７（概して窒化ケイ素）および上部絶縁層８を、丸み付けしたフィン本体９上に堆積する。
上部絶縁層８は、二酸化ケイ素層または高誘電率材料層とすることができる。
したがって、電荷トラップ積層６，７，８は、下部酸化物層６、電荷保持窒化ケイ素層７、および上部絶縁層８を有し、上部絶縁層は、二酸化ケイ素層および高誘電率材料層のうち少なくとも一方とする。
高誘電率材料は、酸化ハフニウムＨｆＯ２、ハフニウムケイ酸塩ＨｆｘＳｉ１-ｘＯ２（０≦ｘ≦１）、窒化ハフニウムケイ酸塩ＨｆＳｉＯＮ、酸化アルミニウムＡｌ２Ｏ３、または酸化ジルコニウムＺｒＯ２材とすることができる。
さらに、窒化ケイ素層は、例えば、単結晶シリコンからなる層または適切な高誘電率材料層等の高誘電率トラップ材によって置換することができる。
随意的に、下部酸化物の代わりに、高いシリコン含有量のＨｆｘＳｉ１-ｘＯ２のような堆積層等の、異なる下部絶縁層を用いることができる。
第１または下部酸化物６は、厚さ約２ｎｍとする。窒化ケイ素層７は、厚さ約６ｎｍで、第２または上部絶縁層８は、厚さ約８ｎｍとする。続いて、ゲート５を、電荷トラップ積層６，７，８の上に形成する。ゲート５は、概して、ポリＳｉ層を有し、概して電荷トラップ積層６，７，８を包囲するように構成する。
ゲートの幅（Ｘ方向）は、チャネル長さにほぼ等しい。ゲート層５の厚さは、約１０〜約１００ｎｍとする。
図６は、本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの改善した実施形態における断面を示す。
図５に示したｆｉｎＦＥＴベース不揮発性メモリデバイス１０は、ゲート５が埋没酸化物層２の表面近くの電荷トラップ積層６，７，８を十分に被覆しないため、最適ではないプログラミング能力を示すことに留意されたい。埋没酸化物層２の表面近くのこの位置におけるプログラミングは、端縁電界によって影響を受け、局部的な比較的低い閾値電圧を引き起こす。その結果、この位置で漏れを生ずる。
この漏れを克服するため、ｆｉｎＦＥＴベース不揮発性メモリデバイス１０は、矩形断面のフィン４の形成中にオーバーエッチング時間を延長して、陥凹レベルｄを拡張するということにより、変更する。
代案として、矩形断面にフィン４の形成後に、付加的なドライエッチング処理を行って埋没酸化物２をエッチングし、陥凹レベルｄを拡張する。
当業者には既知であるように、オーバーエッチングは、エッチング処理の異方性および／または選択性に従って制限される。
陥凹レベルｄを、窒化ケイ素層７および第２もしくは上部酸化物層８の厚さとほぼ同じ高さまで、またはそれ以上（言ってみれば約１２ｎｍまたはそれ以上）高くすることによって、ゲート５は、丸み付けしたフィン本体９および電荷トラップ積層６，７，８をより完全に包囲することができる。有利にも、プログラミング能力は、ゲート５がフィン本体９の周りの電荷トラップ積層６，７，８を完全に被覆するため、改善される。
図７は、本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第２実施形態の断面を示す。
図７において、同一参照符号を有する部分は、先行する図面に示した部分に言及する。
図７は、ｆｉｎＦＥＴベース不揮発性メモリデバイスのゲート部分を横切る、ラインＡ-Ａと同一ラインに沿う断面である。
この第２実施形態において、ｆｉｎＦＥＴベース不揮発性メモリデバイスは、ＳＯＩ基板の単結晶表面層の上に構成する。
丸み付けしたフィン本体９は、独立している。すなわち、丸み付けしたフィン本体の周囲は、絶縁層２と直接接触しない。したがって、丸み付けしたフィン本体９は、電荷トラップ積層６，７，８によって完全に包囲する。丸み付けしたフィン本体９の周囲は、電荷トラップ積層６，７，８によって取り囲む。電荷トラップ積層６，７，８積層自体は、ゲート５によって取り囲む。
図７に示す浮遊フィンは、第一実施形態に関して上述した方法に大きく従うことによって得られる。それから、陥凹レベルｄが拡張したら（図６参照）、エッチングは、シリコンフィンの下の二酸化ケイ素を完全に除去でき、フィンが浮遊する高さまで続ける。
このさらなるエッチング処理は、フィンと隣接した酸化物を部分的に埋め込む異方性ドライエッチングの第１ステップと、フィンの下の酸化物を除去する等方性ドライエッチングの第２ステップとを組み合わせることによって、達成される。代案として、第２ステップは、ウエット酸化物エッチング処理（例えばＨＦ溶液により）である。
基板から離れたＳｉフィンの解放を防ぐため、第３実施形態に従ったｆｉｎＦＥＴベース不揮発性メモリデバイスに関する以下の説明と同じ構築法を用いる。
第１および第２実施形態によると、ｆｉｎＦＥＴベース不揮発性メモリデバイスは、ＳＯＩウエハの上に形成するが，第３実施形態においては、ｆｉｎＦＥＴベース不揮発性メモリデバイスは、埋没ＳｉＧｅ層を備えた単結晶シリコン基板の上に形成する。さらに、第３実施形態によると、フィンは、図７に示すように浮遊状態にある。第３実施形態によるｆｉｎＦＥＴベース不揮発性メモリデバイスの形成方法を以下に示す。
図８は、第２実施形態に従った、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第２断面図である。
図８の断面は、ｆｉｎＦＥＴベース不揮発性メモリデバイスのソース（Ｓ）／ドレイン（Ｄ）領域３を横切る、ラインＢ-Ｂと同じラインに沿う断面である。
ソース（Ｓ）／ドレイン（Ｄ）領域３は、ＳＯＩ基板の単結晶シリコン表面層において形成し、これら領域は、ブロック形状で、ゲート５の位置の丸み付けしたフィン本体９の幅よりも比較的広い（Ｗ２＞Ｗ）。
ソース（Ｓ）／ドレイン（Ｄ）領域３の下方で、絶縁層２は、陥凹部２ａを示す。陥凹部２ａは、図７につき説明したようにさらなるエッチング処理の（部分的な）等方性のためにできる。
図９は、第２実施形態に従った、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第３断面図である。
図９の断面は、一方のソース／ドレイン領域Ｓから他方のソースドレイン領域Ｄまで延在する、ラインＣ-Ｃと同一ラインに沿う断面である。
丸み付けしたフィン本体９は、ソース／ドレイン領域Ｓ，Ｄを互いに接続する。ゲート５および電荷トラップ積層６，７，８が位置するこの領域の外側では、丸み付けしたフィン本体９は、隙間領域２４によって絶縁層２の表面から離す。
図１０は、本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第３実施形態の断面図である。
図１０に、同一参照番号を有する部分は、先行する図面の部分に言及する。
図１０の断面は、ｆｉｎＦＥＴベース不揮発性メモリデバイスのゲート部分を横切る、ラインＡ-Ａと同一ラインに沿う断面である。
第３実施形態において、ｆｉｎＦＥＴベース不揮発性メモリデバイスは、半導体基板２０の単結晶表面層の上に構成する。
丸み付けしたフィン本体９は、独立状態をとる。すなわち、丸み付けしたフィン本体の周囲は、基板２０に対して直接接触しない。したがって、丸み付けしたフィン本体９は、電荷トラップ積層６，７，８によって完全に包囲する。丸み付けしたフィン本体９の周囲は、電荷トラップ積層６，７，８によって取り囲む。電荷トラップ積層６，７，８積層自体は、ゲート５によって取り囲む。
ゲート５と基板２０との間に、第２電荷トラップ積層６，７，８が存在する。基板２０のシリコン表面層において、ブロック形状のチャネル領域２１を画定する。
チャネル領域２１は、絶縁層領域２２に構成する。
丸み付けしたフィン本体９およびブロック形状のチャネル領域２１はほぼ同じ幅Ｗを有する。
図１１は、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第２断面である。
図１１の断面は、ｆｉｎＦＥＴメモリデバイスのソース（Ｓ）／ドレイン（Ｄ）領域３を横切る、ラインＢ−Ｂと同一ラインに沿う断面である。
ブロック形状で、ゲート５および電荷トラップ積層６，７，８（断面Ａ−Ａ参照）の位置でチャネル領域２１よりも比較的広い（Ｗ２＞Ｗ）、半導体基板２０の単結晶シリコン表面層上で、残りのエピタキシャルＳｉＧｅ層２３をソース（Ｓ）／ドレイン（Ｄ）領域３において配置する（ＳｉＧｅ：シリコン‐ゲルマニウム）。
エピタキシャルＳｉＧｅ層２３は、厚さ約５０ｎｍとする。
ソース／ドレイン領域３は、残りのエピタキシャルＳｉＧｅ層２３の上に配置する。ソース／ドレイン領域３は、残りのエピタキシャルＳｉＧｅ層２３および半導体基板の単結晶シリコン表面層に関して、エピタキシャルである。
断面Ｂ−Ｂにおいて、エピタキシャルソース／ドレイン領域３は、断面Ａ−Ａにおける丸み付けしたフィン本体４の幅よりも概して大きい。
図１２は、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第３断面図である。
図９の断面は、一方のソース／ドレイン領域Ｓから他方のソース／ドレイン領域Ｄまで延在する、ラインＣ−Ｃと同一ラインに沿う断面である。
丸み付けしたフィン本体９は、ソース／ドレイン領域Ｓ，Ｄを互いに接続する。ゲート５および電荷トラップ積層６，７，８が位置する領域の外側では、丸み付けしたフィン本体９は、ギャップ領域２４によって基板２０の表面層から離す。
以下に、この第３実施形態に関連する製造プロセスを詳細に説明する。
残りの図１３ａ，１３ｂ，１３ｃ〜１７ａ，１７ｂ，１７ｃにおいて、付記文字‘ａ‘によって表す全ての図は、第１断面Ａ−Ａに関し、付記文字‘ｂ‘によって表す全ての図は、第２断面Ｂ−Ｂに関し、付記文字‘ｃ‘によって表す全ての図は、第３断面Ｃ−Ｃに関する。
第２実施形態において、基板２０は概して、エピタキシャルＳｉＧｅ層２３がその上に堆積する単結晶シリコンウエハである。キャッピング層２６によって被覆するエピタキシャルＳｉ層２５を、ＳｉＧｅ層２３の上に形成する。キャッピング層２６は、代表的には、窒化ケイ素層とする。
キャッピング層２６は、概して厚さ約２０〜３０ｎｍ〜約１００ｎｍとする。
図１３ａ，１３ｂ，１３ｃは、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第１製造ステップ後における状態である。
マスク（図示せず）を設けて、幅Ｗを有するフィン型構造を画定する。フィン型構造は、シリコン表面層２１、エピタキシャルＳｉＧｅ層２３、エピタキシャルシリコン層２５およびキャッピング層２６を有する。
つぎに、フィン型構造は、フィン型構造の側面となるエッチング陥凹部Ｒによって形成する。陥凹部Ｒは、シリコン表面層２１の下方に半導体基板２０内へ拡張する。
図１４ａ，１４ｂ，１４ｃは、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスのつぎの製造ステップ後における状態を示す。
この処理ステップにおいて、二酸化ケイ素を半導体基板２０上に堆積し、フィールド酸化膜２７として陥凹部Ｒを充填する。次に、化学的機械研磨（ＣＭＰ，chemical mechanical polishing）ステップを行い、ＣＭＰステップを停止する層として機能するキャッピング層２６と二酸化ケイ素を同じ高さにする。
図１５ａ，１５ｂ，１５ｃは、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの後続製造ステップ後における状態を示す。
この製造ステップにおいて、フィールド酸化膜２７のエッチバックを行う。エッチバックによって除去する二酸化ケイ素の量は、エッチングされた電界酸化物２２の表面高さがシリコン表面層２１の高さより下となるようにする。次に、キャッピング層２６を、選択的エッチングにより除去する。
次に、エピタキシャルＳｉ−Ｇｅ層２３を、高選択性エッチング処理によって除去する。エッチング処理は、ドライエッチング処理またはウエットエッチング処理とする。
エッチング処理を制御して、オーバーエッチングを避ける。エッチングは、エピタキシャルＳｉ−Ｇｅ層を、前に画定したフィン型構造の幅Ｗにほぼ等しいエッチング距離以上除去するだけである。この処理によって、エピタキシャルＳｉ層２５の下のエピタキシャルＳｉＧｅ層２３は、犠牲層として機能し、図１５ａの断面Ａ−Ａで示したように完全に除去する。この段階で、この断面におけるビーム形エピタキシャルＳｉ層２５は独立である。ビーム形エピタキシャルＳｉ層２５は、ギャップ領域２４によってシリコン表面層２１から切り離す。
エッチング処理を制御して、残りのエピタキシャルＳｉＧｅ層２３がソース（Ｓ）／ドレイン（Ｄ）領域３に維持できるようにする。
図１５ｂの断面Ｂ−Ｂにおいて示したように、この処理ステップにおけるエピタキシャルＳｉ−Ｇｅ層２３のエッチング制御は、残りのエピタキシャルＳｉＧｅ層２３がソース／ドレイン領域におけるエピタキシャルＳｉ層３の下方に存在するよう維持する。これは、ソース／ドレイン領域の幅Ｗ２が、上述した断面Ａ−Ａの位置でエピタキシャルＳｉ層２５の幅Ｗよりも広いからである。
また、図１５ｃの断面Ｃ−Ｃにおいて示したように、残りのエピタキシャルＳｉＧｅ層２３は、ソース／ドレイン領域３におけるエピタキシャルＳｉ層の下方に存在するよう維持する。これは、ソース／ドレイン領域３の幅が、上述した断面Ａ−Ａの位置でエピタキシャルＳｉ層２５の幅Ｗよりも広いからである。
概して、ＳｉＧｅを除去するドライエッチング処理は、フッ素ベースの化学物質を含むことに留意されたい。
図１６ａ，１６ｂ，１６ｃは、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスのさらなる製造ステップ後における状態を示す。
この製造ステップにおいて、独立したビーム形エピタキシャルＳｉ層２５を、（約８５０〜１０００°Ｃの）高温で水素環境において焼きなまし処理により丸み付けする。この焼きなまし処理中、独立したビーム形のエピタキシャルＳｉ層２５のシリコン原子は再分布して、丸み付けしたフィン本体９を形成する。原則として、図１３ｂのシリコンＳ／Ｄ領域の端縁も丸みが付く。
丸み付けしたフィン本体９を生ずる焼きなまし処理後、電荷トラップ積層６，７，８を、第１または下部酸化物６の成長、その後窒化ケイ素層７の堆積、最後に第２または上部酸化物層８の堆積によって形成する。
第１または下部酸化物層６は、熱的に成長させる。窒化ケイ素層および第２酸化物層８は、それぞれ化学蒸着プロセスにより形成する。
第２電荷トラップ積層は、丸み付けしたフィン本体の下方におけるシリコン犠牲層２１の上に形成する。また、ソース／ドレイン領域３の位置でのエピタキシャルＳｉ層２５の表面は、電荷トラップ積層６，７，８によって被覆する。
このように、電荷トラップ積層６，７，８の形成の間に露呈した残りのエピタキシャルＳｉＧｅ層２３の表面は、電荷トラップ積層６，７，８によって被覆する。
図１７ａ，１７ｂ，１７ｃは、第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスのさらなる製造ステップ後における状態を示す。
この製造ステップにおいて、ポリシリコン層５を、化学蒸着（ＣＶＤ）によって堆積する。
化学蒸着は、ポリＳｉ層５を共形成長させることがわかる。ギャップ領域２４等の水平なギャップの輪郭形成（ファイリング）は、ポリＳｉのＣＶＤによって達成される。
図１８ａ，１８ｂ，１８ｃは、それぞれ第１、第２および第３断面図におけるさらなる処理ステップ後のｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。
マスクＭ１をゲート領域に設け、この位置のポリシリコン層５を被覆する。次に、エッチングプロセスを行い、ゲート領域におけるポリシリコン層５が損なわれない状態に維持するように、ポリシリコン層５をパターン形成する。ソース（Ｓ）／ドレイン（Ｄ）領域３で、ポリＳｉ層５を、エッチング処理を用いて除去する。ソース／ドレイン領域で、またＯＮＯ積層８もポリＳｉエッチング処理によって除去することに留意されたい。
さらに、丸み付けしたフィン本体９および単結晶シリコン表面２１の間のスペースにおいて、すなわち、マスクＭ１によって画定したゲート領域の外側で、ポリＳｉ層５および電荷トラップ積層６，７，８をギャップ領域２４から除去することに留意されたい。
ポリＳｉ層のエッチング後、（残りの）マスクＭ１を除去する。
第２および第３実施形態は、ほぼ均一な厚さのＯＮＯ積層６，７，８によって被覆した浮上している丸み付けしたフィン本体と、ＯＮＯ積層および丸み付けしたフィン本体９の最適結合とを提供する。
有利なことに、第２実施形態を形成する方法は、完全に被覆されたフィンを有する比較的簡易な処理で、第３実施形態を犠牲的なＳｉＧｅ層２３に適用する方法よりも簡易である。
逆に、第３方法は、第２実施形態において用いたＳＯＩ基板よりも低いコストである埋没ＳｉＧｅ層を備えた有利な基板を有する。
さらに、当業者には既知であるように、第１、第２および第３実施形態のそれぞれに対して、いくつかの付加的な処理ステップを行う。ソース／ドレイン領域３の電気特性は、注入処理を用いてこれらの領域のドーパントレベルを変化させることで変化させる。バックエンド処理の間、保護層を堆積してｆｉｎＦＥＴ構造を被覆する。すなわち、ソース／ドレイン領域３およびゲート５との接続ができ、相互接続する配線をいくつかの金属化処理によって提供する。
当業者には明らかであるが、本発明の他の実施形態は、本発明の精神から逸脱することなく着想および変更することができ、本発明の範囲は、添付書類の、最終的に特許されるべき、特許請求の範囲によってのみ制限される。本明細書は、本発明を制限することを意図するものではない。
ｆｉｎＦＥＴベース不揮発性メモリデバイスのレイアウトを示す斜視図である。 図１に示すｆｉｎＦＥＴベース不揮発性メモリデバイスの従来技術におけるゲート部分の断面図である。 本発明による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第１製造ステップ後における、ゲート部分の断面図である。 図３に示すｆｉｎＦＥＴベース不揮発性メモリデバイスのゲート部分の、つぎの製造ステップ後における、断面図である。 図４に示すｆｉｎＦＥＴベース不揮発性メモリデバイスの、さらに後続する製造ステップ後における、断面図である。 図５に示すｆｉｎＦＥＴベース不揮発性メモリデバイスの改善した実施形態における、断面図である。 ｆｉｎＦＥＴベース不揮発性メモリデバイスの第２実施形態の断面図。 第２実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第２断面図である。 第２実施形態に従った、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第３断面図である。 ｆｉｎＦＥＴベース不揮発性メモリデバイスの第３実施形態の断面図である。 第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第２断面図である。 第３実施形態による、ｆｉｎＦＥＴベース不揮発性メモリデバイスの第３断面図である。 第３実施形態による、第１製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、第１製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、第１製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、次の製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、次の製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、次の製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、後続製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、後続製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、後続製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、さらなる製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、さらなる製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、さらなる製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、さらなる製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、さらなる製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３実施形態による、さらなる製造ステップ後におけるｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第１断面図における、さらなる処理ステップ後のｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第２断面図における、さらなる処理ステップ後のｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。 第３断面図における、さらなる処理ステップ後のｆｉｎＦＥＴベース不揮発性メモリデバイスを示す。

Claims (16)

  1. 半導体基板上のｆｉｎＦＥＴベース不揮発性メモリデバイスにおいて、ソースおよびドレイン領域と、フィン本体と、電荷トラップ積層とゲートとを有し、前記フィン本体は前記ソース領域とドレイン領域との間に延在し、前記フィン本体は前記ソース領域とドレイン領域とを接続し、電荷トラップ積層は前記フィン本体の少なくとも一部を被覆するように構成し、前記ゲートは前記フィン本体の位置で電荷トラップ積層を被覆するように構成し、前記フィン本体は角がない形状にしたことを特徴とする、ｆｉｎＦＥＴベース不揮発性メモリデバイス。
  2. 請求項１に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスにおいて、前記フィン本体の角のない形状を丸み付けした形状とする、ｆｉｎＦＥＴベース不揮発性メモリデバイス。
  3. 請求項１または２に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスにおいて、前記フィン本体は、楕円形状のうち少なくとも円形形状を有するものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイス。
  4. 請求項１に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスにおいて、前記フィン本体を二酸化ケイ素層の上に構成し、フィン本体に隣接した二酸化ケイ素層の表面は陥凹レベル窪ませるものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイス。
  5. 請求項４に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスにおいて、前記陥凹レベルは、電荷トラップ層および上部絶縁層の厚さと同じまたはそれ以上とする、ｆｉｎＦＥＴベース不揮発性メモリデバイス。
  6. 請求項１に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスにおいて、前記フィン本体は独立した状態にする、ｆｉｎＦＥＴベース不揮発性メモリデバイス。
  7. 半導体基板上のｆｉｎＦＥＴベース不揮発性メモリデバイスであって、ソースおよびドレイン領域と、フィン本体と、電荷トラップ積層とゲートとを有し、前記フィン本体はソース領域とドレイン領域との間に延在し、前記フィンは前記ソース領域およびドレイン領域を接続し、前記電荷トラップ積層は前記フィン本体の少なくとも一部を被覆するように構成し、前記ゲートは前記フィン本体の位置で前記電荷トラップ積層を被覆するように構成した、該不揮発性メモリデバイスの製造方法において、
    前記フィン本体（９）が角のない形状となるようにフィン本体を成形するステップを、
    有するものとしたことを特徴とする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  8. 請求項７に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、前記フィン本体の成形は、約８５０〜１０００°Ｃの高温で水素環境における焼きなましステップを有するものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  9. 請求項７に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、前記基板は、単結晶シリコン層によって被覆した絶縁層を有し、ソースおよびドレイン領域およびフィン本体を、単結晶シリコン層において構成し、ソースおよびドレイン領域とフィン本体とに隣接した絶縁層をある陥凹レベルまで埋没するものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  10. 請求項９に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、この方法は、陥凹レベルを電荷トラップ層および上部絶縁層の厚さと同じまたはそれ以上にするようにエッチングするステップを有するものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  11. 請求項１０に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、エッチングは、フィン本体の下方の絶縁層が完全に被覆される高さまで行うものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  12. 請求項１１に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、エッチングは、フィン本体の下方の絶縁層を部分的に埋没させる第１異方性ドライエッチングを、フィン本体の下の絶縁層を除去する第２等方性酸化物エッチングと組み合わせることによって達成するものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  13. 請求項７に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、この方法は、
    フィン本体が独立状態となるように、基板表面とフィン本体との間にギャップ領域を設けるステップを、
    含むものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  14. 請求項１３に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法において、基板は、エピタキシャルＳｉ−Ｇｅ層によって被覆した単結晶シリコンウエハを有し、ＳｉＧｅ層はエピタキシャルＳｉ層によって被覆し、ソースおよびドレイン領域とフィン本体とはエピタキシャルＳｉ層において構成し、ギャップ領域の形成は、フィン本体の下方におけるエピタキシャルＳｉＧｅ層の除去を有するものとする、ｆｉｎＦＥＴベース不揮発性メモリデバイスの製造方法。
  15. 請求項１に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスを少なくとも１個有するメモリアレイ。
  16. 請求項１に記載のｆｉｎＦＥＴベース不揮発性メモリデバイスを少なくとも１個有する半導体デバイス。
JP2009507220A 2006-04-26 2007-04-19 不揮発性メモリデバイス Withdrawn JP2009535800A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06113147 2006-04-26
PCT/IB2007/051417 WO2007122567A1 (en) 2006-04-26 2007-04-19 Non-volatile memory device

Publications (1)

Publication Number Publication Date
JP2009535800A true JP2009535800A (ja) 2009-10-01

Family

ID=38477047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507220A Withdrawn JP2009535800A (ja) 2006-04-26 2007-04-19 不揮発性メモリデバイス

Country Status (6)

Country Link
US (1) US8159018B2 (ja)
EP (1) EP2013900A1 (ja)
JP (1) JP2009535800A (ja)
CN (1) CN101432852B (ja)
TW (1) TW200810109A (ja)
WO (1) WO2007122567A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093102A (ja) * 2008-10-09 2010-04-22 Tokyo Electron Ltd メモリ装置
JP2013055206A (ja) * 2011-09-03 2013-03-21 Takehide Shirato 半導体装置及びその製造方法
JP2015516678A (ja) * 2012-03-31 2015-06-11 サイプレス セミコンダクター コーポレーション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
US10304968B2 (en) 2007-05-25 2019-05-28 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US10312336B2 (en) 2007-05-25 2019-06-04 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US10374067B2 (en) 2007-05-25 2019-08-06 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US10903068B2 (en) 2007-05-25 2021-01-26 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868100B1 (ko) * 2007-03-05 2008-11-11 삼성전자주식회사 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
JP2011507231A (ja) * 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ シリコン−ゲルマニウムナノワイヤ構造およびその形成方法
CN101719500B (zh) * 2009-12-01 2011-09-21 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
CN101719501B (zh) * 2009-12-01 2011-07-20 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
US8614152B2 (en) 2011-05-25 2013-12-24 United Microelectronics Corp. Gate structure and a method for forming the same
US8772860B2 (en) 2011-05-26 2014-07-08 United Microelectronics Corp. FINFET transistor structure and method for making the same
US9184100B2 (en) 2011-08-10 2015-11-10 United Microelectronics Corp. Semiconductor device having strained fin structure and method of making the same
US9105660B2 (en) 2011-08-17 2015-08-11 United Microelectronics Corp. Fin-FET and method of forming the same
US8853013B2 (en) 2011-08-19 2014-10-07 United Microelectronics Corp. Method for fabricating field effect transistor with fin structure
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8691651B2 (en) 2011-08-25 2014-04-08 United Microelectronics Corp. Method of forming non-planar FET
US8441072B2 (en) 2011-09-02 2013-05-14 United Microelectronics Corp. Non-planar semiconductor structure and fabrication method thereof
US8426277B2 (en) 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process
US8497198B2 (en) 2011-09-23 2013-07-30 United Microelectronics Corp. Semiconductor process
US8722501B2 (en) 2011-10-18 2014-05-13 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8772149B2 (en) 2011-10-19 2014-07-08 International Business Machines Corporation FinFET structure and method to adjust threshold voltage in a FinFET structure
US8575708B2 (en) 2011-10-26 2013-11-05 United Microelectronics Corp. Structure of field effect transistor with fin structure
US8871575B2 (en) 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
US8278184B1 (en) 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor
US8426283B1 (en) 2011-11-10 2013-04-23 United Microelectronics Corp. Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate
US8440511B1 (en) * 2011-11-16 2013-05-14 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8604548B2 (en) 2011-11-23 2013-12-10 United Microelectronics Corp. Semiconductor device having ESD device
US8803247B2 (en) 2011-12-15 2014-08-12 United Microelectronics Corporation Fin-type field effect transistor
US8698199B2 (en) 2012-01-11 2014-04-15 United Microelectronics Corp. FinFET structure
US9698229B2 (en) 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8946031B2 (en) 2012-01-18 2015-02-03 United Microelectronics Corp. Method for fabricating MOS device
US8664060B2 (en) 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US8822284B2 (en) 2012-02-09 2014-09-02 United Microelectronics Corp. Method for fabricating FinFETs and semiconductor structure fabricated using the method
US9159809B2 (en) 2012-02-29 2015-10-13 United Microelectronics Corp. Multi-gate transistor device
US9006107B2 (en) 2012-03-11 2015-04-14 United Microelectronics Corp. Patterned structure of semiconductor device and fabricating method thereof
US9159626B2 (en) 2012-03-13 2015-10-13 United Microelectronics Corp. FinFET and fabricating method thereof
US8946078B2 (en) 2012-03-22 2015-02-03 United Microelectronics Corp. Method of forming trench in semiconductor substrate
US9559189B2 (en) 2012-04-16 2017-01-31 United Microelectronics Corp. Non-planar FET
US9142649B2 (en) 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US8766319B2 (en) 2012-04-26 2014-07-01 United Microelectronics Corp. Semiconductor device with ultra thin silicide layer
US8709910B2 (en) 2012-04-30 2014-04-29 United Microelectronics Corp. Semiconductor process
US8802535B2 (en) * 2012-05-02 2014-08-12 International Business Machines Corporation Doped core trigate FET structure and method
US8691652B2 (en) 2012-05-03 2014-04-08 United Microelectronics Corp. Semiconductor process
US8877623B2 (en) 2012-05-14 2014-11-04 United Microelectronics Corp. Method of forming semiconductor device
US8470714B1 (en) 2012-05-22 2013-06-25 United Microelectronics Corp. Method of forming fin structures in integrated circuits
US9012975B2 (en) 2012-06-14 2015-04-21 United Microelectronics Corp. Field effect transistor and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8872280B2 (en) 2012-07-31 2014-10-28 United Microelectronics Corp. Non-planar FET and manufacturing method thereof
CN103594512B (zh) 2012-08-16 2017-09-05 中国科学院微电子研究所 半导体器件及其制造方法
US9318567B2 (en) 2012-09-05 2016-04-19 United Microelectronics Corp. Fabrication method for semiconductor devices
US8580634B1 (en) 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US8541274B1 (en) 2012-09-11 2013-09-24 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed after source/drain formation
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
US9159831B2 (en) 2012-10-29 2015-10-13 United Microelectronics Corp. Multigate field effect transistor and process thereof
US8728885B1 (en) 2012-12-27 2014-05-20 Globalfoundries Inc. Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
US9536792B2 (en) 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9076870B2 (en) 2013-02-21 2015-07-07 United Microelectronics Corp. Method for forming fin-shaped structure
US8841197B1 (en) 2013-03-06 2014-09-23 United Microelectronics Corp. Method for forming fin-shaped structures
US8853019B1 (en) * 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
US9196500B2 (en) 2013-04-09 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor structures
US9711368B2 (en) 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
US8853015B1 (en) 2013-04-16 2014-10-07 United Microelectronics Corp. Method of forming a FinFET structure
US8709901B1 (en) 2013-04-17 2014-04-29 United Microelectronics Corp. Method of forming an isolation structure
US9147747B2 (en) 2013-05-02 2015-09-29 United Microelectronics Corp. Semiconductor structure with hard mask disposed on the gate structure
US9000483B2 (en) 2013-05-16 2015-04-07 United Microelectronics Corp. Semiconductor device with fin structure and fabrication method thereof
US8993399B2 (en) * 2013-05-17 2015-03-31 International Business Machines Corporation FinFET structures having silicon germanium and silicon fins
US9263287B2 (en) 2013-05-27 2016-02-16 United Microelectronics Corp. Method of forming fin-shaped structure
US8802521B1 (en) 2013-06-04 2014-08-12 United Microelectronics Corp. Semiconductor fin-shaped structure and manufacturing process thereof
US9006804B2 (en) 2013-06-06 2015-04-14 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8895395B1 (en) 2013-06-06 2014-11-25 International Business Machines Corporation Reduced resistance SiGe FinFET devices and method of forming same
US9070710B2 (en) 2013-06-07 2015-06-30 United Microelectronics Corp. Semiconductor process
US8993384B2 (en) 2013-06-09 2015-03-31 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US9263282B2 (en) 2013-06-13 2016-02-16 United Microelectronics Corporation Method of fabricating semiconductor patterns
US9401429B2 (en) 2013-06-13 2016-07-26 United Microelectronics Corp. Semiconductor structure and process thereof
US9123810B2 (en) 2013-06-18 2015-09-01 United Microelectronics Corp. Semiconductor integrated device including FinFET device and protecting structure
US9048246B2 (en) 2013-06-18 2015-06-02 United Microelectronics Corp. Die seal ring and method of forming the same
WO2014209289A1 (en) * 2013-06-26 2014-12-31 Intel Corporation Non-planar semiconductor device having self-aligned fin with top blocking layer
KR102137476B1 (ko) * 2013-06-29 2020-07-24 인텔 코포레이션 메모리 및 로직을 위한 자성 엘리먼트
US9190291B2 (en) 2013-07-03 2015-11-17 United Microelectronics Corp. Fin-shaped structure forming process
US9105685B2 (en) 2013-07-12 2015-08-11 United Microelectronics Corp. Method of forming shallow trench isolation structure
US9093565B2 (en) 2013-07-15 2015-07-28 United Microelectronics Corp. Fin diode structure
US9019672B2 (en) 2013-07-17 2015-04-28 United Microelectronics Corporation Chip with electrostatic discharge protection function
US9093533B2 (en) 2013-07-24 2015-07-28 International Business Machines Corporation FinFET structures having silicon germanium and silicon channels
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
CN104347416B (zh) * 2013-08-05 2017-12-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9006805B2 (en) 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
US9105582B2 (en) 2013-08-15 2015-08-11 United Microelectronics Corporation Spatial semiconductor structure and method of fabricating the same
US9385048B2 (en) 2013-09-05 2016-07-05 United Microelectronics Corp. Method of forming Fin-FET
US9373719B2 (en) 2013-09-16 2016-06-21 United Microelectronics Corp. Semiconductor device
US9018066B2 (en) 2013-09-30 2015-04-28 United Microelectronics Corp. Method of fabricating semiconductor device structure
US9166024B2 (en) 2013-09-30 2015-10-20 United Microelectronics Corp. FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers
US9306032B2 (en) 2013-10-25 2016-04-05 United Microelectronics Corp. Method of forming self-aligned metal gate structure in a replacement gate process using tapered interlayer dielectric
US8980701B1 (en) 2013-11-05 2015-03-17 United Microelectronics Corp. Method of forming semiconductor device
US9299843B2 (en) 2013-11-13 2016-03-29 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9093302B2 (en) 2013-11-13 2015-07-28 Globalfoundries Inc. Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
US8951884B1 (en) 2013-11-14 2015-02-10 United Microelectronics Corp. Method for forming a FinFET structure
US9337195B2 (en) 2013-12-18 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN103794512B (zh) * 2014-01-15 2017-02-15 上海新储集成电路有限公司 双Finfet晶体管及其制备方法
US9362362B2 (en) 2014-04-09 2016-06-07 International Business Machines Corporation FinFET with dielectric isolated channel
US9431512B2 (en) 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
US9490340B2 (en) 2014-06-18 2016-11-08 Globalfoundries Inc. Methods of forming nanowire devices with doped extension regions and the resulting devices
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
KR102270916B1 (ko) 2015-04-06 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10361219B2 (en) * 2015-06-30 2019-07-23 International Business Machines Corporation Implementing a hybrid finFET device and nanowire device utilizing selective SGOI
US9859430B2 (en) * 2015-06-30 2018-01-02 International Business Machines Corporation Local germanium condensation for suspended nanowire and finFET devices
US9960176B2 (en) 2015-11-05 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Nitride-free spacer or oxide spacer for embedded flash memory
US10497719B2 (en) 2017-11-16 2019-12-03 Samsung Electronics Co., Ltd. Method for selectively increasing silicon fin area for vertical field effect transistors
US10840254B2 (en) 2018-05-22 2020-11-17 Macronix International Co., Ltd. Pitch scalable 3D NAND

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US7095065B2 (en) * 2003-08-05 2006-08-22 Advanced Micro Devices, Inc. Varying carrier mobility in semiconductor devices to achieve overall design goals
EP1508926A1 (en) 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
KR20060103455A (ko) 2003-12-19 2006-09-29 인피니언 테크놀로지스 아게 핀 전계 효과 트랜지스터 메모리 셀, 핀 전계 효과트랜지스터 메모리 셀 장치 및 핀 전계 효과 트랜지스터메모리 셀 제조 방법
US7005700B2 (en) * 2004-01-06 2006-02-28 Jong Ho Lee Double-gate flash memory device
KR100526889B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 핀 트랜지스터 구조
KR100528486B1 (ko) 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR100621628B1 (ko) 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
KR100678042B1 (ko) * 2004-06-11 2007-02-02 삼성전자주식회사 휴대용 디지털 통신 장치
KR100654339B1 (ko) * 2004-08-27 2006-12-08 삼성전자주식회사 비휘발성 반도체 소자 및 그 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896973B2 (en) 2007-05-25 2021-01-19 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US10903342B2 (en) 2007-05-25 2021-01-26 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US11784243B2 (en) 2007-05-25 2023-10-10 Longitude Flash Memory Solutions Ltd Oxide-nitride-oxide stack having multiple oxynitride layers
US10304968B2 (en) 2007-05-25 2019-05-28 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US11721733B2 (en) 2007-05-25 2023-08-08 Longitude Flash Memory Solutions Ltd. Memory transistor with multiple charge storing layers and a high work function gate electrode
US10374067B2 (en) 2007-05-25 2019-08-06 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US11456365B2 (en) 2007-05-25 2022-09-27 Longitude Flash Memory Solutions Ltd. Memory transistor with multiple charge storing layers and a high work function gate electrode
US10446656B2 (en) 2007-05-25 2019-10-15 Longitude Flash Memory Solutions Ltd. Memory transistor with multiple charge storing layers and a high work function gate electrode
US10312336B2 (en) 2007-05-25 2019-06-04 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US10903068B2 (en) 2007-05-25 2021-01-26 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US10593812B2 (en) 2007-05-25 2020-03-17 Longitude Flash Memory Solutions Ltd. Radical oxidation process for fabricating a nonvolatile charge trap memory device
US11056565B2 (en) 2007-05-25 2021-07-06 Longitude Flash Memory Solutions Ltd. Flash memory device and method
US11222965B2 (en) 2007-05-25 2022-01-11 Longitude Flash Memory Solutions Ltd Oxide-nitride-oxide stack having multiple oxynitride layers
JP2010093102A (ja) * 2008-10-09 2010-04-22 Tokyo Electron Ltd メモリ装置
JP2013055206A (ja) * 2011-09-03 2013-03-21 Takehide Shirato 半導体装置及びその製造方法
JP2015516678A (ja) * 2012-03-31 2015-06-11 サイプレス セミコンダクター コーポレーション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体

Also Published As

Publication number Publication date
US20090242964A1 (en) 2009-10-01
US8159018B2 (en) 2012-04-17
EP2013900A1 (en) 2009-01-14
CN101432852B (zh) 2013-01-02
TW200810109A (en) 2008-02-16
CN101432852A (zh) 2009-05-13
WO2007122567A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP2009535800A (ja) 不揮発性メモリデバイス
US7812375B2 (en) Non-volatile memory device and method of fabricating the same
US10504917B2 (en) Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
US7544565B2 (en) Semiconductor devices having a convex active region and methods of forming the same
EP1912254B1 (en) Vertical-channel FinFET SONOS memory and manufacturing method thereof
US7629220B2 (en) Method for forming a semiconductor device and structure thereof
JP5806439B2 (ja) メモリセルおよびその製造方法
JP5576400B2 (ja) フラッシュ・メモリ・デバイスおよびその製造方法
JP6688698B2 (ja) 半導体装置およびその製造方法
US7589374B2 (en) Semiconductor device and related fabrication method
KR20070090375A (ko) 비휘발성 메모리 장치 및 그 형성 방법
US9059302B2 (en) Floating gate memory device with at least partially surrounding control gate
US20060197140A1 (en) Vertical transistor NVM with body contact structure and method
US8901720B2 (en) Method for forming narrow structures in a semiconductor device
JP2005530357A (ja) 導電スペーサで拡張されたフローティングゲート
US9006815B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP2006509366A (ja) 浮遊ゲート装置において結合係数が改善された自己整合シャロートレンチ分離
JP2006513576A (ja) 改良された浮遊ゲート絶縁と浮遊ゲートの製造方法
EP1969603B1 (en) Sonos memory device with reduced short-channel effects
US9006812B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
KR100989738B1 (ko) 나선형 채널을 가지는 플래시 메모리 및 이의 제조방법
JP5363004B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090907