TW200810109A - Device for non-volatile memory applications and method for manufacturing such a device - Google Patents

Device for non-volatile memory applications and method for manufacturing such a device Download PDF

Info

Publication number
TW200810109A
TW200810109A TW096114239A TW96114239A TW200810109A TW 200810109 A TW200810109 A TW 200810109A TW 096114239 A TW096114239 A TW 096114239A TW 96114239 A TW96114239 A TW 96114239A TW 200810109 A TW200810109 A TW 200810109A
Authority
TW
Taiwan
Prior art keywords
fin
effect transistor
field effect
layer
memory device
Prior art date
Application number
TW096114239A
Other languages
English (en)
Inventor
Nader Akil
Prabhat Agarwal
Schaijk Robertus Theodorus Fransiscus Van
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200810109A publication Critical patent/TW200810109A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

200810109 九、發明說明： 【發明所屬之技術領域】 發明領域 本發明係有關於用於非依電性記憶體應用之裝置。同 5時，本發明係有關於用於製造該一裝置的方法。再者，本 發明係有關於-包含用於非依電性記憶體應用的該一裝置 之記憶體陣列，並亦有關於一包含用於非依電性記憶^應 用的該一裝置之半導體裝置。 … C先前技 10 發明背景 電荷陷捕非依電性記憶體裝裝置），諸如一氧 化矽-氮化矽-二氧化矽-矽（S0N0S)及矽_高介電值材1斗 (high K)-氮化矽-二氧化矽^夕（SmN〇S)記憶體裳置，係視 為適合的候選者，使能夠為45奈米節點及更小的互補性氧 15化金屬半導體（CM0S)衍生裝置中的快閃記憶體妒置。 SONOS及SHINOS記憶體裝置顯現相對降低的編程 (program)及擦除(erase)電壓。再者，就内嵌式NVm裝置而 言，該等裝置係相對地易於與CMOS邏輯一體成型。 平面式NVM裝置，典型地根據金屬氧化半導體場效電 20晶體(MOSFET)裝置，由於短通道效應幾乎無法超越45奈米 節點。如業界所熟知，藉由應用鰭式場效電晶體(finFET) 結構能夠達到改良裝置特性。 於一鰭式場效電晶體中，在一絕緣層之頂部上，介於 一源極區域與一汲極區域之間產生一（相對窄的）矽線（一鰭) 5 200810109 用以作為-通這。接著產生一線狀控制閘極其係與該鰭相 父。藉由-薄閘極氧化物薄膜與該鰭分離，控制閑極環繞 (於橫截面)鰭之側壁及頂部，藉由鰭通道上的閘極容許一相 對大的場效應。 5 ‘讀式場纟電晶體基Νν Μ裝置可包含一電荷捕陷堆 疊，例如，諸如一ΟΝΟ層堆疊（氧化石夕_氮化石夕_氣化石夕）或一 高介電值材料之-電荷捕陷層堆疊、一氮化石夕層以及一二 氧化石夕層。於該-電荷捕陷堆疊中，氮化石夕層係經配置用 以可控制地固持電荷。 1〇 料地，電荷顧堆疊能夠«㈣之罐及頂部。 S0N0S非依電性記憶體以及_般而言根據電荷捕陷 堆疊的非依電性記憶體之品質，易受與通道區域相鄰的底 部氧化物層之厚度影響。底部氧化物通常係為一生長氧化 物，其具有-超越藉由沉積法所構成的氧化物層的極佳品 質。典型地，生長氧化物具有較低密度的缺陷，例如，針孔。 ’、’、：氧化物厚度之—小的變化會顯著地影響電子穿 随通過底部氧化物。不同的穿«構(例如，直接穿隧、 Fowler Nordheim穿隨、改良式—丨灯⑽他如穿随）之穿 隧電流係為所熟知的，用以顯現與底部氧化物之厚度的指 20數相依性。底部氧化物的小變化導致注入氮化物層的電荷 顯著地變化朗而造成臨限電壓(針對難鱗除)的變化。 由於能夠將電荷局部化在—氮化物層中，所以一非依 電性讀體單元内底部氧化物厚度的變化會導致捕陷電荷 之局部變化以及臨限電壓的局部變化。當涵蓋通道區域的 200810109 底部氧化物厚度並不均勻時， s η λλ yV 曰蜍致具有一較高的臨限電 屋的一部分編程單元面積以及旦 (未編程译元面積。、”有-較低臨限電壓的剩餘 明確地，如此會對一鱗式 9龟晶體SONOS記憶體裝 置的扣〖生坆成非所欲之影響，苴 ^ ^ A： u ^ 底邛氧化物係在形成鰭 之後生長以及鰭具有複數晶 μ同_ θ - 數之3曰體面其之邊緣(轉換區域)具 有不同的、、、α晶定向。如此造成 风/、有局部化不同的臨限電壓 的一編程通道區域；會降低一 、、較非依電性記憶體裝置的 :人臨限祕，並致使（電子）編程窗受_著的變化。 10 15 20 【發明内容】 發明概要 本發明之一目的在於提供_鲑 …、曰式％效電晶體非依電性 記憶體裝置，其中能夠降低電子特性的變化。 藉由如申請專利範圍第1項所 、厅界疋的一鰭式場效電晶 體基非依電性記憶體裝置能夠達到該目的 有利地，由於鰭之形狀，—盔 …、用洛（corner-free)形狀， 實際上在鰭上並未呈現明顯不同 、+U的結晶體表面層。基本 上，由於所設計的幾何體，所以在社曰 、、口日日平面之間並未出現 諸如邊緣或轉換區域的不連續結構。因此，由於未有★亥等 轉換區域，所以底部氧化物之生長率與結晶定向並I相依 性。因此，底部氧化物之生長率大體上涵蓋鰭之表面传為 均句-致的。因此，底部氧化物其之厚度變化較小(若有的 話)並且-電荷捕陷堆叠因而具有更為均勻—致的穿随特性 於本發明之一觀點中，續主體係配置位在-二氧化石夕 7 200810109 層上，以及與鰭主體相鄰的二氧化矽層之一表面係凹進於 一凹處平面中。因此，藉由將與鰭相鄰的表面凹進，能夠 達到由電荷捕陷層更為完全地覆蓋鰭主體。 於本發明之一進一步觀點中，凹處平面係等於或大於 5 電荷捕陷層與頂部絕緣體層之厚度。有利地，由於閘極能 夠完全地覆蓋該環繞著鰭主體的電荷捕陷堆疊，所以改良 了非依電性記憶體裝置之編程能力。 本發明亦有關於一如申請專利範圍第7項所界定用以 製造一鰭式場效電晶體非依電性記憶體裝置的方法。 10 於本發明之一觀點中，鰭主體之構形包括在介於約850 與約1000°C之間的一升高溫度下於氫周圍環境中的退火作 業。該退火製程有利地達到表面之重建，產生無角落形狀 的鰭主體：鰭之重建(經設計）形狀缺乏明顯的晶體表面以及 為於該等晶體表面之間的轉換區域。 15 於本發明之一進一步觀點中，該方法提供一蝕刻作業 其延伸至位在鰭主體下方的絕緣層經完全地去除的一表 面。有利地，一自由懸掛的鰭主體其能夠完全地由電荷捕 陷堆疊材料所囊封提供一最大程度的覆蓋。於此具體實施 例中，電荷捕陷堆疊能夠完全地由一控制閘極所囊封，因 20 此能夠達到控制閘極與電荷捕陷堆疊之間一大體上最大的 耦合。 因此，提供一鰭式場效電晶體非依電性記憶體裝置其 中該鰭主體係為獨立式的（free-standing)。 有利地，此具體實施例藉由電荷捕陷堆疊提供通道區 8 200810109 域最大的覆蓋。 同時，此具體實施例由於閘極環繞著電荷捕陷堆最， 所以容許於電荷捕陷堆疊與閘極之間產生一最大的耦人。 本發明亦係有關於一記憶體陣列其包含至少一如上所 5述之鰭式場效電晶體非依電性記憶體裝置。 再者，本發明係有關於一半導體裝置其包含至少一如 上所述之鰭式場效電晶體非依電性記憶體裝置。 圖式簡單說明 現僅經由實例，相關於伴隨的概略圖式說明本發明之 10具體實施例，其中相同的代表符號標示相同的元件，其中： 第1圖係為-鰭式場效電晶體基非依電性記憶體裝置 的一透視佈局圖； 第2圖係為第1圖之鰭式場效電晶體基非依電性記憶體 裝置的一先丽技術閘極部分的一橫截面視圖；於第2圖中閘 15極5於八_八’方向上並非為一連續線，如同其為一記憶體狀況 (字元線）。此亦與針對第1、5、6、7圖之狀況相同。 第3圖係為在一第一製造步驟之後，本發明之-鰭式場 S電晶體基非依電性記憶體I置的—閘極部分的一橫截面 視圖； 2〇 第4圖係為在一接續製造步驟之後，第3圖之鰭式場效 電晶體基非依電性記憶體裝置的—橫截面視圖； 第5圖係為在一進一步製造步驟之後，第4圖之鰭式場 效電晶體基非依電性記憶體裝置的一橫截面視圖； 第6圖係為一加強的具體實施例中，第$圖之鰭式場效 9 200810109 5 Λ 電晶體基非依電性記憶體裝置的一橫截面視圖； 第7圖係為鰭式場效電晶體基非依電性記憶體裝置的 一第二具體實施例的一橫截面視圖； 第8圖係為第二具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第二橫截面視圖； 第9圖係為第二具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第三橫截面視圖； 第10圖係為鰭式場效電晶體基非依電性記憶體裝置的 一第三具體實施例的一橫截面視圖； 10 第11圖係為第三具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第二橫截面視圖； 第12圖係為第三具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第三橫截面視圖； 第13a、13b、13c圖係為在一第一製造步驟之後，第三 . 15 • 具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第14a、14b、14c圖係為在一接續製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第15a、15b、15c圖係為在一接續製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 20 第16a、16b、16c圖係為在一進一步製造步驟之後，第 三具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第17a、17b、17c圖係為在一進一步製造步驟之後，第 三具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第18a、18b、18c圖係分別為於第一、第二及第三橫截 10 200810109 t ’在-進—步接續製程步驟之後，第三具體實施 式場效電晶體基雜電性記憶體裝置。 ί 3¾ 較佳實施例之詳細說明 第1圖係為一鰭式場效電晶體基非依電性記憶體裝置 %_具體實施例之-透視佈局圖。 ^ 一鰭式場效電晶體結構F係配置位在一絕緣層2上的一
W曰夕層1中，例如一二氧化石夕層或是一s〇】(s〇I :絕緣層 上覆石夕）晶圓之-B0X(埋入氧化物)層。 '琢放電曰曰體結構F包含源極及汲極區域3、s、D， 、、（相對乍）線或鰭4其係位在源極與汲極區域之間並與 、、連接源極、汲極及鰭區域3、S、D、4係由矽半導體材 科所組成。鰭區域4具有-大體上矩形橫截面具有側壁部分 及一頂部部分。 15
一閘極置位在絕緣層2±介於源極與汲極 =畜胁Y方向上延伸覆蓋鰭4,大體上與鰭4之長度方向 適合的光罩係 閘極5能夠藉由一沉積製程產生，其中_ 20由微影蝕刻術所界定。 諸如摻雜多晶矽或 閘極材料能夠為任一適合的材料， 是一金屬。 ’其係與鰭4之線性 下方的電荷捕陷堆 藉由線A-A所界定的一第一横截面 方向X垂直（與第一方向垂直）並與閘極5 11 200810109 疊之面積相交。藉由線Β·Β所界定的一第二橫截面，其係與 鰭4之線性方向X垂直並與源極/汲極區域§之面積相交。 藉由線C-C所界定的一第三橫截面，其係與鰭4之線性 方向X平行並延伸橫越一源極/汲極區域§、鰭4及其他源極/ 5 汲極區域D之面積。 典型地，位在閘極下方鰭4之長度係介於30與50奈米之 間’鰭4之寬度典型地係等於或小於其之長度。 於此實例中，閘極5係顯示為一薄層線狀物件，但視其 之高度(Ζ方向）與鰭4之高度比較而定，其可為板狀。閘極 10沿著線Α·Α的方向上並非為一連續線。其僅經配置用以與一 單一鰭4結合使用。 第2圖係為位在閘極之位置處的第丨圖之鰭式場效電晶 體基非依電性記憶體裝置的一先前技術閘極部分的一橫截 面視圖。 15 鰭4係由電荷捕陷堆疊所覆蓋，包含一底部氧化物層 6、一電荷固持氮化矽層7以及一頂部絕緣層8。 電荷捕陷堆疊6、7、8係由閘極層5所覆蓋。 典型地，第一或底部氧化物層6係藉由一氧化製程生長 在鰭4之表面上。氮化矽層7及頂部絕緣層係於接續步驟中 20 沉積。 鰭4具有一大體上為矩形的橫截面，具有相對地尖銳的 邊緣及角落。典型地，就一矽鰭而言，頂部表面係為晶體 表面其具有一 {100}定向以及側壁表面其具有一 {11〇}定 向，然而鰭之角落（其係於鰭4之縱方向上延伸作為邊緣)大 12 200810109 體上未界定為二相鄰晶體表面之間的轉換區域。 由於鰭之矽表面的結晶定向上底部氧化物層6之一生 長率相依性，所以當一底部氧化物層在鰭上生長時，在頂 部及側壁表面上生長的氧化物厚度不同，因而在鰭4之角落 5上出現底部氧化物層6之厚度上的變化。 如上所述，底部氧化物層厚度的變化會導致穿隧可能 性以及電荷注入氮化物層的局部變化，並因而造成臨限電 壓的變化(針對編程或是擦除作業）。 第3圖係為在一第一製造步驟之後，本發明之一鰭式場 1〇效電晶體基非依電性記憶體裝置的一間極部分的一橫截面 視圖。 在一絕緣體上覆半導體（S〇i)晶圓上產生一鰭4。於一 與先刖技術相似的方法中，一大體上為矩形的鰭4係構成位 在SOI晶圓之埋入氧化物層2上。 15 矩形鰭4之高度可介於約5〇與約100奈米之間。矩形鰭4 之寬度可介於約1〇與約30奈米之間。 應注意的是，由於過度浸蝕，所以埋入氧化物層2相關 於鰭4係為凹入的（凹入的程度係以箭頭d表示）。 第4圖係為在一接續製造步驟之後，本發明之鰭式場效 20電晶體基非依電性記憶體裝置的一橫截面視圖。 為克服底部氧化物厚度之變化的不利影響，本發明提 供一無角落形狀的鰭主體9,亦即，所設計的形狀中至少於 鰭主體9處明顯的晶體表面（顯現為表面層）及位於其間的轉 換區域實際上並沒有。 13 200810109 由於表面之重建，所以鰭之設計形狀沒有明顯的晶體 表面以及介於該等晶體表面之間的轉換區域。 基本上，該一設計形狀具有一圓滑的幾何形狀，其中 未出現不連續部分，諸如介於結晶平面之間的邊緣及角落。 5 於與鰭4之線性方向X垂直的橫截面中，圓滑的鰭主體 9具有一大體上圓形或橢圓形狀。 在升高的溫度下（約850-1000。〇於氫的周圍環境中藉 由一退火作業步驟能夠完成將塊狀或是矩形鰭4重建成設 計鰭主體9(亦即，使鰭4之角落及邊緣圓滑化用以構成圓滑 10的鰭主體9)。例如，氣體周圍環境可為1〇〇%氫或是可為氫 與一惰性載體氣，諸如氮或氬的一混合物。可使用介於5與 500陶爾（667-66700Pa)的一壓力。退火作業時間可介於1〇 與600秒之間。 於退火製程期間，矩形鰭4之矽原子經重分佈用以構成 鰭主體9之圓滑形狀。 實務上，無角落形狀延伸至少約2/3的鰭主體之周長， 視矩形鰭4之尺寸而定。（就具有方形橫截面的一鰭4而言， 無角落形狀延伸約3/4的周長。） 應注意的是退火作業步驟能夠在沒有遮蔽下完成，因 20此源極及汲極面積同時經圓滑化。由於源極/汲極區域的厚 度大體上等於或是相當於鰭之高度，源極/汲極區域之圓滑 作業的半徑係與鰭之半徑相似。然而，當源極/汲極區域具 有較·鰭為大的水平寬度時，源極/汲極區域之主要面積係維 持平坦的。圓滑作業無論如何不致影響到與該等源極/汲極 14 200810109 區域的接點準備。 第5圖係為在一進一步製造步驟之後，本發明之鰭式場 效電晶體基非依電性記憶縣置觸一橫截面視圖。 於下一個步驟中，一底部氧化物6係生長在鰭主體9 5上。由於沒有不連續區域，諸如邊緣及角落 ，所以去除了 底部氧化物6之生長率係為鰭主體9之結晶定向之函數的相 依性。因而，涵蓋於鰭主體9之表面的底部氧化物6之生長 率大體上係為均勻一致的。因此，底部氧化物的厚度變化 較小（若有的話）。 10 再者’電荷固持層7(典型地為氮化石夕)及頂部絕緣層s 係沉積涵蓋該圓滑的鰭主體9。 頂部絕緣層8可為-二氧化石夕層或是高介電值材料層。 因此，電荷捕陷堆疊6、7、8包含一底部氧化物6、一 電何固持氮切層7以及-頂部絕緣層8，該頂部絕緣層係 15為一一氧化石夕層與一高介電值材料層的至少其中之一者。 咼介電值材料可包含二氧化铪(Hf〇2)、矽酸铪氧化合 物（HfxSiuC^o^d》、氮氧化給石夕（服腿)、氧化銘 (Ai2〇3)或氧化锆(Zr〇2)材料。 再者’氮化石夕層可由一高介電值捕陷材料所取代，例 2〇如，一石夕奈米晶體層或是一適合的高介電值材料層。 可任擇地，可使用一不同的底部絕緣層取代該底部氧 化物，諸如一沉積層像具有高矽含量的HixSi^C^。 第-或底部氧化物6的厚度約為2奈米。氮化石夕層7之厚 度、力為6奈米以及一第二或頂部絕緣層8的厚度約為8奈 15 200810109 米。其後，一閘極5係構成在電荷捕陷堆疊6、7、8上。閘 極5典型地包含一多晶矽層並典型地經配置用以將電荷捕 陷堆疊6、7、8圍住。 閘極之寬度(於方向X上)係約等於通道長度。閘極層5 5之厚度係介於約1〇與約100奈米之間。 第6圖係為一加強的具體實施例中，本發明之鰭式場效 電晶體基非依電性記憶體裝置的一橫截面視圖。
應注意的是如於第5圖中所示的鰭式場效電晶體基非 依電性記憶體裝置10顯示一次優的編程能力，因為閘極5並 〇未充分地覆蓋接近埋入氧化物層2之表面的電荷捕陷堆疊 6、7、8。在此接近埋入氧化物層2之表面的位置處可藉由 —邊緣電場(fringing electric field)而產生編程作業，鰭能夠
造成一局部化相對為低的臨限電壓。因此，在此位置處發 生洩漏。 X 15
壯為克服該一錢，*鰭式場效電晶體基雜電性記憶體 j 1 〇經改良，藉録形成矩形鰭4期間擴大過度浸钱作業 而擴大凹入程度d 20 ^㉞κ便，元成—附加的肩 4程用㈣刻埋入氧化物2,為了擴大凹人程度心 如熟知此技藝之人士所察知，視勤遣程之 及/或選擇性而定，可對過度浸姊以限制。 、藉由將凹入程度d擴大至大體上為氮化石夕句以及 氧化物概厚㈣—高蝴A(例如料 )’閉極5可將圓滑韓主體9及電制陷堆疊6、7 16 200810109 為完全地圍住。有利地，由於閘極5完全地覆蓋環繞鰭主體 9的電荷捕陷堆疊6、7、8，所以改良了編程能力。 第7圖係為本發明之鰭式場效電晶體基非依電性記憶 體裝置的一第二具體實施例的一橫截面視圖。 5 於苐7圖貫體中具有與之前圖式中所示相同的實體具 有相同的代表符號。 第7圖之橫截面係沿著如線A-A的一相同線，橫過鰭式 場效電晶體基記憶體裝置之閘極部分所取。 於此第二具體實施例中，鰭式場效電晶體基記憶體裝 10置係經配置位在一 SOI基板的一單結晶表面層上。 圓滑鰭主體9係為獨立式的。亦即，圓滑鰭主體之周圍 並未與絕緣體層2直接地接觸。因此，圓滑鰭主體9能夠完 全地由電荷捕陷堆疊6、7、8所環繞。圓滑鰭主體9之整個 周圍係由電荷捕陷堆疊6、7、8所包，圍。電荷捕陷堆疊6、7、 15 8本身係由閘極5所包圍。 應注意的是，能夠主要地依循上述與第一具體實施例 有關的方法獲得於第7圖中所示的自由懸掛式縛。接著，當 凹入程度d擴大時(見第6圖），持續侧作業至完全地將石夕鰭 下方的二氧化石夕去除的一程度，容許鰭為自由懸掛狀態。 20 政匕擴大钱刻製程能夠藉由結合用以將與籍相鄰的氧化 物部純凹入的—第一步驟之各向異性乾式敍刻，與將鰭 下方乳制勿去除的—第二步驟之各向同性乾式姓刻結合而 達成可任擇地，該第二步驟可為—濕式氧化物餘刻製程 (例如’利用—氫氟酸溶液)。 17 200810109 為防止自由懸掛的石夕籍自基板鬆開，能使用以下相關 於第三具體實施例之一鰭式場效電晶體基非依電性記憶體 裝置加以說明的一相同的結構。 根據第一及第二具體實施例，鰭式場效電晶體基非依 5 電性記憶體裝置係構成位在一SOI晶圓上，同時於一第三具 體實施例中，鰭式場效電晶體基非依電性記憶體裝置係構 成位在具有一埋入式秒錯層的一早晶碎基板上。再者，根 據第三具體實施例，該雜係如第7圖中所示為自由懸掛的。 以下將說明構成第三具體實施例之鰭式場效電晶體基非依 1〇 電性記憶體裝置的方法。 第8圖係為第二具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第二橫截面視圖。 第8圖之橫截面係沿著與線B-B相同的線，橫過鰭式場 效電晶體基非依電性記憶體裝置之源極/汲極區域3、s、d 15 所取。 源極/沒極區域3、S、D係構成在SOI基板之單晶矽表面 層中，該等區域為塊狀並於閘極5之位置處與圓滑鰭主體9 之寬度相較為寬(W2>W)。 在源極/汲極區域3、S、D下方，絕緣層2顯示一凹入部 2〇分2a。由於相關於第7圖說明的擴大蝕刻製程之(部分的）各 向同性，因而產生凹入部分2a。 第9圖係為第二具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第三橫截面視圖。 第9圖之橫截面係沿著與線C-C相同的線所取，其係自 18 200810109 -源極級極區_延伸至另n沒㈣域d。 圓/月的韓主體9與源極/汲極區域s、D相互連接。在閘 極5及電荷捕陷堆疊6、7、8所坐落區域的外側， 圓滑的鰭 主體9係與絕緣層2以間隙區域24隔開。 5 $ 1 ^圖係為本發明之鰭式場效電晶體基非依電性記憶 體衣置的f二具體實施例的一橫截面視圖。 於第10圖貫體中具有與之前圖式中所示相同的實體具 有相同的代表符號。 第10圖之k截面係沿著如線Α·Α的〆相同線，橫過韓 10式場效電晶體基記憶料置之閘極部分所取。 /於此第三具體實施例中、鰭式場效電晶體基記憶體裝 置係經配置位在—半導體基板2G的-單結日日日表面層上。 圓/月籍主體9係為獨立式的。亦即，圓滑縛主體之周圍 並未與基板20直接地接觸。因此，圓滑籍主體9能夠完全地 15由ι荷捕堆、7、8所環繞。圓滑_主體9之整個周圍 係由電何捕陷堆疊6、7、8所包圍。電荷捕陷堆疊6、7、8 本身係由閘極5所包圍。 一第二電荷捕陷堆46、7、8係存在於閘極5與基板2〇 之間。於基板20之石夕表面層中，界定一塊狀通道區域21。 20 通道區域21係配置在絕緣區域22之間。 圓滑鑛主體9及塊狀通㈣域21具有大體上相同的寬 度W。 第11圖係為第一具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的―第二_面視圖。 19 200810109 第U圖之橫截面係沿著如線B-B的一相同線，橫過鰭式 %效電晶體基記憶體裝置之源極/沒極區域3S、D所取。 在半導體基板20之單晶石夕表面層上，其係為塊狀並於 閘極5與電荷捕陷堆疊6、7、8(橫截面A-A)處與通道區域21 5相較相對地為寬(W2>W)，剩餘的磊晶以(^層 23(SiGe :矽 鍺)係配置在源極/没極區域3、S、D中。 磊晶SiGe層23可具有約為5〇奈米的厚度。 源極/沒極區域3係配置位在剩餘磊晶义〇6層23之頂部 上。源極/汲極區域3係相關於剩餘磊晶81(^層23及半導體 ίο基板之單晶石夕表面層而外延的。 於橫截面B-B處，外延的源極/汲㈣域3之 寬度W2， 於k截面Α·Α之位置處大體上係大於圓賴主體4之寬度。 第12圖係為第三具體實施例之鰭式場效電晶體基非依 電性⑽體裝置的-第三橫截面視圖。 15 第9*Ά截面係沿著如線C-C的-相同線所取，其自 一源極/汲純域s延伸至另_源極/祕區域D。 11/月的’主體9與源極/及極區域s、D相互連接。在問 和5及包何捕陷堆豐6、7、8所坐落區域的外侧，圓滑的鰭 體9係與基板2G之表面層以間隙區域％隔開。 W 4細地說賴第三具體實施例結合的一 於剩餘的第I3a、 ▲ h i3b、13c，l7a、17b、17c圖中，以一 多考付说’a’標不的戶斥女 “心 叮有圖式係與第一橫截面A-A有關，以 一苓考符號，b，標示的私士 W所有圖式係與第二橫截面B-B有關以 20 200810109 及以一參考符號，C，標示的所有圖式係與第三橫截面C_c有關。 於第二具體實施例中，基板20典型地係為一單晶矽晶 圓，其上沉積有一磊晶Si-Ge層23。由一覆蓋層26所覆蓋的 一蟲晶矽層25係構成位在SiGe層23之頂部上。覆蓋層26典 5 型地係為一氮化石夕層。 覆蓋層26典型地可具有一約為20-30奈米至約1〇〇奈米 的厚度。 第13a、13b、13c圖係為在一第一製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置。 10 配置一光罩（未顯示）俾便界定一寬度為W的鰭狀結 構。縫狀結構包含矽表面層21、磊晶矽鍺層23、磊晶矽層 25及覆蓋層26。 接著’藉由鍅刻位在ϋ狀結構侧面的凹部分R而產生續 狀結構。凹部分R延伸進入位在石夕表面層21下方的半導體基 15 板20中。 第14a、14b、14c圖係為在一接續製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置。 於此加工步驟中，二氧化矽係沉積在半導體基板2〇 上’用以填塞凹部分R作為場氧化層（行似〇xi(je)27。接著， 2〇完成一化學機械拋光(CMP)步驟用以將二氧化石夕與使用作 為CMP步驟之停止層的覆蓋層26同高度。 第15a、15b、15c圖係為在一接續製造步驟之後，第三 具體實施例之II式場效電晶體基非依電性記憶體裝置。 於此製造步驟中’完成場氧化層27的一回餘 21 200810109 (etch-back)。藉由回餘而去除的二氧化石夕之總量，讓一餘刻 場氧化層22之表面高度係低於矽表面層21之高度。接著， 覆盍層26係藉由一選擇性蝕刻加以去除。 接著’磊晶以七^層23係藉由一高選擇性蝕刻製程而去 β 5除。該㈣製程可為-乾絲職程或是—濕式侧製程。 蝕刻製程經控制俾便避免過度浸蝕。蝕刻作業應僅去 除超過大體上等於先前所界定鰭狀結構之寬度…的一段蝕 刻距離之磊晶8沿6層。藉由此製程，低於磊晶矽層25的磊 晶SiGe層23作為一犧牲層，並係如第15a圖之橫截面a-A所 10示凡全地去除。於此階段，於此橫截面中，橫樑狀蠢晶石夕 層25係為獨立式的。橫樑狀蠢晶;g夕層25係與石夕表面層21隔 開一間隙區域24。 配置對於蝕刻製程的控制用以確保剩餘的磊晶SiGe層 23繼續存在於源極/汲極區域3、S、D中。 • 15 如第15b圖之橫截面B-B中所示，於此加工步驟中，控 制磊晶si〇e層23之蝕刻作業容許一剩餘的磊晶siGe層23繼 續存在於源極/汲極區域中低於磊晶矽層3，因為在上述橫 截面A-A之位置處，源極/汲極區域之寬度W2係大於磊晶石夕 層25之寬度W。 • 20 同時，如於第15c圖之橫截面C-C中所示，一剩餘的蠢 晶SiGe層23繼續存在於源極/汲極區域3中低於磊晶矽層， 因為在上述橫截面A-A之位置處，源極/汲極區域3之寬度係 大於磊晶矽層25之寬度W。 典型地’應注思的疋用以去除SiGe的一乾式姓刻製程 22 200810109 包含一氟基化學作用。 第16a、16b、16c圖係為在一進一步製造步驟之後，第 三具體實施例之鰭式場效電晶體基非依電性記憶體裝置。 於此製造步驟中，獨立式橫樑狀磊晶矽層25係藉由在 5 升南的溫度下（約850-1000 C )於氮周圍環境中的一退火步 驟加以圓滑化。於此退火製程期間，獨立式橫樑狀蠢晶石夕 層25之矽原子本身重新分佈用以構成鰭主體9之圓滑形 狀。原則上，同時將第13b圖中石夕S/D區域之邊緣圓滑化。 在用以提供圓滑鰭主體9的退火步驟之後，電荷捕陷堆 10疊6、7、8係藉由接續地生長一第一或底部氧化物6，接著 沉積一氮化矽層7以及最後地沉積一第二或頂部氧化物層8 而構成。 弟一或底部氧化物6係為熱生長。氮化石夕層7及第二氧 化物層8係藉由一個別的化學蒸氣沉積製程所構成。
20 應注意的是-第二電荷捕陷堆疊係構成在石夕表面層Μ 上位在圓滑鰭主體下方。同時，於源極級極區域3之位置 處，磊晶矽層25之表面係藉由電荷捕陷堆疊6、7、8所覆蓋。 同樣地，於形成電荷捕陷堆疊6、7、8期間暴露的剩餘 磊晶SiGe層23之表面係由電荷捕陷堆疊6、7、$所覆芸。 第17a、17b、17竭係為在—進-步製造步驟之後，第 三具體實施例m場效電晶體基非依·記憶體裝置。 於此製以步驟中，一多晶石夕層5係藉由化學蒸氣沉積法 (CVD)加以沉積。 所觀察的是化學蒸氣沉積法料^⑪層$之保形生 23 200810109 長(conformal growth)。藉由多晶石夕之化學蒸氣沉積而完成 填塞諸如間隙區域24的水平間隙。 第18a、18b、18c圖係分別為於第一、第二及第三橫截 面視圖中，在一進一步接續製程步驟之後的鰭式場效電晶 5 體基非依電性記憶體裝置。 於閘極區域中配置一光罩Ml用以於此位置覆蓋多晶 矽層5。再者，在多晶矽層5於閘極區域中維持未受損傷的 ^ 該一方式下施以一蝕刻製程用以將多晶矽層5圖案化。於源 極/汲極區域3、S、D處，藉由蝕刻製程將多晶矽層5去除。 10 應注意的是，於源極/汲極區域處，亦藉由多晶矽蝕刻製程 將ΟΝΟ堆疊8去除。 應進一步注意的是於圓滑鰭主體9與單晶矽表面層21 之間的空間中，亦即，由光罩Ml所界定的閘極區域外侧， 將多晶矽層5與電荷捕陷堆疊6、7、8自間隙區域24去除。 ^ 15 在蝕刻多晶矽層之後，可將（剩餘的）光罩Ml去除。 ^ - 弟一及第三具體實施例提供一自由懸掛式圓滑it主 體’其係由一實際上具有均勻厚度的ΟΝΟ堆疊6、7、8所覆 蓋’並且ΟΝΟ堆疊與圓滑鰭主體9實際上有最佳的耦合。 有利地，構成第二具體實施例的方法係為具有一完全 2〇覆蓋鰭之一相對簡單的製程，較施用至一犧牲的SiGe層23 的第三具體實施例之方法簡單。 對比地，第三方法具有一有利的基板，其之一埋入式 SiGe層的成本低於第二具體實施例中所使用的301基板。 再者，如熟知此技藝之人士所熟知的，就每一第一、 24 200810109 第二及第三具體實施例而言，能夠完成一些附加的加工步 驟。源極/汲極區域3之電子性質能夠藉由一植入製程改變 該等區域之摻雜物程度而加以調整。於後段製程(back_end process)期間，可沉積一鈍化層用以覆蓋鰭式場效電晶體結 5構；產生與源極/汲極區域3及與閘極5之接點，以及藉由一 些金屬化製程提供互連線路。 熟知此技藝之人士應顯而易見的是能夠構想並經歸併 用以貝^本叙明之其他具體實施例，而不致背離本發明之 真實精神，本發明之範疇係僅藉由最終所授予之附加的申 10請專利範圍加以限定。本說明書之說明内容並不意欲用以 限定本發明。 【圖式簡單說^明】 第1圖係為一鰭式場效電晶體基非依電性記憶體裝置 的一透視佈局圖； 15 第2圖係為第1圖之鰭式場效電晶體基非依電性記憶體 裝置的一先前技術閘極部分的一橫截面視圖；於第2圖中閘 極5於A-A’方向上並非為一連續線，如同其為一記憶體狀況 (字元線）。此亦與針對第丨、5、6、7圖之狀況相同。 第3圖係為在一第一製造步驟之後，本發明之一鰭式場 20效電晶體基非依電性記憶體裝置的一閘極部分的一橫截面 視圖； 第4圖係為在一接續製造步驟之後，第3圖之鰭式場效 電晶體基非依電性記憶體裝置的一橫截面視圖； 第5圖係為在一進一步製造步驟之後，第4圖之鰭式場 25 200810109 效電晶體基非依電性記憶體裝置的一橫截面視圖； 第6圖係為一加強的具體實施例中，第5圖之鰭式場效 電晶體基非依電性記憶體裝置的一橫截面視圖； 第7圖係為鰭式場效電晶體基非依電性記憶體裝置的 5 一第二具體實施例的一橫截面視圖； 第8圖係為第二具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第二橫截面視圖； 第9圖係為第二具體實施例之鰭式場效電晶體基非依 W 電性記憶體裝置的一第三橫截面視圖； 10 第10圖係為鰭式場效電晶體基非依電性記憶體裝置的 一第三具體實施例的一橫截面視圖； 第11圖係為第三具體實施例之鰭式場效電晶體基非依 電性記憶體裝置的一第二橫截面視圖； 第12圖係為第三具體實施例之鰭式場效電晶體基非依 -15 電性記憶體裝置的一第三橫截面視圖； 第13a、13b、13c圖係為在一第一製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第14a、14b、14c圖係為在一接續製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 20 第15a、15b、15c圖係為在一接續製造步驟之後，第三 具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第16a、16b、16c圖係為在一進一步製造步驟之後，第 三具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第17a、17b、17c圖係為在一進一步製造步驟之後，第 26 200810109 三具體實施例之鰭式場效電晶體基非依電性記憶體裝置； 第18a、18b、18c圖係分別為於第一、第二及第三橫截 面視圖中，在一進一步接續製程步驟之後，第三具體實施 例之鰭式場效電晶體基非依電性記憶體裝置。 【主要元件符號說明】 1…單晶矽層 2…絕緣層 2a...凹入部分
3 ’ S ’ D…源極及>及極區域/蠢晶碎層 4···縛 5…閘極/多晶石夕層 6.. .底部氧化物層 7.. .電荷固持氮化石夕層 8·.·頂部絕緣層 9.. .籍主體 10…鰭式場效電晶體基非依電性記憶體裝置 20…半導體基板 21…塊狀通道/石夕表面層 22…絕緣區域/钱刻場氧化層 23…蠢晶砍錯層 24…間隙區域 25…蠢晶碎層 26···覆蓋層 27···場氧化層 27 200810109 F...鰭式場效電晶體結構 Ml...光罩 R···凹部分

Claims (1)

  1. 200810109 十、申請專利範圍： 1. 一種位在一半導體基板上的鰭式場效電晶體非依電性 記憶體裝置，其包含源極及汲極區域、——鰭主體、——電 ^ 荷捕陷堆疊及一閘極；該鰭主體於源極區域與汲極區域 5 之間延伸，鰭連接源極區域與汲極區域；該電荷捕陷堆 =¾& 疊經配置用以覆蓋至少一部分之鰭主體；閘極經配置用 以在鰭主體之位置處覆蓋電荷捕陷堆疊，以及鰭主體具 有一無角落形狀。 ® 2.如申請專利範圍第1項之鰭式場效電晶體非依電性記憶 10 體裝置，其中該鰭主體之無角落形狀係為一圓滑化形狀。 3. 如申請專利範圍第1或2項之鰭式場效電晶體非依電性 記憶體裝置，其中該鰭主體具有一橢圓形狀之至少一圓 形形狀。 4. 如申請專利範圍第1項之鰭式場效電晶體非依電性記憶 * 15 體裝置，其中該鰭主體係配置在一二氧化矽層上，以及 ^ ^ 與鰭主體相鄰的二氧化砍層之一表面係凹入至一凹入 表面。 5. 如申請專利範圍第4項之鰭式場效電晶體非依電性記憶 體裝置，其中該凹入表面係等於或是大於電荷捕陷層及 20 頂部絕緣體層之厚度。 6. 如申請專利範圍第1項之鰭式場效電晶體非依電性記憶 體裝置，其中該鰭主體係為獨立式的。 7. —種用於製造一位在一半導體基板上的鰭式場效電晶 體非依電性記憶體裝置的方法，該裝置包含源極及汲極 29 200810109 區域、一鰭主體、一電荷捕陷堆疊及一閘極；該鰭主體 於源極區域與汲極區域之間延伸，鰭連接源極區域與汲 極區域；該電荷捕陷堆疊經配置用以覆蓋至少一部分之 鰭主體；閘極經配置用以在鰭主體之位置處覆蓋電荷捕 5 陷堆疊，該方法包含： 將該鰭主體構形為具有一無角落形狀。 8. 如申請專利範圍第7項之製造一鰭式場效電晶體非依電 性記憶體裝置的方法，其中該構形鰭主體包含在介於約 850與約1000°C之間的一升高溫度下於氫周圍環境中的 10 退火作業。 9. 如申請專利範圍第7項之製造一鰭式場效電晶體非依電 性記憶體裝置的方法，其中該基板(絕緣層上覆矽（SOI)) 包含一絕緣層，其係以一單晶矽層所覆蓋；源極及汲極 區域及鰭主體係配置在該單晶矽層中，與源極及汲極區 15 域及鰭主體相鄰的絕緣層係凹入於一凹入表面。 10. 如申請專利範圍第9項之製造一鰭式場效電晶體非依電 性記憶體裝置的方法，其中該包含一蝕刻作業用以提供 一凹入表面，其係等於或是大於電荷捕陷層及頂部絕緣 體層之厚度。 20 11.如申請專利範圍第10項之製造一鰭式場效電晶體非依 電性記憶體裝置的方法，其中該蝕刻作業係擴大至一表 面，位在鰭主體下方的絕緣層係完全地去除。 12.如申請專利範圍第11項之製造一鰭式場效電晶體非依 電性記憶體裝置的方法，其中該蝕刻作業藉由結合用以 30 200810109 將鰭主體下方的絕緣層部分地凹入的一第一各向異性 乾式蝕刻，與將鰭主體下方的絕緣層去除的一第二各向 同性氧化物蝕刻結合而達成。 _ 13.如申請專利範圍第7項之製造一鰭式場效電晶體非依電 5 性記憶體裝置的方法，其中該方法包含： 以鰭主體係為獨立式的該一方式下，在基板之一表 面與鰭主體之間提供一間隙區域。 14. 如申請專利範圍第13項之製造一鰭式場效電晶體非依 電性記憶體裝置的方法，其中該基板包含一由一磊晶矽 10 鍺層所覆蓋的單晶矽晶圓，該矽鍺層係由一磊晶矽層所 覆蓋；源極及汲極區域以及鰭主體係配置位在磊晶矽層 中以及其中所準備的間隙區域包含去除位在鰭主體下 方的蠢晶碎錯層。 15. —種記憶體陣列，其包含至少一如申請專利範圍第1項 —15 之鰭式場效電晶體非依電性記憶體裝置。 - 16. —種半導體裝置，其包含至少一如申請專利範圍第1項 之鰭式場效電晶體非依電性記憶體裝置。 31
TW096114239A 2006-04-26 2007-04-23 Device for non-volatile memory applications and method for manufacturing such a device TW200810109A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP06113147 2006-04-26

Publications (1)

Publication Number Publication Date
TW200810109A true TW200810109A (en) 2008-02-16

Family

ID=38477047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096114239A TW200810109A (en) 2006-04-26 2007-04-23 Device for non-volatile memory applications and method for manufacturing such a device

Country Status (6)

Country Link
US (1) US8159018B2 (zh)
EP (1) EP2013900A1 (zh)
JP (1) JP2009535800A (zh)
CN (1) CN101432852B (zh)
TW (1) TW200810109A (zh)
WO (1) WO2007122567A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780217B2 (en) 2013-06-26 2017-10-03 Intel Corporation Non-planar semiconductor device having self-aligned fin with top blocking layer

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868100B1 (ko) * 2007-03-05 2008-11-11 삼성전자주식회사 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
JP2011507231A (ja) * 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ シリコン−ゲルマニウムナノワイヤ構造およびその形成方法
JP2010093102A (ja) * 2008-10-09 2010-04-22 Tokyo Electron Ltd メモリ装置
CN101719500B (zh) * 2009-12-01 2011-09-21 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
CN101719501B (zh) * 2009-12-01 2011-07-20 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
CN101986435B (zh) * 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
US8614152B2 (en) 2011-05-25 2013-12-24 United Microelectronics Corp. Gate structure and a method for forming the same
US8772860B2 (en) 2011-05-26 2014-07-08 United Microelectronics Corp. FINFET transistor structure and method for making the same
US9184100B2 (en) 2011-08-10 2015-11-10 United Microelectronics Corp. Semiconductor device having strained fin structure and method of making the same
US9105660B2 (en) 2011-08-17 2015-08-11 United Microelectronics Corp. Fin-FET and method of forming the same
US8853013B2 (en) 2011-08-19 2014-10-07 United Microelectronics Corp. Method for fabricating field effect transistor with fin structure
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8691651B2 (en) 2011-08-25 2014-04-08 United Microelectronics Corp. Method of forming non-planar FET
US8441072B2 (en) 2011-09-02 2013-05-14 United Microelectronics Corp. Non-planar semiconductor structure and fabrication method thereof
JP5667017B2 (ja) * 2011-09-03 2015-02-12 猛英 白土 半導体装置及びその製造方法
US8426277B2 (en) 2011-09-23 2013-04-23 United Microelectronics Corp. Semiconductor process
US8497198B2 (en) 2011-09-23 2013-07-30 United Microelectronics Corp. Semiconductor process
US8722501B2 (en) 2011-10-18 2014-05-13 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8772149B2 (en) 2011-10-19 2014-07-08 International Business Machines Corporation FinFET structure and method to adjust threshold voltage in a FinFET structure
US8575708B2 (en) 2011-10-26 2013-11-05 United Microelectronics Corp. Structure of field effect transistor with fin structure
US8871575B2 (en) 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
US8278184B1 (en) 2011-11-02 2012-10-02 United Microelectronics Corp. Fabrication method of a non-planar transistor
US8426283B1 (en) 2011-11-10 2013-04-23 United Microelectronics Corp. Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate
US8440511B1 (en) * 2011-11-16 2013-05-14 United Microelectronics Corp. Method for manufacturing multi-gate transistor device
US8604548B2 (en) 2011-11-23 2013-12-10 United Microelectronics Corp. Semiconductor device having ESD device
US8803247B2 (en) 2011-12-15 2014-08-12 United Microelectronics Corporation Fin-type field effect transistor
US8698199B2 (en) 2012-01-11 2014-04-15 United Microelectronics Corp. FinFET structure
US9698229B2 (en) 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8946031B2 (en) 2012-01-18 2015-02-03 United Microelectronics Corp. Method for fabricating MOS device
US8664060B2 (en) 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US8822284B2 (en) 2012-02-09 2014-09-02 United Microelectronics Corp. Method for fabricating FinFETs and semiconductor structure fabricated using the method
US9159809B2 (en) 2012-02-29 2015-10-13 United Microelectronics Corp. Multi-gate transistor device
US9006107B2 (en) 2012-03-11 2015-04-14 United Microelectronics Corp. Patterned structure of semiconductor device and fabricating method thereof
US9159626B2 (en) 2012-03-13 2015-10-13 United Microelectronics Corp. FinFET and fabricating method thereof
US8946078B2 (en) 2012-03-22 2015-02-03 United Microelectronics Corp. Method of forming trench in semiconductor substrate
EP2831917A4 (en) * 2012-03-31 2015-11-04 Cypress Semiconductor Corp OXIDE-NITRIDE-OXIDE STACK WITH MULTIPLE OXYNITRIDE LAYERS
US9559189B2 (en) 2012-04-16 2017-01-31 United Microelectronics Corp. Non-planar FET
US9142649B2 (en) 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US8766319B2 (en) 2012-04-26 2014-07-01 United Microelectronics Corp. Semiconductor device with ultra thin silicide layer
US8709910B2 (en) 2012-04-30 2014-04-29 United Microelectronics Corp. Semiconductor process
US8802535B2 (en) * 2012-05-02 2014-08-12 International Business Machines Corporation Doped core trigate FET structure and method
US8691652B2 (en) 2012-05-03 2014-04-08 United Microelectronics Corp. Semiconductor process
US8877623B2 (en) 2012-05-14 2014-11-04 United Microelectronics Corp. Method of forming semiconductor device
US8470714B1 (en) 2012-05-22 2013-06-25 United Microelectronics Corp. Method of forming fin structures in integrated circuits
US9012975B2 (en) 2012-06-14 2015-04-21 United Microelectronics Corp. Field effect transistor and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US8872280B2 (en) 2012-07-31 2014-10-28 United Microelectronics Corp. Non-planar FET and manufacturing method thereof
CN103594512B (zh) 2012-08-16 2017-09-05 中国科学院微电子研究所 半导体器件及其制造方法
US9318567B2 (en) 2012-09-05 2016-04-19 United Microelectronics Corp. Fabrication method for semiconductor devices
US8541274B1 (en) 2012-09-11 2013-09-24 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed after source/drain formation
US8580634B1 (en) 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
US9159831B2 (en) 2012-10-29 2015-10-13 United Microelectronics Corp. Multigate field effect transistor and process thereof
US8728885B1 (en) 2012-12-27 2014-05-20 Globalfoundries Inc. Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
US9536792B2 (en) 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9076870B2 (en) 2013-02-21 2015-07-07 United Microelectronics Corp. Method for forming fin-shaped structure
US8841197B1 (en) 2013-03-06 2014-09-23 United Microelectronics Corp. Method for forming fin-shaped structures
US8853019B1 (en) * 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
US9196500B2 (en) 2013-04-09 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor structures
US9711368B2 (en) 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
US8853015B1 (en) 2013-04-16 2014-10-07 United Microelectronics Corp. Method of forming a FinFET structure
US8709901B1 (en) 2013-04-17 2014-04-29 United Microelectronics Corp. Method of forming an isolation structure
US9147747B2 (en) 2013-05-02 2015-09-29 United Microelectronics Corp. Semiconductor structure with hard mask disposed on the gate structure
US9000483B2 (en) 2013-05-16 2015-04-07 United Microelectronics Corp. Semiconductor device with fin structure and fabrication method thereof
US8993399B2 (en) * 2013-05-17 2015-03-31 International Business Machines Corporation FinFET structures having silicon germanium and silicon fins
US9263287B2 (en) 2013-05-27 2016-02-16 United Microelectronics Corp. Method of forming fin-shaped structure
US8802521B1 (en) 2013-06-04 2014-08-12 United Microelectronics Corp. Semiconductor fin-shaped structure and manufacturing process thereof
US9006804B2 (en) 2013-06-06 2015-04-14 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8895395B1 (en) 2013-06-06 2014-11-25 International Business Machines Corporation Reduced resistance SiGe FinFET devices and method of forming same
US9070710B2 (en) 2013-06-07 2015-06-30 United Microelectronics Corp. Semiconductor process
US8993384B2 (en) 2013-06-09 2015-03-31 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US9263282B2 (en) 2013-06-13 2016-02-16 United Microelectronics Corporation Method of fabricating semiconductor patterns
US9401429B2 (en) 2013-06-13 2016-07-26 United Microelectronics Corp. Semiconductor structure and process thereof
US9123810B2 (en) 2013-06-18 2015-09-01 United Microelectronics Corp. Semiconductor integrated device including FinFET device and protecting structure
US9048246B2 (en) 2013-06-18 2015-06-02 United Microelectronics Corp. Die seal ring and method of forming the same
US10483455B2 (en) * 2013-06-29 2019-11-19 Intel Corporation Magnetic element for memory and logic
US9190291B2 (en) 2013-07-03 2015-11-17 United Microelectronics Corp. Fin-shaped structure forming process
US9105685B2 (en) 2013-07-12 2015-08-11 United Microelectronics Corp. Method of forming shallow trench isolation structure
US9093565B2 (en) 2013-07-15 2015-07-28 United Microelectronics Corp. Fin diode structure
US9019672B2 (en) 2013-07-17 2015-04-28 United Microelectronics Corporation Chip with electrostatic discharge protection function
US9093533B2 (en) 2013-07-24 2015-07-28 International Business Machines Corporation FinFET structures having silicon germanium and silicon channels
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
CN104347416B (zh) * 2013-08-05 2017-12-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9006805B2 (en) 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
US9105582B2 (en) 2013-08-15 2015-08-11 United Microelectronics Corporation Spatial semiconductor structure and method of fabricating the same
US9385048B2 (en) 2013-09-05 2016-07-05 United Microelectronics Corp. Method of forming Fin-FET
US9373719B2 (en) 2013-09-16 2016-06-21 United Microelectronics Corp. Semiconductor device
US9018066B2 (en) 2013-09-30 2015-04-28 United Microelectronics Corp. Method of fabricating semiconductor device structure
US9166024B2 (en) 2013-09-30 2015-10-20 United Microelectronics Corp. FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers
US9306032B2 (en) 2013-10-25 2016-04-05 United Microelectronics Corp. Method of forming self-aligned metal gate structure in a replacement gate process using tapered interlayer dielectric
US8980701B1 (en) 2013-11-05 2015-03-17 United Microelectronics Corp. Method of forming semiconductor device
US9299843B2 (en) 2013-11-13 2016-03-29 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9093302B2 (en) 2013-11-13 2015-07-28 Globalfoundries Inc. Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
US8951884B1 (en) 2013-11-14 2015-02-10 United Microelectronics Corp. Method for forming a FinFET structure
US9337195B2 (en) 2013-12-18 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN103794512B (zh) * 2014-01-15 2017-02-15 上海新储集成电路有限公司 双Finfet晶体管及其制备方法
US9362362B2 (en) 2014-04-09 2016-06-07 International Business Machines Corporation FinFET with dielectric isolated channel
US9490340B2 (en) 2014-06-18 2016-11-08 Globalfoundries Inc. Methods of forming nanowire devices with doped extension regions and the resulting devices
US9431512B2 (en) 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
KR102255174B1 (ko) 2014-10-10 2021-05-24 삼성전자주식회사 활성 영역을 갖는 반도체 소자 및 그 형성 방법
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
KR102270916B1 (ko) 2015-04-06 2021-06-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10361219B2 (en) * 2015-06-30 2019-07-23 International Business Machines Corporation Implementing a hybrid finFET device and nanowire device utilizing selective SGOI
US9859430B2 (en) * 2015-06-30 2018-01-02 International Business Machines Corporation Local germanium condensation for suspended nanowire and finFET devices
US9960176B2 (en) * 2015-11-05 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Nitride-free spacer or oxide spacer for embedded flash memory
US10497719B2 (en) 2017-11-16 2019-12-03 Samsung Electronics Co., Ltd. Method for selectively increasing silicon fin area for vertical field effect transistors
US10840254B2 (en) 2018-05-22 2020-11-17 Macronix International Co., Ltd. Pitch scalable 3D NAND

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US7095065B2 (en) * 2003-08-05 2006-08-22 Advanced Micro Devices, Inc. Varying carrier mobility in semiconductor devices to achieve overall design goals
EP1508926A1 (en) * 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
KR20060103455A (ko) * 2003-12-19 2006-09-29 인피니언 테크놀로지스 아게 핀 전계 효과 트랜지스터 메모리 셀, 핀 전계 효과트랜지스터 메모리 셀 장치 및 핀 전계 효과 트랜지스터메모리 셀 제조 방법
US7005700B2 (en) * 2004-01-06 2006-02-28 Jong Ho Lee Double-gate flash memory device
KR100526889B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 핀 트랜지스터 구조
KR100528486B1 (ko) 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
KR100678042B1 (ko) * 2004-06-11 2007-02-02 삼성전자주식회사 휴대용 디지털 통신 장치
KR100654339B1 (ko) * 2004-08-27 2006-12-08 삼성전자주식회사 비휘발성 반도체 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780217B2 (en) 2013-06-26 2017-10-03 Intel Corporation Non-planar semiconductor device having self-aligned fin with top blocking layer
TWI608621B (zh) * 2013-06-26 2017-12-11 英特爾股份有限公司 有頂阻擋層的具有自對準鰭部的非平面半導體裝置

Also Published As

Publication number Publication date
CN101432852B (zh) 2013-01-02
US8159018B2 (en) 2012-04-17
WO2007122567A1 (en) 2007-11-01
JP2009535800A (ja) 2009-10-01
CN101432852A (zh) 2009-05-13
US20090242964A1 (en) 2009-10-01
EP2013900A1 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
TW200810109A (en) Device for non-volatile memory applications and method for manufacturing such a device
TWI359498B (en) Vertical channel memory and manufacturing method t
US7923769B2 (en) Split gate non-volatile memory cell with improved endurance and method therefor
US7811889B2 (en) FinFET memory cell having a floating gate and method therefor
US7723789B2 (en) Nonvolatile memory device with nanowire channel and method for fabricating the same
US9312268B2 (en) Integrated circuits with FinFET nonvolatile memory
CN109950316B (zh) 一种氧化铪基铁电栅场效应晶体管及其制备方法
TW480680B (en) Method for producing self-aligned separated gate-type flash memory cell
US7652322B2 (en) Split gate flash memory device having self-aligned control gate and method of manufacturing the same
TW200917497A (en) Nonvolatile semiconductor device and method of manufacturing the same
WO2008147385A1 (en) Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region
TW200527673A (en) Field effect transistor and method for manufacturing the same
TW201230338A (en) Double gated fin transistors and methods of fabricating and operating the same
CN109003985A (zh) 存储器结构及其形成方法
TWI329355B (en) Self aligned shallow trench isolation with improved coupling coefficient in floating gate devices
TW201739052A (zh) 隧穿場效應電晶體及其製造方法
TW201246556A (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
US9397201B2 (en) Non-volatile memory (NVM) cell and a method of making
KR102115156B1 (ko) 다층 전하-트랩핑 구역에 중수소화 층을 갖는 비휘발성 전하 트랩 메모리 디바이스
US8525250B2 (en) SONOS memory device with reduced short-channel effects
CN208521934U (zh) 存储器结构
US20090087973A1 (en) Retention improvement in dual-gate memory
TWI309477B (en) A vertically separated horizontal type double-gate multi-bits sonos and the method for making the same
KR100989738B1 (ko) 나선형 채널을 가지는 플래시 메모리 및 이의 제조방법
TW201025603A (en) Vertical SOI device with pseudo tri-gate and the method for making the same