CN103295968A - 半导体器件的制备方法 - Google Patents

Abstract

本发明揭示了一种半导体器件的制备方法，包括：提供基底，所述基底包含第一器件区以及第二器件区，所述第一器件区至少具有一分栅式闪存单元，所述分栅式闪存单元周围的所述第一器件区的表面具有自下至上依次层叠的第一器件氧化物层、第一多晶硅层、所述介质层以及第二多晶硅层，所述第二器件区具有自下至上依次层叠的第二器件氧化物层和第二器件多晶硅层；在所述基底上制备掩膜层；根据所述掩膜层进行刻蚀，刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层，同时选择性刻蚀所述第二器件多晶硅层。本发明的半导体器件的制备方法，减少了工艺步骤，提高了生产效率，降低生产成本。

Description

半导体器件的制备方法

技术领域

本发明涉及存储器技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

图1a-图1l为现有技术中闪存制造方法的各个步骤的剖面结构示意图，如图1a所示，首先，进行步骤S01，提供半导体衬底100，半导体衬底100上具有第一器件区010和第二器件区020；

其次，进行步骤S02，在半导体衬底上100依次形成氧化物层101、第一多晶硅层110、所述介质层102、第二多晶硅层120以及第一刻蚀阻挡层111，如图1b所示；

然后，进行步骤S03，在第一器件区010内第一刻蚀阻挡层111上开窗口以及去除覆盖半导体衬底100上第二器件区020表面的第一刻蚀阻挡层111，并且，在刻蚀形成的第一刻蚀阻挡层111侧壁形成第一隔离介质层201，如图1c所示；

接着，进行步骤S04，以第一刻蚀阻挡层111以及第一隔离介质层201作掩膜，刻蚀至暴露出氧化物层101表面，得到位于半导体结构表面的第一沟槽210；然后在第二多晶硅层120侧壁形成第二隔离介质层202；之后刻蚀第一多晶硅层110、氧化物层101至暴露出半导体衬底100表面；最后在第一多晶硅层110、氧化物层101侧壁及第一隔离层201、第二隔离层202和暴露出的半导体衬底100表面形成第三隔离介质层203，如图1d所示；

随后，进行步骤S05，在步骤S04得到的半导体结构表面沉积第三多晶硅层130，如图1e所示；

接着，进行步骤S06，去除第二器件区020表面的第三多晶硅层130以及第三隔离介质层203，如图1f所示；

接着，进行步骤S07，在步骤S06所得到的半导体结构表面依次沉积隔离介质和传导材料，从而在第一器件区010表面上形成附加多晶硅层1301以及附加隔离介质层2031，并且在第二器件区020表面上重新形成附加多晶硅层1301以及附加隔离介质层2031，如图1g所示；

接着，进行步骤S08，在步骤S04得到的半导体结构表面依次沉积第二刻蚀阻挡层112和第三刻蚀阻挡层113，如图1h所示；

接着，进行步骤S09，去除覆盖第一器件区010表面的第三刻蚀阻挡层113和第二刻蚀阻挡层112、附加多晶硅层1301以及附加隔离介质层2031，并平坦化至暴露出第一刻蚀阻挡层111表面，如图1i所示；

接着，去除第一刻蚀阻挡层111和第三刻蚀阻挡层113，如图1j所示；

接着，进行步骤S11，如图1k所示，依次去除第一器件区010表面的第二多晶硅层120、介质层102、第一多晶硅层110。刻蚀后保留的第一多晶硅层110为分栅式闪存存储器的浮栅FG，刻蚀后保留的第二多晶硅层120为分栅式闪存存储器的控制栅CG。

此后，进行步骤S12，如图1l所示，在半导体衬底100上的第二器件区020内根据设计结构光刻构图，并去除多余的附加多晶硅层1301，形成半导体衬底100上其他半导体器件与外电源连接的电极130b。

所以，在现有技术中，在步骤S11中，刻蚀第一器件区010表面的第二多晶硅层120、介质层102、第一多晶硅层110，在进行步骤S12中，去除多余的附加多晶硅层1301，第一器件区010表面的第二多晶硅层120、介质层102、第一多晶硅层110的刻蚀与多余的附加多晶硅层1301的刻蚀是在两个步骤中进行的。因为一般认为根据不同的膜层使用不同的步骤进行刻蚀，因此，第二多晶硅层120、介质层102、第一多晶硅层110与附加多晶硅层1301的膜层结构不同，所以在现有技术中，不同的膜层结构需要分别进行刻蚀。但是，对第二多晶硅层120、介质层102、第一多晶硅层110与附加多晶硅层1301分别进行刻蚀，会增加一层光罩并且使用两次刻蚀步骤，增加了生产成本，降低闪存生产的效率。

发明内容

本发明的目的在于，提供一种制备步骤简单、高效的半导体器件的制备方法。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供基底，所述基底包含第一器件区以及第二器件区，所述第一器件区至少具有一分栅式闪存单元，所述分栅式闪存单元包含对称分布的第一存储位单元和第二存储位单元，所述第一存储位单元包括第一浮栅和第一控制栅，其中，所述第一浮栅和第一控制栅之间具有介质层；所述第二存储位单元包括第二浮栅和第二控制栅，其中，所述第二浮栅和第二控制栅之间具有所述介质层，所述分栅式闪存单元周围的所述第一器件区的表面具有自下至上依次层叠的第一器件氧化物层、第一多晶硅层、所述介质层以及第二多晶硅层，所述第二器件区具有自下至上依次层叠的第二器件所述氧化物层和第二器件多晶硅层；

在所述基底上制备掩膜层，所述掩膜层覆盖所述分栅式闪存单元，并选择性覆盖所述第二器件区；

根据所述掩膜层进行刻蚀，刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层，同时选择性刻蚀所述第二器件多晶硅层，以形成第二器件栅极。

进一步的，所述分栅式闪存单元为共享字线的分栅式闪存单元，所述第一存储位单元和所述第二存储位单元共享一个字线。

进一步的，所述第一多晶硅层、介质层以及第二多晶硅层的厚度之和小于所述第二器件多晶硅层的厚度。

进一步的，所述介质层为ONO介质层，所述ONO介质层包括自下至上依次层叠的第一氧化物膜、第二氮化物膜以及第三氧化物膜，所述ONO介质层的厚度为

进一步的，所述第一多晶硅层的厚度为所述第二多晶硅层的厚度为

进一步的，所述第二器件多晶硅层的厚度为

进一步的，采用干法刻蚀方法，根据所述掩膜层进行刻蚀。

进一步的，所述干法刻蚀的分为主刻蚀和过刻蚀，所述主刻蚀对多晶硅与氧化物的刻蚀选择比小于等于10，所述过刻蚀对多晶硅与氧化物的刻蚀选择比大于等于100。

进一步的，所述主刻蚀的刻蚀气体包括氯气、氧气、溴化氢和四氟化碳。过刻蚀的刻蚀气体包括氧气和溴化氢。进一步的，所述第一器件氧化物层的材料为二氧化硅，所述第二器件氧化物层的材料为二氧化硅。

与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：本发明提供的半导体器件的制备方法中，刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层的同时，选择性刻蚀所述第二器件多晶硅层，以形成第二器件栅极，与现有技术相比，本发明的半导体器件的制备方法将刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层的步骤和选择性刻蚀所述第二器件多晶硅层的步骤合在一起，用刻蚀所述第二器件多晶硅层的程式(recipe)来进行同时刻蚀，可以保证所述第一多晶硅层、介质层以及的第二多晶硅层被刻蚀，和所述第二器件多晶硅层被刻蚀，全部被刻蚀干净，又能同时保证所述第一器件氧化物层和第二器件氧化物层不受过多的损坏，从而减少了工艺步骤，降低了成本，提高了效率。

附图说明

图1a-图1l为现有技术中闪存制造方法的各个步骤的剖面结构示意图；

图2为本发明一实施例中半导体器件的制备方法的流程图；

图3a-图3c为本发明一实施例中闪存制造方法的各个步骤的剖面结构示意图。

具体实施方式

下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种半导体器件的制备方法，包括：

步骤S11，提供基底，所述基底包含第一器件区以及第二器件区，所述第一器件区至少具有一分栅式闪存单元，所述分栅式闪存单元包含对称分布的第一存储位单元和第二存储位单元，所述第一存储位单元包括第一浮栅和第一控制栅，其中，所述第一浮栅和第一控制栅之间具有介质层；所述第二存储位单元包括第二浮栅和第二控制栅，其中，所述第二浮栅和第二控制栅之间具有所述介质层，所述分栅式闪存单元周围的所述第一器件区的表面具有自下至上依次层叠的氧化物层、第一多晶硅层、所述介质层以及第二多晶硅层，所述第二器件区具有自下至上依次层叠的所述氧化物层和第二器件多晶硅层；

步骤S12，在所述基底上制备掩膜层，所述掩膜层覆盖所述分栅式闪存单元，并选择性覆盖所述第二器件区；

步骤S13，根据所述掩膜层进行刻蚀，刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层，同时选择性刻蚀所述第二器件多晶硅层，以形成第二器件栅极。

以下请结合图2-图3，图2为本发明一实施例中半导体器件的制备方法的流程图，图3a-图3c为本发明一实施例中闪存制造方法的各个步骤的剖面结构示意图。

首先，进行步骤S11，提供基底300，所述基底300包含第一器件区030以及第二器件区040，所述第一器件区030至少具有一分栅式闪存单元310，所述分栅式闪存单元310包含对称分布的第一存储位单元311和第二存储位单元312，所述第一存储位单元311包括第一浮栅3111和第一控制栅3112，其中，所述第一浮栅3111和第一控制栅3112之间具有介质层330；所述第二存储位单元312包括第二浮栅3121和第二控制栅3122，其中，所述第二浮栅3121和第二控制栅3122之间具有所述介质层330。在本实施例中，所述分栅式闪存单元310为共享字线的分栅式闪存单元，所述第一存储位单元311和所述第二存储位单元312共享一个字线313。在本实施例中，所述分栅式闪存单元310还包括其它的一些必要结构，如隔离层等结构，此为本领域的公知常识，在此不作赘述。

所述分栅式闪存单元310周围的所述第一器件区030的表面具有自下至上依次层叠的第一器件氧化物层301、第一多晶硅层320、所述介质层330以及第二多晶硅层340，其中，所述第一多晶硅层320、介质层330以及第二多晶硅层340是在制备所述所述分栅式闪存单元310时形成的。所述第二器件区040具有自下至上依次层叠的第一器件氧化物层401和第二器件多晶硅层410。

在本实施例中，所述第一多晶硅层320、介质层330以及第二多晶硅层340的厚度之和小于所述第二器件多晶硅层410的厚度，以保证在步骤S13中可以将所述第一多晶硅层320、介质层330以及第二多晶硅层340刻蚀干净。其中，所述介质层330为ONO介质层，所述ONO介质层包括自下至上依次层叠的第一氧化物膜、第二氮化物膜以及第三氧化物膜，所述ONO介质层具有较好的电性能，其结构在图3a中不具体示出，优选的，所述ONO介质层的厚度为

例如，

优选的，所述第一多晶硅320的厚度为

例如，

所述第二多晶硅层340的厚度为

例如，

所述第二器件多晶硅层410的厚度为

例如，1600

但所述ONO介质层的厚度、第一多晶硅320的厚度、第二多晶硅层340的厚度和第二器件多晶硅层410的厚度并不做具体限制，具体根据器件的结构设定。较佳的，所述第一器件氧化物层301的材料为二氧化硅，所述第二器件氧化物层401的材料为二氧化硅，二氧化硅与多晶硅具有较佳的选择比，可以作为刻蚀阻挡层，但所述第一器件氧化物层301和第二器件氧化物层401的材料并不限于二氧化硅，还可以是氮氧化硅等。

接着，进行步骤S12，在所述基底上制备掩膜层500，所述掩膜层500覆盖所述分栅式闪存单元310，并选择性覆盖所述第二器件区040；

最后，进行步骤S13，根据所述掩膜层500进行刻蚀，刻蚀所述分栅式闪存单元310以外的所述第一多晶硅层320、介质层330以及第二多晶硅层340，同时选择性刻蚀所述第二器件多晶硅层410，以形成第二器件栅极410a。

较佳的，采用干法刻蚀方法，根据所述掩膜层500进行刻蚀。干法刻蚀的方向性好，可以用于小尺寸的器件制备，但湿法刻蚀亦在本发明的思想范围之内。其中，所述干法刻蚀的分为主刻蚀和过刻蚀，所述干法刻蚀的大部分过程是主刻蚀，在主刻蚀过程中，刻蚀气体对所述ONO介质层的刻蚀速率也较快，所以，在主刻蚀的过程中，所述第一多晶硅层320、介质层330以及大部分的第二多晶硅层340被刻蚀，大部分的所述第二器件多晶硅层410被刻蚀。当所述干法刻蚀快结束时，才开始进行过刻蚀，由于在过刻蚀中，刻蚀气体对所述第一器件氧化物层301和第二器件氧化物层401的刻蚀速率较慢，所以，可以使刻蚀停止在所述第一器件氧化物层301和第二器件氧化物层401上。

较佳的，所述主刻蚀对多晶硅与氧化物的刻蚀选择比小于等于10，所述过刻蚀对多晶硅与氧化物的刻蚀选择比大于等于100，可以很好地控制所述干法刻蚀能够可是完全，又不会过多的刻蚀所述第一器件氧化物层301和第二器件氧化物层401，但所述主刻蚀对多晶硅与氧化物的刻蚀选择比并不限于小于等于10，所述过刻蚀对多晶硅与氧化物的刻蚀选择比也并不限于大于等于100，只要能够保证可以很好地控制所述干法刻蚀能够可是完全，又不会过多的刻蚀所述第一器件氧化物层301和第二器件氧化物层401，亦在本发明的思想范围之内。优选的，所述主刻蚀的刻蚀气体包括氯气、氧气、溴化氢和四氟化碳，过刻蚀的刻蚀气体包括氧气和溴化氢。可以保证所述第一多晶硅层320、介质层330以及的第二多晶硅层340被刻蚀，和所述第二器件多晶硅层410被刻蚀，全部被刻蚀干净，又能同时保证所述第一器件氧化物层301和第二器件氧化物层401不受过多的损坏。

在本发明中，半导体器件的制备方法并不限于上述实施例，例如，所述分栅式闪存单元为共享位线的分栅式闪存单元，则所述半导体器件亦需要刻蚀第一器件区的第一多晶硅层、介质层以及第二多晶硅层，和所述第二器件区的第二器件多晶硅层，所以，也可以利用本发明的制备方法，同时刻蚀第一多晶硅层、介质层以及第二多晶硅层，和第二器件多晶硅层，亦能达到减少了工艺步骤，提高了效率的有益效果，亦在本发明的思想范围之内。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体器件的制备方法，包括：

提供基底，所述基底包含第一器件区以及第二器件区，所述第一器件区至少具有一分栅式闪存单元，所述分栅式闪存单元包含对称分布的第一存储位单元和第二存储位单元，所述第一存储位单元包括第一浮栅和第一控制栅，其中，所述第一浮栅和第一控制栅之间具有介质层；所述第二存储位单元包括第二浮栅和第二控制栅，其中，所述第二浮栅和第二控制栅之间具有所述介质层，所述分栅式闪存单元周围的所述第一器件区的表面具有自下至上依次层叠的第一器件氧化物层、第一多晶硅层、所述介质层以及第二多晶硅层，所述第二器件区具有自下至上依次层叠的第二器件氧化物层和第二器件多晶硅层；

在所述基底上制备掩膜层，所述掩膜层覆盖所述分栅式闪存单元，并选择性覆盖所述第二器件区；

根据所述掩膜层进行刻蚀，刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层，同时选择性刻蚀所述第二器件多晶硅层，以形成第二器件栅极。

2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述分栅式闪存单元为共享字线的分栅式闪存单元，所述第一存储位单元和所述第二存储位单元共享一个字线。

3.如权利要求1或2所述的半导体器件的制备方法，其特征在于，所述第一多晶硅层、介质层以及第二多晶硅层的厚度之和小于所述第二器件多晶硅层的厚度。

4.如权利要求3所述的半导体器件的制备方法，其特征在于，所述介质层为ONO介质层，所述ONO介质层包括自下至上依次层叠的第一氧化物膜、第二氮化物膜以及第三氧化物膜，所述ONO介质层的厚度为

5.根据权利要求3所述的半导体器件制造方法，其特征在于，所述第一多晶硅层的厚度为

所述第二多晶硅层的厚度为

6.根据权利要求3所述的半导体器件制造方法，其特征在于，所述第二器件多晶硅层的厚度为

7.根据权利要求1或2所述的半导体器件制造方法，其特征在于，采用干法刻蚀方法，根据所述掩膜层进行刻蚀。

8.如权利要求7所述的半导体器件的制备方法，其特征在于，所述干法刻蚀的分为主刻蚀和过刻蚀，所述主刻蚀对多晶硅与氧化物的刻蚀选择比小于等于10，所述过刻蚀对多晶硅与氧化物的刻蚀选择比大于等于100。

9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述主刻蚀的刻蚀气体包括氯气、氧气、溴化氢和四氟化碳。过刻蚀的刻蚀气体包括氧气和溴化氢。

10.如权利要求1或2所述的半导体器件的制备方法，其特征在于，所述第一器件氧化物层的材料为二氧化硅，所述第二器件氧化物层的材料为二氧化硅。

Images