CN102593062A - 分栅式闪存结构制造方法以及分栅式闪存结构 - Google Patents
分栅式闪存结构制造方法以及分栅式闪存结构 Download PDFInfo
- Publication number
- CN102593062A CN102593062A CN2012100611025A CN201210061102A CN102593062A CN 102593062 A CN102593062 A CN 102593062A CN 2012100611025 A CN2012100611025 A CN 2012100611025A CN 201210061102 A CN201210061102 A CN 201210061102A CN 102593062 A CN102593062 A CN 102593062A
- Authority
- CN
- China
- Prior art keywords
- gate
- flash memory
- type flash
- layer
- division type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种分栅式闪存结构制造方法以及分栅式闪存结构。根据本发明的分栅式闪存结构制造方法包括：在半导体衬底上布置间隔设置的源极区域和漏极区域；在半导体衬底上布置第一多晶硅层；在半导体衬底上布置第二多晶硅层；在所述第一控制栅和所述第二控制栅上分别并排地布置第一氮化硅区、第一隔离区和第二氮化硅区、第二隔离区；刻蚀所述第二多晶硅层以形成第一控制栅和第二控制栅；在所述第一隔离区、所述第二多晶硅层上以及所述第二隔离区、所述第二多晶硅层上分别生长第一氮化硅层和第二氮化硅层；在第一氮化硅层和第二氮化硅层上生长第一中间氧化层和第二中间氧化层；利用所述第一中间氧化层和所述第二中间氧化层作为掩膜刻蚀所述第二多晶硅层以形成第一浮栅和第二浮栅；去除第一中间氧化层和第二中间氧化层。
Description
技术领域
本发明涉及半导体设计制造领域，更具体地说，本发明涉及一种分栅式闪存结构制造方法以及利用该分栅式闪存结构制造方法制成的分栅式闪存结构。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。
而随着闪存应用领域的扩展，希望能够开发出浮栅上的电子的擦除速度更快、闪存器件结构形貌更稳定的分栅式闪存及其制造方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种浮栅上的电子的擦除速度更快、闪存器件结构形貌更稳定的分栅式闪存结构制造方法以及利用该制造方法制成的分栅式闪存结构。
根据本发明的第一方面，提供了一种分栅式闪存结构制造方法，其包括：在半导体衬底上布置间隔设置的源极区域和漏极区域；在半导体衬底上布置第一多晶硅层；在半导体衬底上布置第二多晶硅层；在所述第一控制栅和所述第二控制栅上分别并排地布置第一氮化硅区、第一隔离区和第二氮化硅区、第二隔离区；刻蚀所述第二多晶硅层以形成第一控制栅和第二控制栅；在所述第一隔离区、所述第二多晶硅层上以及所述第二隔离区、所述第二多晶硅层上分别生长第一氮化硅层和第二氮化硅层；在第一氮化硅层和第二氮化硅层上生长第一中间氧化层和第二中间氧化层；利用所述第一中间氧化层和所述第二中间氧化层作为掩膜刻蚀所述第二多晶硅层以形成第一浮栅和第二浮栅；去除第一中间氧化层和第二中间氧化层。
优选地，在所述去除中间第一中间氧化层和第二中间氧化层的步骤中，采用湿法刻蚀去除中间第一中间氧化层和第二中间氧化层。
优选地，分栅式闪存结构制造方法还包括：在所述第一氮化硅层和所述第二氮化硅层之间沉积字线。
优选地，，所述分栅式闪存结构制造方法用于制造共用所述字线的两个相邻的分栅式闪存单元。
优选地，，在所述去除第一中间氧化层和第二中间氧化层的步骤中，刻蚀停止在所述第一氮化硅层和所述第二氮化硅层。
根据本发明的第二方面，提供了一种根据本发明的第一方面的分栅式闪存结构制造方法制成的分栅式闪存结构，其包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；其中，所述两个控制栅上分别并排地布置有第一氮化硅区、第一隔离区和第二氮化硅区、第二隔离区；并且其中，所述两个存储位单元与所述字线之间由隧穿氧化层隔开，并且所述隧穿氧化层包括第一存储位单元的第一氮化硅层和第二存储位单元的第二氮化硅层。
优选地，在上述分栅式闪存结构中，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
优选地，在上述分栅式闪存结构中，分栅式闪存结构包含共用字线的两个相邻的分栅式闪存单元。
通过采用根据本发明的分栅式闪存结构制造方法，浮栅和字线之间的结构会更稳定，这是因为根据本发明上述实施例的分栅式闪存结构制造方法增加了中间步骤的中间氧化硅层，与现有技术的在淀积中间的多晶硅之前靠湿法刻蚀一部分氮化硅来形成浮栅对字线的形貌(湿法刻蚀一部分氮化硅工艺不是很稳定，所以形貌也不是很稳定)不同的是，根据本发明上述实施例的分栅式闪存结构制造方法是完全用湿法刻蚀去除中间氧化硅层，刻蚀停止在氮化硅层，所以这样的工艺更稳定(其实也可以说是一种更稳定的提高擦除的方法)。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图3示意性地示出了根据现有技术的分栅式闪存结构制造方法的流程步骤。
图2示意性地示出了根据本发明实施例的分栅式闪存结构制造过程中的闪存单元的结构示图。
图3示意性地示出了根据本发明实施例的分栅式闪存结构制造过程中的闪存单元的结构示图。
图4示意性地示出了根据本发明实施例的分栅式闪存结构制造过程中的闪存单元的结构示图。
图5示意性地示出了根据本发明实施例的分栅式闪存结构制造过程中的闪存单元的结构示图。
图6示意性地示出了根据本发明实施例的分栅式闪存结构制造过程中的闪存单元的结构示图。
图7示意性地示出了根据本发明实施例的分栅式闪存结构制造过程中的闪存单元的结构示图。
图8示意性地示出了根据本发明实施例的分栅式闪存制造方法得到的分栅式闪存结构。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图3示意性地示出了根据现有技术的分栅式闪存结构制造方法的流程步骤。
如图1至图3所示，根据现有技术的分栅式闪存结构方法一般包括：
在半导体衬底1上布置间隔设置的源极区域和漏极区域(未示出)；
在半导体衬底1上布置第一多晶硅层(如图1的2，22所示)；
在半导体衬底1上布置第二多晶硅层(此步骤中，图1的3，33所示是连接在一起的)；
在所述第一控制栅3和所述第二控制栅33上分别并排地布置第一氮化硅区4、第一隔离区5和第二氮化硅区44、第二隔离区55；
刻蚀所述第二多晶硅层以形成第一控制栅3和第二控制栅33(如图1所示)；
在所述第一隔离区5、所述第二多晶硅层上以及所述第二隔离区55、所述第二多晶硅层上分别生长第一氮化硅层6(具体地为图2所示的第一氮化硅层6)和第二氮化硅层66(具体地为图1所示的第二氮化硅层66)；
利用所述第一氮化硅层6和所述第二氮化硅层66作为掩膜刻蚀所述第二多晶硅层以形成第一浮栅2和第二浮栅22，如图2所示；
在所述源极区域和漏极区域之间沉积字线7，如图3所示。
在上述现有技术中，在淀积中间的多晶硅之前靠湿法刻蚀一部分氮化硅来形成浮栅对字线的形貌，湿法刻蚀一部分氮化硅工艺不是很稳定，所以形貌也不是很稳定。
图5至图8示意性地示出了根据本发明实施例的分栅式闪存结构制造方法的流程步骤。
根据本发明实施例的分栅式闪存结构制造方法包括：
在半导体衬底1上布置间隔设置的源极区域和漏极区域(未示出)；
在半导体衬底1上布置第一多晶硅层(如图1的2，22所示)；
在半导体衬底1上布置第二多晶硅层(此步骤中，图1的3，33所示是连接在一起的)；
在所述第一控制栅3和所述第二控制栅33上分别并排地布置第一氮化硅区4、第一隔离区5和第二氮化硅区44、第二隔离区55；
刻蚀所述第二多晶硅层以形成第一控制栅3和第二控制栅33(如图1所示)；
在所述第一隔离区5、所述第二多晶硅层上以及所述第二隔离区55、所述第二多晶硅层上分别生长第一氮化硅层6(具体地为图2所示的第一氮化硅层6)和第二氮化硅层66(具体地为图4所示的第二氮化硅层66)；
在第一氮化硅层6和第二氮化硅层66上生长第一中间氧化层8和第二中间氧化层88，如图5所示；
利用所述第一中间氧化层8和所述第二中间氧化层88作为掩膜刻蚀所述第二多晶硅层以形成第一浮栅2和第二浮栅22，如图6所示；
采用湿法刻蚀去除第一中间氧化层8和第二中间氧化层88，刻蚀停止在第一氮化硅层6和第二氮化硅层66，如图7所示；
在所述源极区域和漏极区域之间沉积字线7，或者可以说是在所述第一氮化硅层6和所述第二氮化硅层66之间沉积字线7，如图8所示。具体地说，一般，在所述源极区域和漏极区域之间先沉积氧化硅层(第一氧化硅层9和第二氧化硅层99)再沉积字线7。
通过采用根据本发明上述实施例的分栅式闪存结构制造方法，浮栅和字线之间的结构会更稳定，这是因为根据本发明上述实施例的分栅式闪存结构制造方法增加了中间步骤的中间氧化硅层，与现有技术的在淀积中间的多晶硅之前靠湿法刻蚀一部分氮化硅来形成浮栅对字线的形貌(湿法刻蚀一部分氮化硅工艺不是很稳定，所以形貌也不是很稳定)不同的是，根据本发明上述实施例的分栅式闪存结构制造方法是完全用湿法刻蚀去除中间氧化硅层，刻蚀停止在氮化硅层，所以这样的工艺更稳定(其实也可以说是一种更稳定的提高擦除的方法)。
所述分栅式闪存结构制造方法有利地用于制造共用字线的两个相邻的分栅式闪存单元。
进一步地，图8示意性地示出了根据本发明实施例的分栅式闪存制造方法得到的分栅式闪存结构。如图8所示，根据本发明上述实施例的分栅式闪存结构制造方法所制成的分栅式闪存结构包括：半导体衬底1，其上具有间隔设置的源极区域和漏极区域(未具体标示)；字线7，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间。
进一步地，在分栅式闪存中，所述两个存储位单元分别具有第一控制栅3、第一浮栅2和第二控制栅33、第二浮栅22，所述两个控制栅3、33具有间隔地分别设置于所述两个浮栅2、22上。
并且，在分栅式闪存中，所述两个控制栅3、33上分别并排地布置有第一氮化硅区4、第一隔离区5和第二氮化硅区44、第二隔离区55。
并且其中，所述两个存储位单元与所述字线7之间由隧穿氧化层隔开，并且所述隧穿氧化层包括第一存储位单元的第一氮化硅层6和第二存储位单元的第二氮化硅层66。
优选地，所述第一氮化硅层6和所述第二氮化硅层66分别部分地覆盖所述第一隔离区5、所述第一浮栅2和所述第二隔离区55、所述第二浮栅22，从而所述第一氮化硅层6和所述第二氮化硅层66分别在第一存储位单元和第二存储位单元并排布置的方向上未完全覆盖第一浮栅2和第二浮栅22。
在一个具体示例中，所述两个控制栅3、33为多晶硅控制栅，所述两个浮栅2、22为多晶硅浮栅，所述字线7为多晶硅选择栅。
此外，在一个具体示例中，所述隧穿氧化层为氧化硅层6、66。
实际上，图8所形成的分栅式闪存结构包含两个相邻的分栅式闪存单元，两者共用字线7。
通过采用根据本发明上述实施例的分栅式闪存结构制造方法，浮栅和字线之间的结构会更稳定，这是因为根据本发明上述实施例的分栅式闪存结构制造方法增加了中间步骤的氧化硅层8、88，与现有技术的在淀积中间的多晶硅之前靠湿法刻蚀一部分氮化硅来形成浮栅对字线的形貌(湿法刻蚀一部分氮化硅工艺不是很稳定，所以形貌也不是很稳定)不同的是，根据本发明上述实施例的分栅式闪存结构制造方法是完全用湿法刻蚀去除氧化硅，刻蚀停止在氮化硅层，所以这样的工艺更稳定(其实也可以说是一种更稳定的提高擦除的方法)，因此得到的器件结构更稳定，器件性能也更稳定。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种分栅式闪存结构制造方法，其特征在于包括：
在半导体衬底上布置间隔设置的源极区域和漏极区域；
在半导体衬底上布置第一多晶硅层；
在半导体衬底上布置第二多晶硅层；
在所述第一控制栅和所述第二控制栅上分别并排地布置第一氮化硅区、第一隔离区和第二氮化硅区、第二隔离区；
刻蚀所述第二多晶硅层以形成第一控制栅和第二控制栅；
在所述第一隔离区、所述第二多晶硅层上以及所述第二隔离区、所述第二多晶硅层上分别生长第一氮化硅层和第二氮化硅层；
在第一氮化硅层和第二氮化硅层上生长第一中间氧化层和第二中间氧化层；
利用所述第一中间氧化层和所述第二中间氧化层作为掩膜刻蚀所述第二多晶硅层以形成第一浮栅和第二浮栅；
去除第一中间氧化层和第二中间氧化层。
2.根据权利要求1所述的分栅式闪存结构制造方法，其特征在于，在所述去除中间第一中间氧化层和第二中间氧化层的步骤中，采用湿法刻蚀去除中间第一中间氧化层和第二中间氧化层。
3.根据权利要求1或2所述的分栅式闪存结构制造方法，其特征在于还包括：在所述第一氮化硅层和所述第二氮化硅层之间沉积字线。
4.根据权利要求1或2所述的分栅式闪存结构制造方法，其特征在于，所述分栅式闪存结构制造方法用于制造共用所述字线的两个相邻的分栅式闪存单元。
5.根据权利要求1或2所述的分栅式闪存结构制造方法，其特征在于，在所述去除第一中间氧化层和第二中间氧化层的步骤中，刻蚀停止在所述第一氮化硅层和所述第二氮化硅层。
6.一种根据权利要求1至5之一所述的分栅式闪存结构制造方法制成的分栅式闪存结构，所述分栅式闪存结构包括：
半导体衬底，其上具有间隔设置的源极区域和漏极区域；
字线，设置于所述源极区域和漏极区域之间；
第一存储位单元，位于所述字线与所述源极区域之间；
第二存储位单元，位于所述字线与所述漏极区域之间，
其中所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；
其中，所述两个控制栅上分别并排地布置有第一氮化硅区、第一隔离区和第二氮化硅区、第二隔离区；
并且其中，所述两个存储位单元与所述字线之间由隧穿氧化层隔开，并且所述隧穿氧化层包括第一存储位单元的第一氮化硅层和第二存储位单元的第二氮化硅层。
7.根据权利要求6所述的分栅式闪存结构，其特征在于，所述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
8.根据权利要求6或7所述的分栅式闪存结构，其特征在于，分栅式闪存结构包含共用字线的两个相邻的分栅式闪存单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210061102.5A CN102593062B (zh) | 2012-03-09 | 2012-03-09 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210061102.5A CN102593062B (zh) | 2012-03-09 | 2012-03-09 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102593062A true CN102593062A (zh) | 2012-07-18 |
| CN102593062B CN102593062B (zh) | 2017-03-08 |
Family
ID=46481518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210061102.5A Active CN102593062B (zh) | 2012-03-09 | 2012-03-09 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102593062B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070690A (zh) * | 2015-08-11 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN109817529A (zh) * | 2019-03-07 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
| CN109903797A (zh) * | 2019-03-07 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法及分栅快闪存储器 |
| CN110459536A (zh) * | 2019-08-23 | 2019-11-15 | 上海华虹宏力半导体制造有限公司 | Pip电容的制作方法 |
| CN111696991A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | Nord闪存及其制作方法 |
| CN111933644A (zh) * | 2020-08-10 | 2020-11-13 | 合肥晶合集成电路有限公司 | 闪存单元及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222162B (en) * | 2003-08-01 | 2004-10-11 | Taiwan Semiconductor Mfg | Method to etch periphery and cell floating gate polysilicon layer separably |
| US20050250282A1 (en) * | 2004-05-06 | 2005-11-10 | Eui-Youl Ryu | Flash memory device having a split gate and method of manufacturing the same |
| CN101447435A (zh) * | 2008-12-10 | 2009-06-03 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
| CN101866929A (zh) * | 2010-05-12 | 2010-10-20 | 上海宏力半导体制造有限公司 | 共享字线的无触点氮化硅分栅式闪存及其制造方法 |
| CN102299157A (zh) * | 2011-09-01 | 2011-12-28 | 上海宏力半导体制造有限公司 | 分栅式闪存及其制造方法 |
-
2012
- 2012-03-09 CN CN201210061102.5A patent/CN102593062B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222162B (en) * | 2003-08-01 | 2004-10-11 | Taiwan Semiconductor Mfg | Method to etch periphery and cell floating gate polysilicon layer separably |
| US20050250282A1 (en) * | 2004-05-06 | 2005-11-10 | Eui-Youl Ryu | Flash memory device having a split gate and method of manufacturing the same |
| CN101447435A (zh) * | 2008-12-10 | 2009-06-03 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
| CN101866929A (zh) * | 2010-05-12 | 2010-10-20 | 上海宏力半导体制造有限公司 | 共享字线的无触点氮化硅分栅式闪存及其制造方法 |
| CN102299157A (zh) * | 2011-09-01 | 2011-12-28 | 上海宏力半导体制造有限公司 | 分栅式闪存及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070690A (zh) * | 2015-08-11 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
| CN109817529A (zh) * | 2019-03-07 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
| CN109903797A (zh) * | 2019-03-07 | 2019-06-18 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法及分栅快闪存储器 |
| CN109903797B (zh) * | 2019-03-07 | 2021-04-23 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法及分栅快闪存储器 |
| CN110459536A (zh) * | 2019-08-23 | 2019-11-15 | 上海华虹宏力半导体制造有限公司 | Pip电容的制作方法 |
| CN111696991A (zh) * | 2020-07-15 | 2020-09-22 | 华虹半导体(无锡)有限公司 | Nord闪存及其制作方法 |
| CN111696991B (zh) * | 2020-07-15 | 2022-10-04 | 华虹半导体(无锡)有限公司 | Nord闪存及其制作方法 |
| CN111933644A (zh) * | 2020-08-10 | 2020-11-13 | 合肥晶合集成电路有限公司 | 闪存单元及其制造方法 |
| CN111933644B (zh) * | 2020-08-10 | 2024-02-02 | 合肥晶合集成电路股份有限公司 | 闪存单元及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102593062B (zh) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102593062A (zh) | 分栅式闪存结构制造方法以及分栅式闪存结构 | |
| CN102104044B (zh) | 分离栅快闪存储器及其制造方法 | |
| CN102938406A (zh) | 分栅式闪存及其形成方法 | |
| CN101465161A (zh) | 共享字线的分栅式闪存 | |
| CN103871969B (zh) | 电可擦可编程只读存储器及其形成方法、擦除方法 | |
| CN101419972B (zh) | 高效擦写的分栅闪存 | |
| CN101702327B (zh) | 一种存储器阵列 | |
| CN105845681B (zh) | 非挥发性存储器及其制造方法 | |
| CN101882576B (zh) | 提高浮栅擦除效率的方法 | |
| CN106992177B (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| CN103346157A (zh) | 分栅式闪存结构及其制造方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 | |
| CN103021952A (zh) | 分栅快闪存储器及其形成方法 | |
| CN102693987A (zh) | 分栅式闪存单元以及分栅式闪存装置 | |
| CN106876399B (zh) | 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法 | |
| CN103295968A (zh) | 半导体器件的制备方法 | |
| CN101866929A (zh) | 共享字线的无触点氮化硅分栅式闪存及其制造方法 | |
| CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
| CN102983080B (zh) | 改进分栅存储器的擦除及编程性能的方法 | |
| CN102299157A (zh) | 分栅式闪存及其制造方法 | |
| CN102270608A (zh) | 分栅式闪存制造方法 | |
| CN102945834B (zh) | 提高分离栅闪存擦除和耐久性性能的方法 | |
| CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
| CN105097814A (zh) | 半导体存储器、半导体存储阵列及其操作方法 | |
| CN100448009C (zh) | 非易失存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140425 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140425 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |