CN109817529A - 分栅快闪存储器的形成方法及分栅快闪存储器 - Google Patents
分栅快闪存储器的形成方法及分栅快闪存储器 Download PDFInfo
- Publication number
- CN109817529A CN109817529A CN201910173460.7A CN201910173460A CN109817529A CN 109817529 A CN109817529 A CN 109817529A CN 201910173460 A CN201910173460 A CN 201910173460A CN 109817529 A CN109817529 A CN 109817529A
- Authority
- CN
- China
- Prior art keywords
- layer
- split
- flash memory
- ion
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种分栅快闪存储器的制造方法及分栅快闪存储器，分栅快闪存储器，包括：衬底、衬底氧化层、功能层、第一侧墙结构、共享字线及第二侧墙结构。其中所述功能层包括一浮栅层，自所述浮栅层露出的表面向所述浮栅层中掺杂补偿离子，所述浮栅层中具有原始离子，所述原始离子与所述补偿离子在所述浮栅层中靠近所述第二侧墙结构处形成电压势垒，所述电压势垒使得所述分栅快闪存储器中形成内置电场，内置电场的存在可以有效的阻止电子往所述外侧墙结构运动，大大减少了电子从所述外侧墙结构逃离的几率，从而提高了共享字线的分栅快闪存储器数据保持能力。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种分栅快闪存储器的形成方法及 分栅快闪存储器。
背景技术
在现有存储器发展中，分栅快闪存储器已经成为一种重要的非挥发性存储 器，数据保持能力是存储器品质的一个重要参数。共享字线的分栅快闪存储器 是分栅快闪存储器中的一种，共享字线的分栅快闪存储器利用浮栅层作为存储 单元，其数据保持能力和与浮栅层相邻的侧墙结构的厚度密切相关。
目前，因为侧墙结构还影响到逻辑CMOS部分的其他性能，共享字线的分 栅快闪存储器的侧墙结构厚度一般较薄，这就会带来共享字线的分栅快闪存储 器的数据保持能力不佳的影响。因此，在不影响逻辑CMOS部分的其他性能的 情况下，改善共享字线的分栅快闪存储器的数据保持能力成为一个迫切需要解 决的问题。
发明内容
本发明的目的在于提供一种分栅快闪存储器的制造方法及分栅快闪存储器， 以解决分栅快闪存储器的数据保持能力较差的问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的形成方法，包括 以下步骤：
提供一衬底，所述衬底上形成有衬底氧化层及功能层，所述功能层包括依 次形成于所述衬底氧化层上的浮栅层、ONO膜层、控制栅层及第一氮化硅层， 其中，所述浮栅层中具有原始离子；
刻蚀所述功能层至所述衬底氧化层表面以形成第一沟槽；
在所述第一沟槽的侧壁上形成第一侧墙结构；
形成共享字线，所述共享字线填充所述第一沟槽；
刻蚀所述第一氮化硅层、所述控制栅层及所述ONO膜层至所述浮栅层表面；
自所述浮栅层露出的表面向所述浮栅层中掺杂补偿离子，以在所述原始离 子与所述补偿离子的交界处形成电压势垒；
刻蚀所述浮栅层中露出的部分至所述衬底氧化层表面；以及
在所述衬底氧化层上形成第二侧墙结构，所述第二侧墙结构覆盖所述功能 层的侧壁。
可选的，在所述分栅快闪存储器的形成方法中，往所述浮栅层中掺杂补偿 离子的工艺为离子注入工艺。
可选的，在所述分栅快闪存储器的形成方法中，所述补偿离子的导电类型 为P型，所述原始离子的导电类型为N型；或者，所述补偿离子的导电类型为 N型，所述原始离子的导电类型为P型。
可选的，在所述分栅快闪存储器的形成方法中，所述离子注入工艺的工艺 条件包括：采用的离子为硼离子，注入能量介于500eV至5000eV，注入剂量 介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
可选的，在所述分栅快闪存储器的形成方法中，所述离子注入工艺的工艺 条件包括：采用的离子为BF2 +离子，注入能量介于500eV至5000eV，注入剂 量介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
可选的，在所述分栅快闪存储器的形成方法中，所述离子注入工艺的工艺 条件包括：采用的离子为铟离子，注入能量介于500eV至5000eV，注入剂量 介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
可选的，在所述分栅快闪存储器的形成方法中，通过干法刻蚀工艺刻蚀所 述控制栅层及所述ONO膜层至所述浮栅层表面。
可选的，在所述分栅快闪存储器的形成方法中，所述共享字线、所述控制 栅层及所述浮栅层的材料均为多晶硅。
可选的，在所述分栅快闪存储器的形成方法中，所述衬底氧化层及所述功 能层通过低压化学气相沉积的方式形成于所述衬底上。
可选的，在所述分栅快闪存储器的形成方法中，所述第一侧墙结构包括： 依次覆盖在所述第一沟槽侧壁上的第一氧化硅层、第二氮化硅层及隧穿氧化层。
可选的，在所述分栅快闪存储器的形成方法中，所述第二侧墙结构包括依 次覆盖在所述功能层侧壁的第二氧化硅层、第三氮化硅层和第三氧化硅。
本发明还提供一种分栅快闪存储器，包括：
衬底，所述衬底上依次形成有衬底氧化层及功能层，所述功能层包括依次 形成于所述衬底氧化层上的浮栅层、ONO膜层、控制栅层及第一氮化硅层，其 中，所述浮栅层中具有原始离子和补偿离子，所述原始离子与所述补偿离子的 交界处形成电压势垒；
第一侧墙结构，所述第一侧墙结构覆盖所述第一沟槽的侧壁；
共享字线，所述共享字线填充所述第一沟槽；及
第二侧墙结构，所述第二侧墙结构覆盖所述功能层的侧壁。
可选的，在所述分栅快闪存储器中，所述分栅快闪存储器还包括：字线氧 化层，所述字线氧化层位于所述共享字线的表面。
综上，本发明提供了一种分栅快闪存储器的制造方法及分栅快闪存储器， 分栅快闪存储器，包括：衬底、衬底氧化层、功能层、第一侧墙结构、共享字 线及第二侧墙结构。其中所述功能层包括一浮栅层，自所述浮栅层露出的表面 向所述浮栅层中掺杂补偿离子，所述浮栅层中具有原始离子，所述原始离子与 所述补偿离子在所述浮栅层中靠近所述第二侧墙结构处形成电压势垒，所述电 压势垒使得所述分栅快闪存储器中形成内置电场，内置电场的存在可以有效的 阻止电子往所述第二侧墙结构运动，大大减少了电子从所述第二侧墙结构逃离 的几率，从而提高了分栅快闪存储器数据保持能力。
附图说明
图1是本发明实施例的分栅快闪存储器的制造方法步骤流程图；
图2-图10是本发明实施例的分栅快闪存储器的制造方法中各步骤所形成的 半导体结构的示意图；
其中，
100-衬底，110-衬底氧化层，120-功能层，121-浮栅层，122-ONO膜层，123- 控制栅层，124-第一氮化硅层，125-第四氧化硅层，130-第一侧墙结构，131-第 一氧化硅层，132-第二氮化硅层，133-隧穿氧化层，141-原始离子，142-补偿离 子，143-电压势垒，200-共享字线，201-字线氧化层，210-第一沟槽，220-第二 沟槽，300-第二侧墙结构，301-第二氧化硅层，302-第三氮化硅层，303-第三氧 化硅层。
具体实施方式
以下结合附图和具体实施例对本发明提出的分栅快闪存储器的形成方法及 分栅快闪存储器作进一步详细说明。根据下面说明和权利要求书，本发明的优 点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准 的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展 示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同， 有时会采用不同的比例。
本发明提供一种分栅快闪存储器的形成方法，参考图1，图1是本发明实施 例的分栅快闪存储器的制造方法步骤流程图，包括以下步骤：
步骤S10：提供一衬底，所述衬底上形成有衬底氧化层及功能层，所述功能 层包括依次形成于所述衬底氧化层上的浮栅层、ONO膜层、控制栅层及第一氮 化硅层，其中，所述浮栅层中具有原始离子；
步骤S20：刻蚀所述功能层至所述衬底氧化层表面以形成第一沟槽；
步骤S30：在所述第一沟槽的侧壁上形成第一侧墙结构；
步骤S40：形成共享字线，所述共享字线填充所述第一沟槽；
步骤S50：刻蚀所述第一氮化硅层、所述控制栅层及所述ONO膜层至所述 浮栅层表面；
步骤S60：自所述浮栅层露出的表面向所述浮栅层中掺杂补偿离子，以在所 述原始离子与所述补偿离子的交界处形成电压势垒；
步骤S70：刻蚀所述浮栅层中露出的部分至所述衬底氧化层表面；以及
步骤S80：在所述衬底氧化层上形成第二侧墙结构，所述第二侧墙结构覆盖 所述功能层的侧壁。
进一步的，参考图2-图10，图2-图10是本发明实施例的分栅快闪存储器的 制造方法中各步骤所形成的半导体结构的示意图。
首先，如图2所示，提供一衬底100，所述衬底100上形成有衬底氧化层110及功能层120，所述功能层120包括依次形成于所述衬底氧化层110上的浮 栅层121、ONO膜层122、控制栅层123及第一氮化硅层124，其中，所述浮栅 层121中具有原始离子141。
具体的，所述衬底氧化层110及所述功能层120通过低压化学气相沉积的 方式形成于所述衬底100上。所述衬底100可以为硅、锗或者锗化硅，其中， 所述衬底氧化层100的沉积厚度介于所述浮栅层121的沉积厚度 介于所述ONO膜层122的沉积厚度介于所述控制 栅层123的沉积厚度介于所述第一氮化硅层124的沉积厚度介 于所述控制栅层123及所述浮栅层121的材料均为多晶硅。
优选的，如图3-图4所示，所述功能层120还包括：形成于所述第一氮化 硅层124中且位于所述控制栅层123上的第四氧化硅层125。其中，所述第四氧 化硅层125的形成步骤包括：(1)如图3所示，刻蚀所述第一氮化硅层124并 停留在所述控制栅层123上以形成第二沟槽220；(2)如图4所示，形成所述第 四氧化硅层125，所述第四氧化硅层125填充所述第二沟槽220。在本实例中， 在沉积所述浮栅层121之后且在沉积ONO膜层122之前，先往所述浮栅层121 中掺杂原始离子141。
接着，如图5所示，刻蚀所述功能层120至所述衬底氧化层110表面以形 成第一沟槽210，即依次刻蚀所述第四氧化硅层125、控制栅层123、ONO膜层 122及浮栅层121至露出所述衬底氧化层110以形成所述第一沟槽210，其中， 一般采用CF4/CHF4/CL2/BCL3/Ar/N2等气体对所述第四氧化硅层125、控制栅层 123、ONO膜层122及浮栅层121进行干法刻蚀。
接着，如图6所示，在所述第一沟槽210的侧壁上形成第一侧墙结构130。 具体的，形成所述第一侧墙结构的步骤包括：在所述第一沟槽210侧壁、底壁 上及所述功能层120表面沉积第一氧化硅层131；在第一氧化硅层131上沉积第 二氮化硅层132；刻蚀第一沟槽210底壁上及所述功能层120表面的所述第一氧 化硅层131及所述第二氮化硅层132；在第二氮化硅层132上及所述第一沟槽 210的底壁上沉积一隧穿氧化层133。
其中，所述隧穿氧化层133的材质为氧化硅，所述隧穿氧化层133沉积的 厚度介于在本实施例中，通过各向异性刻蚀工艺刻蚀第一沟槽210底壁上及所述功能层120表面的所述第一氧化硅层131及所述第二氮化硅层 132。
接着，如图7所示，形成共享字线200，所述共享字线200填充所述第一沟 槽210。具体的，所述共享字线200覆盖第一沟槽210中的所述隧穿氧化层133， 在本实施例中，通过化学气相沉积工艺沉积所述共享字线200，所述共享字线 200的材质为多晶硅。
优选的，氧化所述共享字线200以在所述共享字线200上形成字线氧化层 201，所述字线氧化层201可以防止所述共享字线200在后续刻蚀所述第一氮化 硅层124、所述控制栅层123、所述ONO膜层122及所述浮栅层121时被误刻 蚀的情况出现，所述字线氧化层201有效地保护了所述共享字线200。
进一步的，如图8所示，刻蚀所述第一氮化硅层124、所述控制栅层123及 所述ONO膜层122至所述浮栅层121表面。具体的，自侧边位置刻蚀所述第一 氮化硅层124、所述控制栅层123及所述ONO膜层122，即去除边缘部分的所 述控制栅层123及所述ONO膜层122。
在本实施例中，通过湿法刻蚀工艺刻蚀所述第一氮化硅层124，在本实施例 中，选用热磷酸作为湿法刻蚀试剂。
进一步的，通过干法刻蚀工艺刻蚀所述控制栅层123及所述ONO膜层122 至所述浮栅层121表面。
进一步的，如图8所示，自所述浮栅层121露出的表面向所述浮栅层121 中掺杂补偿离子142，以在所述原始离子141与所述补偿离子142的交界处形成 电压势垒143。所述电压势垒143使得所述分栅快闪存储器中形成内置电场，内 置电场的存在可以有效的阻止电子运动离开所述浮栅层121，大大减少了电子从 所述浮栅层121侧边缘逃离的几率，从而提高了分栅快闪存储器数据保持能力。
具体的，往所述浮栅层121中掺杂补偿离子142的工艺为离子注入工艺。 所述补偿离子142的导电类型为P型，所述原始离子141的导电类型为N型； 或者，所述补偿离子142的导电类型为N型，所述原始离子141的导电类型为 P型，使得所述原始离子141与所述补偿离子142在所述浮栅层121中形成PN 结，
优选的，所述离子注入工艺的工艺条件包括：采用的离子为硼离子，注入 能量介于500eV至5000eV，注入剂量介于1*1015atom/cm2～5*1016atom/cm2， 注入角度介于15°至60°。
或者，在所述分栅快闪存储器的形成方法中，所述离子注入工艺的工艺条 件包括：采用的离子为BF2 +离子，注入能量介于500eV至5000eV，注入剂量 介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
或者，所述离子注入工艺的工艺条件包括：采用的离子为铟离子，注入能 量介于500eV至5000eV，注入剂量介于1*1015atom/cm2～5*1016atom/cm2，注 入角度介于15°至60°。在本实施例中，离子注入角度是以半导体衬底表面作 为基准。
接着，如图9所示，刻蚀所述浮栅层121中露出的部分至所述衬底氧化,110 表面。具体的，自侧边位置刻蚀所述浮栅层121，并且保持所述功能层120的两 侧边缘位置对齐，在本实施例中，通过干法刻蚀工艺刻蚀所述浮栅层121。
接着，如图10所示，在所述衬底氧化层110上形成第二侧墙结构300，所 述第二侧墙结构300覆盖所述功能层120的侧壁。具体的，所述电压势垒143 在所述浮栅层121中靠近所述第二侧墙结构300处，所述电压势垒143使得所 述分栅快闪存储器中形成内置电场，内置电场的存在可以有效的阻止电子往所 述第二侧墙结构300运动，大大减少了电子从所述第二侧墙结构300逃离的几 率，从而提高了分栅快闪存储器数据保持能力。
在本实施例中，所述第二侧墙结构300的形成工艺步骤包括：在所述功能 层120侧壁及所述衬底氧化层110表面沉积第二氧化硅层301；在所述第二氧化 硅层301上沉积第三氮化硅层302；在所述第三氮化硅层302上沉积第三氧化硅 层303。
参考图10，本发明还提供一种分栅快闪存储器，包括：衬底100、衬底氧 化层110、功能层120、第一侧墙结构130、共享字线200及第二侧墙结构300。
其中，所述衬底100上依次形成有衬底氧化层110及功能层120，所述功能 层120包括依次形成于所述衬底氧化层110上的浮栅层121、ONO膜层122、控 制栅层123及第一氮化硅层124，其中，所述浮栅层121中具有原始离子141和 补偿离子142，所述原始离子141与所述补偿离子142的交界处形成电压势垒 143；所述第一侧墙结构130覆盖所述第一沟槽210的侧壁；所述共享字线200 填充所述第一沟槽210；及所述第二侧墙结构300覆盖所述功能层120的侧壁。
进一步的，所述分栅快闪存储器还包括：字线氧化层201，所述字线氧化层 201位于所述共享字线200的表面，所述字线氧化层201避免了在对浮栅层121、 ONO膜层122、控制栅层123及第一氮化硅层124进行蚀刻过程中所述共享字 线被误蚀刻的情况，从而保证后续补偿离子注入不会穿透所述共享字线200。
综上，本发明提供了一种分栅快闪存储器的制造方法及分栅快闪存储器， 分栅快闪存储器，包括：衬底、衬底氧化层、功能层、第一侧墙结构、共享字 线及第二侧墙结构。其中所述功能层包括一浮栅层，自所述浮栅层露出的表面 向所述浮栅层中掺杂补偿离子，所述浮栅层中具有原始离子，所述原始离子与 所述补偿离子在所述浮栅层中靠近所述第二侧墙结构处形成电压势垒，所述电 压势垒使得所述分栅快闪存储器中形成内置电场，内置电场的存在可以有效的 阻止电子往所述第二侧墙结构运动，大大减少了电子从所述第二侧墙结构逃离 的几率，从而提高了分栅快闪存储器数据保持能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定， 本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权 利要求书的保护范围。
Claims (13)
1.一种分栅快闪存储器的形成方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有衬底氧化层及功能层，所述功能层包括依次形成于所述衬底氧化层上的浮栅层、ONO膜层、控制栅层及第一氮化硅层，其中，所述浮栅层中具有原始离子；
刻蚀所述功能层至所述衬底氧化层表面以形成第一沟槽；
在所述第一沟槽的侧壁上形成第一侧墙结构；
形成共享字线，所述共享字线填充所述第一沟槽；
刻蚀所述第一氮化硅层、所述控制栅层及所述ONO膜层至所述浮栅层表面；
自所述浮栅层露出的表面向所述浮栅层中掺杂补偿离子，以在所述原始离子与所述补偿离子的交界处形成电压势垒；
刻蚀所述浮栅层中露出的部分至所述衬底氧化层表面；以及
在所述衬底氧化层上形成第二侧墙结构，所述第二侧墙结构覆盖所述功能层的侧壁。
2.根据权利要求1所述的分栅快闪存储器的形成方法，其特征在于，往所述浮栅层中掺杂补偿离子的工艺为离子注入工艺。
3.根据权利要求2所述的分栅快闪存储器的形成方法，其特征在于，所述补偿离子的导电类型为P型，所述原始离子的导电类型为N型；或者，所述补偿离子的导电类型为N型，所述原始离子的导电类型为P型。
4.根据权利要求3所述的分栅快闪存储器的形成方法，其特征在于，所述离子注入工艺的工艺条件包括：采用的离子为硼离子，注入能量介于500eV至5000eV，注入剂量介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
5.根据权利要求3所述的分栅快闪存储器的形成方法，其特征在于，所述离子注入工艺的工艺条件包括：采用的离子为BF2 +离子，注入能量介于500eV至5000eV，注入剂量介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
6.根据权利要求3所述的分栅快闪存储器的形成方法，其特征在于，所述离子注入工艺的工艺条件包括：采用的离子为铟离子，注入能量介于500eV至5000eV，注入剂量介于1*1015atom/cm2～5*1016atom/cm2，注入角度介于15°至60°。
7.根据权利要求1所述的分栅快闪存储器的形成方法，其特征在于，通过干法刻蚀工艺刻蚀所述控制栅层及所述ONO膜层至所述浮栅层表面。
8.根据权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述共享字线、所述控制栅层及所述浮栅层的材料均为多晶硅。
9.根据权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述衬底氧化层及所述功能层通过低压化学气相沉积的方式形成于所述衬底上。
10.根据权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述第一侧墙结构包括：依次覆盖在所述第一沟槽侧壁上的第一氧化硅层、第二氮化硅层及隧穿氧化层。
11.根据权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述第二侧墙结构包括依次覆盖在所述功能层侧壁的第二氧化硅层、第三氮化硅层和第三氧化硅层。
12.一种分栅快闪存储器，其特征在于，包括：
衬底，所述衬底上依次形成有衬底氧化层及功能层，所述功能层包括依次形成于所述衬底氧化层上的浮栅层、ONO膜层、控制栅层及第一氮化硅层，其中，所述浮栅层中具有原始离子和补偿离子，所述原始离子与所述补偿离子的交界处形成电压势垒；
第一侧墙结构，所述第一侧墙结构覆盖所述第一沟槽的侧壁；
共享字线，所述共享字线填充所述第一沟槽；及
第二侧墙结构，所述第二侧墙结构覆盖所述功能层的侧壁。
13.根据权利要求12所述的分栅快闪存储器，其特征在于，所述分栅快闪存储器还包括：字线氧化层，所述字线氧化层位于所述共享字线的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910173460.7A CN109817529A (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910173460.7A CN109817529A (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109817529A true CN109817529A (zh) | 2019-05-28 |
Family
ID=66608466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910173460.7A Pending CN109817529A (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817529A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943087A (zh) * | 2019-12-24 | 2020-03-31 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法 |
| CN111799163A (zh) * | 2020-07-17 | 2020-10-20 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
| CN112234096A (zh) * | 2020-10-27 | 2021-01-15 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112968000A (zh) * | 2021-01-22 | 2021-06-15 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315252A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 共享源线的闪存单元及其形成方法 |
| CN102339834A (zh) * | 2011-09-28 | 2012-02-01 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN102593062A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
| US20120206969A1 (en) * | 2011-02-10 | 2012-08-16 | Grace Semiconductor Manufacturing Corporation | Memory Array |
| CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
-
2019
- 2019-03-07 CN CN201910173460.7A patent/CN109817529A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120206969A1 (en) * | 2011-02-10 | 2012-08-16 | Grace Semiconductor Manufacturing Corporation | Memory Array |
| CN102315252A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 共享源线的闪存单元及其形成方法 |
| CN102339834A (zh) * | 2011-09-28 | 2012-02-01 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN102593062A (zh) * | 2012-03-09 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅式闪存结构制造方法以及分栅式闪存结构 |
| CN108807392A (zh) * | 2018-06-08 | 2018-11-13 | 上海华虹宏力半导体制造有限公司 | 快闪存储器及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110943087A (zh) * | 2019-12-24 | 2020-03-31 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法 |
| CN110943087B (zh) * | 2019-12-24 | 2023-07-18 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制造方法 |
| CN111799163A (zh) * | 2020-07-17 | 2020-10-20 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
| CN112234096A (zh) * | 2020-10-27 | 2021-01-15 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112234096B (zh) * | 2020-10-27 | 2024-05-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112968000A (zh) * | 2021-01-22 | 2021-06-15 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制备方法 |
| CN112968000B (zh) * | 2021-01-22 | 2024-02-23 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825828B2 (en) | Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation | |
| CN109817529A (zh) | 分栅快闪存储器的形成方法及分栅快闪存储器 | |
| US7727893B2 (en) | Method of forming a dielectric layer pattern and method of manufacturing a non-volatile memory device using the same | |
| US11456307B2 (en) | Flash memory containing air gaps | |
| CN109742080B (zh) | 一种三维存储器及其制备方法 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| US10164073B2 (en) | Apparatus and method for memory device | |
| CN111341653A (zh) | 浮栅层的形成方法 | |
| US11659710B2 (en) | Memory structure and fabrication method thereof | |
| CN110993605B (zh) | 闪存器件的形成方法 | |
| CN103972176A (zh) | 半导体器件的制备方法 | |
| CN106169479A (zh) | Sonos存储器及工艺方法 | |
| CN114005831B (zh) | 一种改善NAND flash字线间漏电的工艺集成方法 | |
| US20130099300A1 (en) | Floating Gate Structure of Flash Memory Device and Method for Fabricating the Same | |
| US20080308905A1 (en) | Semi-conductor device, and method of making the same | |
| US11818875B2 (en) | Methods for forming memory and memory | |
| CN111799217B (zh) | 存储器字线形貌的控制方法 | |
| CN105762115B (zh) | 存储器件的形成方法 | |
| US20080067580A1 (en) | Memory device and method of manufacturing the same | |
| US20220399347A1 (en) | Method for fabricating semiconductor structure and semiconductor structure | |
| US11882693B2 (en) | Method for manufacturing semiconductor device | |
| WO2023005545A1 (zh) | 一种非易失性存储器及其制造方法 | |
| US7982258B2 (en) | Flash memory device and method for manufacturing the device | |
| KR20070075092A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190528 |