CN110943087A - 分栅快闪存储器的制造方法 - Google Patents
分栅快闪存储器的制造方法 Download PDFInfo
- Publication number
- CN110943087A CN110943087A CN201911349153.6A CN201911349153A CN110943087A CN 110943087 A CN110943087 A CN 110943087A CN 201911349153 A CN201911349153 A CN 201911349153A CN 110943087 A CN110943087 A CN 110943087A
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- oxide layer
- amorphous
- split
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 22
- -1 germanium ions Chemical class 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种分栅快闪存储器的制造方法，包括：提供一衬底，所述衬底上形成有衬底氧化层及结构层，所述结构层中形成有第一沟槽，其中，所述结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第一氮化硅层；在所述第一沟槽中填充字线；对所述字线进行锗离子注入以在所述字线表面形成一非晶层；以及在所述非晶层上形成字线氧化层。通过对所述字线进行锗离子注入可以使得所述字线表面形成一非晶层，所述非晶层有利于所述字线的氧化并能够使得所述字线上生长出厚度均匀的字线氧化层，避免了在后续刻蚀控制栅及浮栅的过程中所述字线氧化层破损而造成所述字线损坏的情况，提高了产品的良率。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种分栅快闪存储器的制造方法。
背景技术
在分栅快闪存储器的制造工艺中，在形成字线之后，通常需要所述字线上形成一字线氧化层，以所述字线氧化层作为所述字线的掩膜来保护所述字线在后续刻蚀侧墙结构、控制栅及浮栅的过程中不被损坏。
但是目前所述字线氧化层生长的厚度并不均匀，使得部分区域的字线氧化层的厚度比要求的厚度薄，或者使得部分区域的字线氧化层的厚度比要求的厚度厚。太薄的所述字线氧化层在刻蚀侧墙结构、控制栅及浮栅的过程中容易破损，所述字线氧化层较薄的表面出现很多孔洞，造成位于孔洞下面的字线被暴露，从而可能造成字线损坏，影响产品的良率；此外，太厚的所述字线氧化层在后续去除时不容易彻底清除，容易在所述字线表面造成残留，从而造成字线的电阻偏大，所以所述字线氧化层的厚度十分关键，太薄或者太厚的字线氧化层都不能满足分栅快闪存储器的制造工艺的要求。
发明内容
本发明的目的在于提供一种分栅快闪存储器的制造方法，以解决字线氧化层生长的厚度不均匀的问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制造方法，包括：
提供一衬底，所述衬底上形成有依次堆叠的衬底氧化层及结构层，所述结构层中形成有第一沟槽，其中，所述结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第一氮化硅层；
形成字线，所述字线填充所述第一沟槽；
对所述字线进行锗离子注入以在所述字线表面形成一非晶层；以及，
形成字线氧化层，所述字线氧化层位于所述非晶层上。
可选的，在所述分栅快闪存储器的制造方法中，锗离子的注入剂量为1×1015atom/cm2～2×1015atom/cm2，注入能量介于48KeV至52K eV。
可选的，在所述分栅快闪存储器的制造方法中，对所述字线进行锗离子注入的同时，还对所述字线进行砷离子注入。
可选的，在所述分栅快闪存储器的制造方法中，砷离子的注入剂量为1×1015atom/cm2～1×1016atom/cm2，注入能量介于28K eV至32K eV。
可选的，在所述分栅快闪存储器的制造方法中，所述字线的材质为多晶硅，对所述字线进行锗离子和砷离子注入能够使得所述字线表面的多晶硅转变为非晶硅，从而使得部分厚度的所述字线转变成所述非晶层。
可选的，在所述分栅快闪存储器的制造方法中，所述非晶层的厚度为
可选的，在所述分栅快闪存储器的制造方法中，对所述字线执行热氧化工艺以得到所述字线氧化层。
可选的，在所述分栅快闪存储器的制造方法中，所述热氧化工艺包括：在900℃～950℃下，通入6SLM～15SLM的氧气氧化所述字线，持续时长为300min～360min。
可选的，在所述分栅快闪存储器的制造方法中，所述字线氧化层的厚度为
可选的，在所述分栅快闪存储器的制造方法中，所述结构层与所述字线之间还形成有第一侧墙结构、第二侧墙结构以及隧穿氧化层。
综上，本发明提供一种分栅快闪存储器的制造方法，包括：提供一衬底，所述衬底上形成有衬底氧化层及结构层，所述结构层中形成有第一沟槽，其中，所述结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第一氮化硅层；在所述第一沟槽填充字线；对所述字线进行锗离子注入以在所述字线表面形成一非晶层；在所述非晶层上形成字线氧化层。通过对所述字线进行锗离子注入可以使得字线顶层由多晶状态转变为非晶状态，使得所述字线表面形成一非晶层，所述非晶层有利于所述字线的氧化并能够使得所述字线上生长出厚度均匀的字线氧化层，避免了在后续刻蚀控制栅及浮栅的过程中所述字线氧化层破损出现孔洞的情况，从而很好地保护了字线，提高了产品的良率；此外，也避免了所述字线氧化层在后续去除时在所述字线表面仍有残留的情况，使得所述字线的电阻值符合工艺要求，进一步提高了产品良率。
附图说明
图1是本发明实施例的分栅快闪存储器的制造方法流程图；
图2-图5是本发明实施例的分栅快闪存储器的制造方法各工艺步骤中的半导体结构示意图；
其中，附图标记说明：
100-衬底，110-栅氧化层，120-浮栅层，130-ONO介质层，140-控制栅层，150-第一氮化硅层，160-第一侧墙结构，171-第一氧化硅层，172-第二氮化硅层，180-隧穿氧化层，200-字线，201-非晶层，210-字线氧化层，300-第一沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的分栅快闪存储器的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
在现有技术中字线氧化层的厚度需要严格控制，但是由于目前制造工艺的限制，在严格控制所述字线氧化层的厚度的情况下，容易造成生成出的字线氧化层的厚度不均匀，厚薄不一，所以继续发明一种新的分栅快闪存储器的制造方法来解决字线氧化层生长的厚度不均匀的问题。
本发明提供一种分栅快闪存储器的制造方法，参考图1，图1是本发明实施例的分栅快闪存储器的制造方法流程图，所述分栅快闪存储器的制造方法包括：
S10：提供一衬底，所述衬底上形成有依次堆叠的衬底氧化层及结构层，所述结构层中形成有第一沟槽，其中，所述结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第一氮化硅层；
S20：形成字线，所述字线填充所述第一沟槽；
S30：对所述字线进行锗离子注入以在所述字线表面形成一非晶层；以及，
S40：形成字线氧化层，所述字线氧化层位于所述非晶层上。
具体的，参考图2-图5，图2-图5是本发明实施例的分栅快闪存储器的制造方法各工艺步骤中的半导体结构示意图。
首先，如图2所示，提供一衬底100，所述衬底100上形成有依次堆叠的衬底氧化层110及结构层，所述结构层中形成有第一沟槽300，其中，所述结构层包括：依次堆叠的浮栅层120、ONO介质层130、控制栅层140及第一氮化硅层150。具体的，所述衬底100可以为硅、锗或者锗化硅，所述衬底氧化层110的厚度为
所述浮栅120的厚度为
所述ONO膜层130的厚度为
所述控制栅140的厚度为
所述第一氮化硅层150的厚度为
进一步的，结合图2，所述结构层与所述字线200之间还形成有第一侧墙结构160、第二侧墙结构以及隧穿氧化层180。具体的，形成所述第一侧墙结构160的步骤包括：通过干法刻蚀所述第一氮化硅层150使得所述第一氮化硅层150中形成第二沟槽，然后在该第二沟槽中填充所述第一侧墙结构的材料层，接着刻蚀该第一侧墙结构的材料层以形成最终的所述第一侧墙结构160，从图1中可以看出，所述第一侧墙结构160位于靠近所述第一氮化硅层150的所述控制栅层140上；进一步的，所述第二侧墙结构包括：覆盖所述第一沟槽300侧壁的第一氧化硅层171及覆盖所述第一氧化硅层171的第二氮化硅层172，形成所述第二侧墙结构的步骤包括：刻蚀上述第一侧墙结构的材料层之后继续刻蚀所述控制栅层140、所述ONO介质层130以及所述浮栅层120以形成所述第一沟槽300，然后在所述第一沟槽300的侧壁上依次沉积所述第一氧化硅层171和所述第二氮化硅层172；进一步的，在形成所述第二侧墙结构之后，形成所述隧穿氧化层180，所述隧穿氧化层180位于所述第二侧墙结构和所述字线200之间的所述衬底氧化层110上并且覆盖所述第一沟槽300的底壁、所述第二侧墙结构。其中，所述隧穿氧化层180的厚度为
所述第二侧墙结构的厚度为
所述第二侧墙结构的高度为800nm～1300nm。
然后，如图3所示，形成字线200，所述字线200填充所述第一沟槽300。具体的，所述字线200的材质为多晶硅。
接着，如图4所示，对所述字线200进行锗离子注入以在所述字线200表面形成一非晶层201。具体的，锗离子的注入剂量为1×1015atom/cm2～2×1015atom/cm2，注入能量介于48KeV至52K eV。在本实施例中，对所述字线200进行锗离子注入的同时，还对所述字线200进行砷离子注入，其中，砷离子的注入剂量为1×1015atom/cm2～1×1016atom/cm2，注入能量介于28K eV至32K eV。由于所述字线200的材质为多晶硅，所以对所述字线200进行锗离子和砷离子注入能够使得所述字线200表面的多晶硅转变为非晶硅，从而使得部分厚度的所述字线200转变成所述非晶层201，所述非晶层的厚度为
通过对所述字线进行锗离子及砷离子注入可以使得字线的顶部的多晶状态转变为非晶状态，使得所述字线200表面形成一非晶层201，所述非晶层201有利于所述字线200后续的氧化，因所述非晶层201的表面较进行离子注入之前的所述字线200表面更平整，所以所述非晶层201能够使得所述字线200上生长出厚度均匀的字线氧化层210。
最后，如图5所示，形成字线氧化层210，所述字线氧化层210位于所述非晶层201上。具体的，对所述字线200执行热氧化工艺以得到所述字线氧化层210，其中，所述热氧化工艺包括：在900℃～950℃下，通入6SLM～15SLM的氧气氧化所述字线，持续时长为300min～360min。所述字线氧化层210的厚度为
通过对所述字线200注入锗离子及砷离子以在所述字线表面形成所述非晶层201，然后通过热氧化工艺氧化所述字线200以在所述非晶层201表面形成所述字线氧化层210，这样形成的所述字线氧化层210有较好的的均匀性和稠密性，避免了后续在对浮栅120和控制栅140进行蚀刻过程中所述字线200被误刻蚀的情况，从而可靠地保护了所述字线200，提高了产品的良率；此外，也避免了所述字线氧化层210在后续去除时在所述字线200表面仍有残留的情况，减小了所述字线200的电阻值，使得所述字线200的电阻值符合工艺要求，进一步提高了产品良率。
进一步的，在分栅快闪存储器的制造方法中，在形成所述字线氧化层210之后，以所述字线氧化层210为掩膜，刻蚀所述第一氮化硅层150、所述控制栅层140、所述ONO介质层130及浮栅层120。通过本发明提供的方法形成的所述字线氧化层210的厚度比较均匀，并且稠密性较好，能够避免在刻蚀控制栅及浮栅的过程中所述字线氧化层210破损出现孔洞的情况，从而很好地保护了所述字线氧化层210下的所述字线200，提高了产品的良率。
综上，本发明提供一种分栅快闪存储器的制造方法，包括：提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽，其中，所述结构层包括：依次堆叠的衬底氧化层、浮栅层、ONO介质层、控制栅层及第一氮化硅层；在所述第一沟槽填充字线；对所述字线进行锗离子注入以在所述字线表面形成一非晶层；在所述非晶层上形成字线氧化层。通过对所述字线进行锗离子注入可以使得顶层的字线有多晶状态转变为非晶状态，使得所述字线表面形成一非晶层，所述非晶层有利于所述字线的氧化并能够使得所述字线上生长出厚度均匀的字线氧化层，避免了在后续刻蚀控制栅及浮栅的过程中所述字线氧化层破损出现孔洞的情况，从而很好地保护了字线，提高了产品的良率；此外，也避免了所述字线氧化层在后续去除时在所述字线表面仍有残留的情况，使得所述字线的电阻值符合工艺要求，进一步提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种分栅快闪存储器的制造方法，其特征在于，包括：
提供一衬底，所述衬底上形成有依次堆叠的衬底氧化层及结构层，所述结构层中形成有第一沟槽，其中，所述结构层包括：依次堆叠的浮栅层、ONO介质层、控制栅层及第一氮化硅层；
形成字线，所述字线填充所述第一沟槽；
对所述字线进行锗离子注入以在所述字线表面形成一非晶层；以及，
形成字线氧化层，所述字线氧化层位于所述非晶层上。
2.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，锗离子的注入剂量为1×1015atom/cm2～2×1015atom/cm2，注入能量介于48KeV至52K eV。
3.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，对所述字线进行锗离子注入的同时，还对所述字线进行砷离子注入。
4.根据权利要求3所述的分栅快闪存储器的制造方法，其特征在于，砷离子的注入剂量为1×1015atom/cm2～1×1016atom/cm2，注入能量介于28K eV至32K eV。
5.根据权利要求3所述的分栅快闪存储器的制造方法，其特征在于，所述字线的材质为多晶硅，对所述字线进行锗离子和砷离子注入能够使得所述字线表面的多晶硅转变为非晶硅，从而使得部分厚度的所述字线转变成所述非晶层。
6.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述非晶层的厚度为
7.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，对所述字线执行热氧化工艺以得到所述字线氧化层。
8.根据权利要求7所述的分栅快闪存储器的制造方法，其特征在于，所述热氧化工艺包括：在900℃～950℃下，通入6SLM～15SLM的氧气氧化所述字线，持续时长为300min～360min。
9.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述字线氧化层的厚度为
10.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述结构层与所述字线之间还形成有第一侧墙结构、第二侧墙结构以及隧穿氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911349153.6A CN110943087B (zh) | 2019-12-24 | 2019-12-24 | 分栅快闪存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911349153.6A CN110943087B (zh) | 2019-12-24 | 2019-12-24 | 分栅快闪存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110943087A true CN110943087A (zh) | 2020-03-31 |
| CN110943087B CN110943087B (zh) | 2023-07-18 |
Family
ID=69912118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911349153.6A Active CN110943087B (zh) | 2019-12-24 | 2019-12-24 | 分栅快闪存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110943087B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW448498B (en) * | 1997-12-22 | 2001-08-01 | Mosel Vitelic Inc | Planarization process of semiconductor device |
| CN102420130A (zh) * | 2011-07-01 | 2012-04-18 | 上海华力微电子有限公司 | 通过离子注入工艺来控制氧化膜厚度的方法 |
| CN106952918A (zh) * | 2016-01-05 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器的制备方法 |
| CN109817529A (zh) * | 2019-03-07 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
-
2019
- 2019-12-24 CN CN201911349153.6A patent/CN110943087B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW448498B (en) * | 1997-12-22 | 2001-08-01 | Mosel Vitelic Inc | Planarization process of semiconductor device |
| CN102420130A (zh) * | 2011-07-01 | 2012-04-18 | 上海华力微电子有限公司 | 通过离子注入工艺来控制氧化膜厚度的方法 |
| CN106952918A (zh) * | 2016-01-05 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器的制备方法 |
| CN109817529A (zh) * | 2019-03-07 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的形成方法及分栅快闪存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110943087B (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8211779B2 (en) | Method for forming isolation layer in semiconductor device | |
| CN104425366B (zh) | 半导体结构的形成方法 | |
| JP2001094075A5 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20050014317A (ko) | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 | |
| US6362045B1 (en) | Method to form non-volatile memory cells | |
| CN101533776B (zh) | 制造半导体存储器件的方法 | |
| US9299856B2 (en) | Selective gate oxide properties adjustment using fluorine | |
| US10014314B2 (en) | Semiconductor device and methods of manufacture thereof | |
| CN110634746A (zh) | 嵌入式闪存的制作方法 | |
| US7041558B2 (en) | Floating gate memory device and method of manufacturing the same | |
| EP1222690B1 (en) | Method of manufacturing a semiconductor memory device with anti-reflective coating | |
| CN110943087A (zh) | 分栅快闪存储器的制造方法 | |
| US20060141711A1 (en) | Method of manufacturing flash memory device | |
| US9006093B2 (en) | Non-volatile memory (NVM) and high voltage transistor integration | |
| US7439143B2 (en) | Flash memory device and method of manufacturing the same | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| JP2011159946A (ja) | 半導体素子の製造方法 | |
| CN109903797B (zh) | 分栅快闪存储器的制造方法及分栅快闪存储器 | |
| KR20080114230A (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| US7151028B1 (en) | Memory cell with plasma-grown oxide spacer for reduced DIBL and Vss resistance and increased reliability | |
| JP2007519255A (ja) | Ｖｓｓ抵抗が低く、ドレイン誘起バリアハイト効果が低減されたフローティングゲートメモリセルの構造およびその製造方法 | |
| KR100652351B1 (ko) | 플래시 소자 제조 방법 | |
| KR100946120B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| US6207502B1 (en) | Method of using source/drain nitride for periphery field oxide and bit-line oxide | |
| CN113327848B (zh) | 闪存器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |