CN109903797B - 分栅快闪存储器的制造方法及分栅快闪存储器 - Google Patents

分栅快闪存储器的制造方法及分栅快闪存储器 Download PDF

Info

Publication number
CN109903797B
CN109903797B CN201910173457.5A CN201910173457A CN109903797B CN 109903797 B CN109903797 B CN 109903797B CN 201910173457 A CN201910173457 A CN 201910173457A CN 109903797 B CN109903797 B CN 109903797B
Authority
CN
China
Prior art keywords
word line
layer
oxide layer
slm
shared word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910173457.5A
Other languages
English (en)
Other versions
CN109903797A (zh
Inventor
曹启鹏
王卉
陈宏�
杨辉
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910173457.5A priority Critical patent/CN109903797B/zh
Publication of CN109903797A publication Critical patent/CN109903797A/zh
Application granted granted Critical
Publication of CN109903797B publication Critical patent/CN109903797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种分栅快闪存储器的制造方法，首先提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽，所述第一沟槽的侧壁上形成侧墙结构；然后在所述第一沟槽的底壁、所述侧墙结构及所述结构层上形成隧穿氧化层，并填充所述第一沟槽以形成共享字线；接着清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分，并氧化所述共享字线以在所述共享字线上形成氧化材料层；最后清洗所述氧化材料层以得到特定厚度的字线氧化层。这样形成的所述字线氧化层均匀性和稠密性好，避免了在后续的对浮栅和控制栅进行蚀刻时所述共享字线被误蚀刻的情况，使得共享字线晶体管内编程时电场强度分布正常，保证了编程有效性。

Description

分栅快闪存储器的制造方法及分栅快闪存储器
技术领域
本发明涉及半导体技术领域，特别涉及一种分栅快闪存储器的制造方法及分栅快闪存储器。
背景技术
在现有存储器发展中，分栅快闪存储器已经成为一种重要的非挥发性存储器，分栅快闪存储器利用浮栅作为存储单元，浮栅通过F-N电子隧穿和沟道热电子注入来进行编程和擦除，当编程的时候沟道热电子注入浮栅，沟道为阻断状态，此时为状态“0”；当擦除的时候通过F-N电子隧穿，沟道为开启状态，此时为状态“1”。分栅快闪存储器具有高效的编程和大面积迅速擦写能力被广泛应用。
共享字线的分栅快闪存储器是分栅快闪存储器中的一种，目前共享字线的分栅快闪存储器存在容易编程失效的问题。
发明内容
本发明的目的在于提供一种分栅快闪存储器的制造方法及分栅快闪存储器，以解决分栅快闪存储器容易发生编程失效的问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制造方法，包括以下步骤：
提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽；
在所述第一沟槽的侧壁上形成侧墙结构；
形成一隧穿氧化层，所述隧穿氧化层覆盖所述第一沟槽的底壁、所述侧墙结构及所述结构层；
形成共享字线，所述共享字线填充所述第一沟槽；
清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分；
氧化所述共享字线以在所述共享字线上形成氧化材料层；及
清洗所述氧化材料层以得到特定厚度的字线氧化层。
可选的，在所述分栅快闪存储器的制造方法中，氧化所述共享字线的步骤包括：
在500℃～750℃下，通入0.08SLM～0.12SLM的氧气和8SLM～12SLM的氮气，持续时长45min～75min；
在800℃～1000℃下，通入8SLM～12SLM的氧气和0.1SLM～0.8SLM的氮气，持续时长45min～75min；及
在500℃～750℃下，通入8SLM～12SLM的氮气，持续时长55min～65min。
可选的，在所述分栅快闪存储器的制造方法中，在氧化所述共享字线时，通入氮气和氧气的同时还通入0.1SLM～0.8SLM的二氯甲烷作为催化剂以加速氧化所述共享字线。
可选的，在所述分栅快闪存储器的制造方法中，清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分的步骤中，工艺时长介于30s～150s。
可选的，在所述分栅快闪存储器的制造方法中，利用浓度为0.5％～10％的氢氟酸清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分。
可选的，在所述分栅快闪存储器的制造方法中，所述隧穿氧化层中位于所述结构层上的部分的厚度介于
Figure BDA0001988764430000021
可选的，在所述分栅快闪存储器的制造方法中，清洗所述氧化材料层以得到特定厚度的字线氧化层的步骤中，工艺时长介于2s～15s。
可选的，在所述分栅快闪存储器的制造方法中，所述氧化材料层的厚度介于
Figure BDA0001988764430000022
所述字线氧化层的厚度介于
Figure BDA0001988764430000023
可选的，在所述分栅快闪存储器的制造方法中，利用浓度为0.5％～10％的氢氟酸清洗所述氧化材料层以得到特定厚度的字线氧化层。
可选的，在所述分栅快闪存储器的制造方法中，所述结构层包括：依次形成于所述衬底上的衬底氧化层、浮栅、ONO膜层、控制栅及第一氮化硅层。
可选的，在所述分栅快闪存储器的制造方法中，所述结构层还包括：形成于所述第一氮化硅层中且位于所述控制栅上的第一氧化硅层。
可选的，在所述分栅快闪存储器的制造方法中，形成所述侧墙结构的步骤包括：
在所述第一沟槽的侧壁上沉积第二氧化硅层；
在所述第二氧化硅层上覆盖第二氮化硅层。
本发明还提供一种分栅快闪存储器，包括：
衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽；
侧墙结构，所述侧墙结构覆盖所述第一沟槽的侧壁；
隧穿氧化层，所述隧穿氧化层覆盖所述第一沟槽的底壁及所述侧墙结构；
共享字线，所述共享字线填充所述第一沟槽；及
字线氧化层，所述字线氧化层位于所述共享字线的表面。
对分栅快闪存储器编程时，需在源极或者漏极区域施加较大的编程电压(一般大于3V)才能实现对存储单元的编程，若大量的离子注入时穿透共享字线进入沟道将会使得共享字线晶体管内编程时电场强度分布异常，导致编程失效。
综上，本发明提供了一种分栅快闪存储器的制造方法，首先提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽，所述第一沟槽的侧壁上形成侧墙结构；然后在所述第一沟槽的底壁、所述侧墙结构及所述结构层上形成隧穿氧化层，并填充所述第一沟槽以形成共享字线；接着清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分，并氧化所述共享字线以在所述共享字线上形成氧化材料层；最后清洗所述氧化材料层以得到特定厚度的字线氧化层。其中，清洗所述共享字线的表面，接着氧化所述共享字线以在所述共享字线上形成氧化材料层，最后清洗所述氧化材料层以得到特定厚度的字线氧化层，使得形成的所述字线氧化层的均匀性和稠密性好，避免了后续在对浮栅和控制栅进行蚀刻过程中所述共享字线被误蚀刻的情况，从而保证后续离子注入不会穿透所述共享字线，使得共享字线晶体管内编程时电场强度分布正常，提高了编程的可靠性。
附图说明
图1是本发明实施例的分栅快闪存储器的制造方法的工艺流程图；
图2-图10是本发明实施例的分栅快闪存储器的制造方法中各步骤所形成的半导体结构的示意图；
其中，
100-衬底，110-结构层，111-衬底氧化层，112-浮栅，113-ONO膜层，114-控制栅，115-第一氮化硅层，116-第一氧化硅层，120-侧墙，121-第二氧化硅层，122-第二氮化硅层，140-隧穿氧化层，200-共享字线，201-氧化材料层，202-字线氧化层，210-第一沟槽，220-第二沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的分栅快闪存储器的制造方法及分栅快闪存储器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种分栅快闪存储器的制造方法，参考图1，图1是本发明实施例的分栅快闪存储器的制造方法的工艺流程图。在本申请实施例中，所述分栅快闪存储器的制造方法包括以下步骤：
步骤S10：提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽；
步骤S20：在所述第一沟槽的侧壁上形成侧墙结构；
步骤S30：形成一隧穿氧化层，所述隧穿氧化层覆盖所述第一沟槽的底壁、所述侧墙结构及所述结构层；
步骤S40：形成共享字线，所述共享字线填充所述第一沟槽；
步骤S50：清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分；
步骤S60：氧化所述共享字线以在所述共享字线上形成氧化材料层；及
步骤S70：清洗所述氧化材料层以得到特定厚度的字线氧化层。
进一步的，请参考图2-图10，图2-图10是本发明实施例的分栅快闪存储器的制造方法中各步骤所形成的半导体结构的示意图。
首先，如图2-图5所示，提供一衬底100，所述衬底100上形成有结构层110，所述结构层110中形成有第一沟槽210。
具体的，如图2所示，所述衬底100可以为硅、锗或者锗化硅，所述结构层110包括：依次形成于所述衬底100上的衬底氧化层111、浮栅112、ONO膜层113、控制栅114及第一氮化硅层115。其中，所述衬底氧化层111的沉积厚度介于
Figure BDA0001988764430000051
所述浮栅112的沉积厚度介于
Figure BDA0001988764430000052
所述ONO膜层113的沉积厚度介于
Figure BDA0001988764430000053
所述控制栅114的沉积厚度介于
Figure BDA0001988764430000054
Figure BDA0001988764430000055
所述第一氮化硅层115的沉积厚度介于
Figure BDA0001988764430000056
优选的，如图4所示，所述结构层110还包括：形成于所述第一氮化硅层115中且位于所述控制栅114上的第一氧化硅层116。其中，所述第一氧化硅层116的形成步骤包括：(1)如图3所示，刻蚀所述第一氮化硅层115并停留在所述控制栅114上以形成第二沟槽220；(2)如图4所示，形成所述第一氧化硅层116，所述第一氧化硅层116填充所述第二沟槽220。
进一步的，如图5所示，依次刻蚀所述第一氧化硅层116、控制栅114、ONO膜层113及浮栅112至露出所述衬底氧化层111以形成所述第一沟槽210，其中，一般采用CF4/CHF4/CL2/BCL3/Ar/N2等气体对所述第一氧化硅层116、所述控制栅114、所述ONO膜层113及所述浮栅112进行干法刻蚀。
接着，如图3所示，在所述第一沟槽210的侧壁上形成侧墙结构120。形成所述侧墙结构120的步骤包括：先沉积一侧墙材料层，所述侧墙材料层覆盖第一沟槽210的侧壁及所述结构层110；接着，对沉积在所述结构层100上的侧墙材料层进行各向异性刻蚀，去除所述结构层110上的侧墙材料层，从而形成所述侧墙结构120。其中，所示侧墙结构120包括依次覆盖所述第一沟槽210侧壁的第二氧化硅层121及第二氮化硅层122。
然后，如图6所示，形成一隧穿氧化层140，所述隧穿氧化层140覆盖所述第一沟槽210的底壁、所述侧墙结构120及所述结构层100。具体的，可以通过化学气相沉积工艺形成所述隧穿氧化层140，在本实施例中，所述隧穿氧化层140的材质为氧化硅，所述隧穿氧化层140沉积的厚度介于
Figure BDA0001988764430000057
所以，所述隧穿氧化层140中位于所述结构层110上的部分的厚度介于
Figure BDA0001988764430000062
接着，如图7所示，形成共享字线200，所述共享字线200填充所述第一沟槽210。具体的，所述共享字线200覆盖第一沟槽210中的所述隧穿氧化层140，在本实施例中，通过化学气相沉积工艺沉积所述共享字线200，所述共享字线200的材质为多晶硅。
进一步的，如图8所示，清洗所述共享字线200的表面并去除所述隧穿氧化层140中位于所述结构层110上的部分。
具体的，清洗所述共享字线200的表面是为了去除所述共享字线200的表面残留的杂质，其中，清洗所述共享字线200的表面并去除所述隧穿氧化层140中位于所述结构层110上的部分所需要花费的工艺时长介于30s～150s。在本实施例中，利用浓度为0.5％～10％的氢氟酸清洗所述共享字线200的表面并去除所述隧穿氧化层140中位于所述结构层110上的部分。
进一步的，如图9所示，氧化所述共享字线200以在所述共享字线200上形成氧化材料层201。
具体的，氧化所述共享字线200的步骤包括：
氧化第一步骤：在500℃～750℃下，以这个温度范围内的任意一温度值作为初始升温的起点，利用每分钟提升5℃～10℃的持续升温方式，通入0.08SLM～0.12SLM的氧气和8SLM～12SLM的氮气，持续时长45min～75min。
氧化第二步骤：在800℃～1000℃下，通入8SLM～12SLM的氧气和0.1SLM～0.8SLM的氮气，持续时长45min～75min。在所述氧化第二步骤中，通入氮气和氧气的同时还通入0.1SLM～0.8SLM的二氯甲烷作为催化剂以加速氧化所述共享字线200。
氧化第三步骤：在500℃～750℃下，以这个温度范围内的任意一温度值作为初始降温的起点，利用每分钟降低3℃～8℃的持续降温方式，通入8SLM～12SLM的氮气，持续时长55min～65min。最终形成的所述氧化材料层的厚度介于
Figure BDA0001988764430000061
在本实施例中，通过三个阶段氧化所述共享字线200，所述氧化第一步骤称为小氧阶段，只通入少量的氧气；所述氧化第二步骤中通入适量的氧气和少量的氮气；所述氧化第三步骤中只通入特定量氮气并且持续降温，使得形成的所述氧化材料层201的均匀性和稠密性好，起到很好的保护所述共享字线的作用。
进一步的，如图10所示，清洗所述氧化材料层201以得到特定厚度的字线氧化层202。
具体的，清洗所述氧化材料层201以得到特定厚度的字线氧化层202的步骤所花费的工艺时长介于2s～15s。优选的，利用浓度为0.5％～10％的氢氟酸清洗所述氧化材料层201以得到特定厚度的字线氧化层202。在本实施例中，清洗掉的所述氧化材料层201的厚度大约为
Figure BDA0001988764430000071
所以最终形成的所述字线氧化层201的厚度介于
Figure BDA0001988764430000072
其中，先氧化形成所述氧化材料层201，接着再清洗掉特定厚度的所述氧化材料层201，最终形成字线氧化层202，这样形成的字线氧化层202的表面不会有杂质残留，并且有较好的的均匀性和稠密性，避免了后续在对浮栅和控制栅进行蚀刻过程中所述共享字线被误刻蚀的情况，保护了所述共享字线，保证后续离子注入不会穿透所述共享字线，使得共享字线晶体管内编程时电场强度分布正常，提高了编程的可靠性。
本领域技术人员一般是直接氧化共享字线的表面，然后再对共享字线形成的氧化材料层进行一次总的清洗；而从本申请的所述分栅快闪存储器的制造方法的步骤S50、S60及S70可以看出，本申请是先对所述共享字线200的表面进行清洗，然后采用特殊的氧化工艺氧化所述共享字线200的表面形成所述氧化材料层201，最后再对所述氧化材料层201进行清洗，清洗掉特定厚度的所述氧化材料层201，得到最终的所述字线氧化层202。由此可见，与现有技术相比，本申请所述分栅快闪存储器的制造方法在氧化所述共享字线前增加了一次清洗工艺，可有效去除所述共享字线200的表面的杂质。改进的清洗工艺(氧化共享字线前、后各执行一次清洗)，再加上特殊的氧化工艺，使得最终得到的字线氧化层202更加致密。
本发明还提供一种分栅快闪存储器，包括：衬底100、侧墙结构120、隧穿氧化层140、共享字线200及字线氧化层202。
其中，所述衬底100上形成有结构层110，所述结构层110中形成有第一沟槽210；所述侧墙结构120覆盖所述第一沟槽210的侧壁；所述隧穿氧化层140覆盖所述第一沟槽210的底壁及所述侧墙结构120；所述共享字线200填充所述第一沟槽210；所述字线氧化层202位于所述共享字线200的表面。
综上，本发明提供了一种分栅快闪存储器的制造方法，首先提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽，所述第一沟槽的侧壁上形成侧墙结构；然后在所述第一沟槽的底壁、所述侧墙结构及所述结构层上形成隧穿氧化层，并填充所述第一沟槽以形成共享字线；接着清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分，并氧化所述共享字线以在所述共享字线上形成氧化材料层；最后清洗所述氧化材料层以得到特定厚度的字线氧化层。其中，清洗所述共享字线的表面，接着氧化所述共享字线以在所述共享字线上形成氧化材料层，最后清洗所述氧化材料层以得到特定厚度的字线氧化层，使得形成的所述字线氧化层的均匀性和稠密性好，避免了后续在对浮栅和控制栅进行蚀刻过程中所述共享字线被误蚀刻的情况，从而保证后续离子注入不会穿透所述共享字线，使得共享字线晶体管内编程时电场强度分布正常，提高了编程的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种分栅快闪存储器的制造方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽；
在所述第一沟槽的侧壁上形成侧墙结构；
形成一隧穿氧化层，所述隧穿氧化层覆盖所述第一沟槽的底壁、所述侧墙结构及所述结构层；
形成共享字线，所述共享字线填充所述第一沟槽；
清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分；
氧化所述共享字线以在所述共享字线上形成氧化材料层；及
清洗所述氧化材料层以得到特定厚度的字线氧化层；
其中，氧化所述共享字线的步骤包括氧化第一步骤、氧化第二步骤和氧化第三步骤，所述氧化第一步骤中通入0.08SLM～0.12SLM的氧气和8SLM～12SLM的氮气，所述氧化第二步骤中通入8SLM～12SLM的氧气和0.1SLM～0.8SLM的氮气，所述氧化第三步骤中通入8SLM～12SLM的氮气并降温。
2.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，氧化所述共享字线的步骤包括：
在500℃～750℃下，通入0.08SLM～0.12SLM的氧气和8SLM～12SLM的氮气，持续时长45min～75min；
在800℃～1000℃下，通入8SLM～12SLM的氧气和0.1SLM～0.8SLM的氮气，持续时长45min～75min；及
在500℃～750℃下，通入8SLM～12SLM的氮气，持续时长55min～65min。
3.根据权利要求2所述的分栅快闪存储器的制造方法，其特征在于，在氧化所述共享字线时，通入氮气和氧气的同时还通入0.1SLM～0.8SLM的二氯甲烷作为催化剂以加速氧化所述共享字线。
4.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分的步骤中，工艺时长介于30s～150s。
5.根据权利要求4所述的分栅快闪存储器的制造方法，其特征在于，利用浓度为0.5％～10％的氢氟酸清洗所述共享字线的表面并去除所述隧穿氧化层中位于所述结构层上的部分。
6.根据权利要求5所述的分栅快闪存储器的制造方法，其特征在于，所述隧穿氧化层中位于所述结构层上的部分的厚度介于
Figure FDA0002751665730000021
7.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，清洗所述氧化材料层以得到特定厚度的字线氧化层的步骤中，工艺时长介于2s～15s。
8.根据权利要求7所述的分栅快闪存储器的制造方法，其特征在于，所述氧化材料层的厚度介于
Figure FDA0002751665730000023
所述字线氧化层的厚度介于
Figure FDA0002751665730000022
9.根据权利要求8所述的分栅快闪存储器的制造方法，其特征在于，利用浓度为0.5％～10％的氢氟酸清洗所述氧化材料层以得到特定厚度的字线氧化层。
10.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，所述结构层包括：依次形成于所述衬底上的衬底氧化层、浮栅、ONO膜层、控制栅及第一氮化硅层。
11.根据权利要求10所述的分栅快闪存储器的制造方法，其特征在于，所述结构层还包括：形成于所述第一氮化硅层中且位于所述控制栅上的第一氧化硅层。
12.根据权利要求1所述的分栅快闪存储器的制造方法，其特征在于，形成所述侧墙结构的步骤包括：
在所述第一沟槽的侧壁上沉积第二氧化硅层；
在所述第二氧化硅层上覆盖第二氮化硅层。
13.一种分栅快闪存储器，其特征在于，所述分栅快闪存储器利用如权利要求1至12任一项所述的制造方法获得，包括：
衬底，所述衬底上形成有结构层，所述结构层中形成有第一沟槽；
侧墙结构，所述侧墙结构覆盖所述第一沟槽的侧壁；
隧穿氧化层，所述隧穿氧化层覆盖所述第一沟槽的底壁及所述侧墙结构；
共享字线，所述共享字线填充所述第一沟槽；及
字线氧化层，所述字线氧化层位于所述共享字线的表面。
CN201910173457.5A 2019-03-07 2019-03-07 分栅快闪存储器的制造方法及分栅快闪存储器 Active CN109903797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910173457.5A CN109903797B (zh) 2019-03-07 2019-03-07 分栅快闪存储器的制造方法及分栅快闪存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910173457.5A CN109903797B (zh) 2019-03-07 2019-03-07 分栅快闪存储器的制造方法及分栅快闪存储器

Publications (2)

Publication Number Publication Date
CN109903797A CN109903797A (zh) 2019-06-18
CN109903797B true CN109903797B (zh) 2021-04-23

Family

ID=66946823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910173457.5A Active CN109903797B (zh) 2019-03-07 2019-03-07 分栅快闪存储器的制造方法及分栅快闪存储器

Country Status (1)

Country Link
CN (1) CN109903797B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571151B (zh) * 2019-09-02 2021-10-26 武汉新芯集成电路制造有限公司 多晶硅层的制作方法、闪存及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470391B1 (ko) * 2002-07-15 2005-02-07 주식회사 하이닉스반도체 반도체소자의 리프레쉬 개선방법
CN1581463A (zh) * 2003-08-01 2005-02-16 台湾积体电路制造股份有限公司 分离栅极快闪内存单元的字符线结构及其制造方法
US6893917B2 (en) * 2002-06-24 2005-05-17 Taiwan Semiconductor Manufacturing Company Structure and fabricating method to make a cell with multi-self-alignment in split gate flash
TWI253146B (en) * 2003-06-25 2006-04-11 Taiwan Semiconductor Mfg Structure of word line in split gate flash memory cell and method for manufacturing the same
CN102593062A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 分栅式闪存结构制造方法以及分栅式闪存结构
CN104465524A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN106206597A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893917B2 (en) * 2002-06-24 2005-05-17 Taiwan Semiconductor Manufacturing Company Structure and fabricating method to make a cell with multi-self-alignment in split gate flash
KR100470391B1 (ko) * 2002-07-15 2005-02-07 주식회사 하이닉스반도체 반도체소자의 리프레쉬 개선방법
TWI253146B (en) * 2003-06-25 2006-04-11 Taiwan Semiconductor Mfg Structure of word line in split gate flash memory cell and method for manufacturing the same
CN1581463A (zh) * 2003-08-01 2005-02-16 台湾积体电路制造股份有限公司 分离栅极快闪内存单元的字符线结构及其制造方法
CN102593062A (zh) * 2012-03-09 2012-07-18 上海宏力半导体制造有限公司 分栅式闪存结构制造方法以及分栅式闪存结构
CN104465524A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN106206597A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法

Also Published As

Publication number Publication date
CN109903797A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
JP4885420B2 (ja) Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入
US6171906B1 (en) Method of forming sharp beak of poly to improve erase speed in split gate flash
JP2008251826A (ja) 半導体装置の製造方法
US7378706B2 (en) Semiconductor device and method of manufacturing the same
US6977200B2 (en) Method of manufacturing split-gate memory
TW201707049A (zh) 半導體裝置及其製造方法
JP2006196891A (ja) フラッシュメモリ素子の製造方法
CN109903797B (zh) 分栅快闪存储器的制造方法及分栅快闪存储器
CN106992177B (zh) 防止闪存单元控制栅极空洞的工艺制造方法
US7005348B2 (en) Methods for fabricating semiconductor devices
KR100981487B1 (ko) 반도체 장치
KR100854504B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
US6908813B2 (en) Method of forming tiny silicon nitride spacer for flash EPROM by fully wet etching technology
US6706601B1 (en) Method of forming tiny silicon nitride spacer for flash EPROM by using dry+wet etching technology
JP2005197722A (ja) フラッシュメモリーの製造方法
KR100663002B1 (ko) 비휘발성 기억 장치의 제조 방법
US6518103B1 (en) Method for fabricating NROM with ONO structure
KR100800902B1 (ko) 플래시 메모리 소자 제조 방법
KR101008222B1 (ko) 비휘발성 메모리 소자의 제조 방법
JP3439097B2 (ja) 不揮発性半導体記憶装置の製造方法
CN113013175A (zh) 一种sonos器件的制作方法
KR100204420B1 (ko) 이이피롬 소자의 제조방법
KR20060098101A (ko) 균일한 터널 절연막을 갖는 비휘발성 기억소자들 및 그 제조방법들
JPH08204034A (ja) 不揮発性半導体記憶装置の製造方法
JPH07302851A (ja) 不揮発性メモリの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant