CN104465524A - 镜像分栅快闪存储器及其形成方法 - Google Patents

镜像分栅快闪存储器及其形成方法 Download PDF

Info

Publication number
CN104465524A
CN104465524A CN201410855027.9A CN201410855027A CN104465524A CN 104465524 A CN104465524 A CN 104465524A CN 201410855027 A CN201410855027 A CN 201410855027A CN 104465524 A CN104465524 A CN 104465524A
Authority
CN
China
Prior art keywords
groove
layer
gate
dielectric layer
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410855027.9A
Other languages
English (en)
Other versions
CN104465524B (zh
Inventor
李冰寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410855027.9A priority Critical patent/CN104465524B/zh
Publication of CN104465524A publication Critical patent/CN104465524A/zh
Priority to US14/968,108 priority patent/US9831354B2/en
Application granted granted Critical
Publication of CN104465524B publication Critical patent/CN104465524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种镜像分栅快闪存储器及其形成方法。其中，所述镜像分栅快闪存储器的形成方法包括：在半导体衬底上形成第一介质层；在所述第一介质层上形成浮栅层；在所述浮栅层上形成掩膜层；刻蚀所述掩膜层，直至形成暴露所述浮栅层的第一凹槽；在所述第一凹槽的侧壁形成保护侧墙；在所述第一凹槽的底部和侧壁形成栅介质层；在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；刻蚀位于所述第二凹槽底部的所述栅介质层和浮栅层，直至形成暴露所述第一介质层的第三凹槽；在所述第三凹槽下方的半导体衬底内形成源极；在所述第三凹槽内形成第二介质层。所述形成方法形成的镜像分栅快闪存储器可靠性和耐用性提高。

Description

镜像分栅快闪存储器及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种镜像分栅快闪存储器及其形成方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路。其中存储器件在集成电路产品中占了相当大的比例，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(快闪存储器)和FRAM(铁电存储器)等。存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
各种各样的快闪存储器中，基本分为两种类型：叠栅器件和分栅器件，叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅器件的方法比制造分栅器件简单，然而叠栅器件存在过擦除问题，该问题通常需要在擦除循环后进行验证以将单元的阈值电压保持在一个电压范围内解决，增加了电路设计的复杂性。分栅结构的一个控制栅同时作为选择晶体管(Selecttransistor)，有效避免了过擦除效应，电路设计相对简单。而且，相比叠栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
在公开号为CN103050446A(公开日：2012年12月20日)的中国专利文献中还能发现更多的分栅快闪存储器的信息。
现有方法形成的分栅快闪存储器的擦除性能较差，导致现有分栅快闪存储器的可靠性和耐用性均较差。
发明内容
本发明解决的问题是提供一种镜像分栅快闪存储器及其形成方法，以提高镜像分栅快闪存储器的可靠性和耐用性，并简化工艺步骤。
为解决上述问题，本发明提供一种镜像分栅快闪存储器的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成第一介质层；
在所述第一介质层上形成浮栅层；
在所述浮栅层上形成掩膜层；
刻蚀所述掩膜层，直至形成暴露所述浮栅层的第一凹槽；
在所述第一凹槽的侧壁形成保护侧墙；
在所述第一凹槽的底部和侧壁形成栅介质层；
在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；
刻蚀位于所述第二凹槽底部的所述栅介质层和浮栅层，直至形成暴露所述第一介质层的第三凹槽；
在所述第三凹槽下方的半导体衬底内形成源极；
在所述第三凹槽内形成第二介质层。
可选的，所述形成方法还包括：
在形成所述第二介质层后，去除所述掩膜层，以形成第四凹槽；
去除位于所述第四凹槽底部的所述浮栅层；
在所述第四凹槽的底部和侧壁，所述控制栅表面，以及所述第二介质层表面形成隧穿介质层；
在所述第四凹槽中形成字线；
形成层间介质层覆盖所述字线和隧穿介质层；
刻蚀源极上方的第二介质层、隧穿介质层和层间介质层以形成暴露所述源极的通孔，并在所述通孔内形成接触插塞。
可选的，所述保护侧墙材料为氧化硅。
可选的，所述保护侧墙初始厚度范围为在形成所述第四凹槽时，所述保护侧墙被部分刻蚀，刻蚀后剩余所述保护侧墙的厚度范围为
可选的，在形成所述栅介质层之前，所述方法还包括以下步骤：
以剩余所述掩膜层为掩模，刻蚀部分厚度位于所述第一凹槽底部的所述浮栅层，以形成具有弧形底部的第一凹槽。
可选的，所述第二介质层材料为氧化硅。
可选的，在所述第三凹槽下方的半导体衬底内形成所述源极；在形成所述源极之后，还包括对所述第三凹槽进行清洗的步骤，所述清洗步骤去除所述第三凹槽底部的所述第一介质层。
为解决上述问题，本发明还提供了一种镜像分栅快闪存储器，包括：
半导体衬底；
位于所述半导体衬底中的源极；
位于所述源极上的第二介质层；
位于所述第二介质层两侧半导体衬底上的第一介质层；
位于所述第一介质层上形成浮栅；
位于所述浮栅上的栅介质层；
位于所述栅介质层上的控制栅；
位于所述浮栅侧壁、所述栅介质层侧壁和所述控制栅上表面的隧穿介质层；
位于所述隧穿介质层侧壁的字线；
所述镜像分栅快闪存储器还包括：
位于所述隧穿介质层侧壁与所述字线之间的保护侧墙；
覆盖所述隧穿介质层的层间介质层；
贯穿所述层间介质层、隧穿介质层和第二介质层，并电连接所述源极的接触插塞。
可选的，所述保护侧墙的材料为氧化硅。
可选的，所述保护侧墙的厚度范围为
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在字线和控制栅之间增加形成保护侧墙，增加所述保护侧墙能够提高字线和控制栅之间的介质层总厚度，并且所述保护侧墙还能够保护栅介质层不受相应的刻蚀工艺的破坏，从而使所述介质层能够经受擦写过程中字线和控制栅之间的高压，进而提高镜像分栅快闪存储器的可靠性和耐用性。
进一步，保护侧墙的初始形成厚度可以为保护侧墙不可避免地会受到一定的刻蚀作用，即保护侧墙的厚度总会有所减小。并且，后续刻蚀掩膜层下方的浮栅层时，也会对保护侧墙进行刻蚀，造成保护侧墙进一步减小。因此，将保护侧墙的初始厚度控制在以上，以保证最终保留下来的保护侧墙厚度满足要求。同时，为了避免保护侧墙最终保留下来的厚度太大，进而对后续形成的栅介质层的厚度造成不利影响，将保护侧墙的初始厚度控制在以下。
附图说明
图1至图18是本发明实施例所提供的镜像分栅快闪存储器的形成方法各步骤对应结构示意图。
具体实施方式
正如背景技术所述，现有方法形成的分栅快闪存储器的擦除性能较差。原来，在擦除过程中，通常需要在字线和控制栅之间施加较高电压，而现有分栅快闪存储器中，字线和控制栅之间的介质层无法很好地承受此电压，导致分栅快闪存储器的可靠性和耐用性均较差。
为此，本发明提供一种新的镜像分栅快闪存储器及其形成方法。所述镜像分栅快闪存储器在字线和控制栅之间增加保护侧墙，从而提高字线和控制栅之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线和控制栅之间的高压，进而提高镜像分栅快闪存储器的可靠性和耐用性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种镜像分栅快闪存储器的形成方法，请结合参考图1至图18。
请参考图1，提供半导体衬底100。在半导体衬底100上形成第一介质层101。在第一介质层101上形成浮栅层103。在浮栅层103上形成掩膜层105。
本实施例中，半导体衬底100为硅衬底。在本发明的其它实施例中，半导体衬底100也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。半导体衬底100内不同区域之间可以形成有隔离结构。所述隔离结构具体可以为浅沟槽隔离区(STI)或者场氧化层隔离结构。
请参考图2，在掩膜层105在形成图案化的光刻胶层107，并以光刻胶层107为掩模，刻蚀掩膜层105，直至形成暴露浮栅层103的第一凹槽109。
本实施例中，第一介质层101的材料可以为氧化硅。
本实施例中，浮栅层103的材料可以为多晶硅。
本实施例中，掩膜层105的材料可以为氮化硅。
需要说明的是，除了采用光刻胶层作为掩模，在本发明的其它实施例中，也可以采用其它方法对掩膜层105进行刻蚀，从而形成第一凹槽109，即本发明对第一凹槽109的形成方法不作限定。
请参考图3，以剩余掩膜层105为掩模，刻蚀部分厚度位于图2所示第一凹槽109底部的浮栅层103，以形成图3所示具有弧形底部的第一凹槽111。
本实施例中，弧形底部是指凹槽底部在剖面示图中呈现弧形，而具体的凹槽底部中，是位于宽度中间大部分位置的深度较大，而接近宽度边缘位置的深度逐渐减小，即图3中的剖面所示。此深度逐渐减小的第一凹槽111的底部边缘能够在后续形成具有小尖角(tip，未标注)的浮栅(请参考图14)，而具有小尖角的浮栅能够提高闪存的擦除性能。
本实施例中，可以采用各向同性刻蚀的方法刻蚀于第一凹槽109底部的浮栅层103，从而形成具有弧形底部的第一凹槽111。
请结合参考图4和图5，在第一凹槽111的侧壁形成保护侧墙115。
具体的，如图4所示，在第一凹槽的底部和侧壁形成保护侧墙材料层113，然后回刻蚀(无图案的各向异性的干法刻蚀，blank etch)保护侧墙材料层113，形成如图5所示位于第一凹槽侧壁的保护侧墙115。
本实施例中，保护侧墙115材料为氧化硅。选择氧化硅作为保护侧墙115，一方面能够保证保护侧墙115具有足够的介电作用；另一方面，氧化硅作为保护侧墙115时，在去除掩膜层105的时候，保护侧墙115与掩膜层105之间的刻蚀选择比较高，从而防止保护侧墙115同时被大幅度刻蚀去除。此外，氧化硅的形成工艺较为成熟，工艺简单且成本低，并且台阶覆盖率高。
本实施例中，在形成保护侧墙材料层113时，可以采用高温氧化硅(HTO)化学气相沉积工艺(CVD)，从而进一步提高保护侧墙材料层113的台阶覆盖率，保证所形成的保护侧墙从上至下的厚度较为均匀。
本实施例中，保护侧墙115的初始形成厚度可以为虽然前面已经提到，氧化硅作为保护侧墙115时，在去除掩膜层105的时候，保护侧墙115与掩膜层105之间的刻蚀选择比较高。但是，保护侧墙115不可避免地会受到一定的刻蚀作用，即保护侧墙115的厚度总会有所减小。并且，后续刻蚀掩膜层105下方的浮栅层103时，也会对保护侧墙115进行刻蚀，造成保护侧墙115进一步减小。因此，将保护侧墙115的初始厚度控制在以上，以保证最终保留下来的保护侧墙115厚度满足要求。同时，为了避免保护侧墙115最终保留下来的厚度太大，进而对后续形成的栅介质层(请参考图6)的厚度造成不利影响，将保护侧墙115的初始厚度控制在以下。
请参考图6，在在第一凹槽111的底部和侧壁形成栅介质层117，栅介质层117同时覆盖保护侧墙115。
本实施例中，采用ONO层(oxide-nitride-oxide)作为栅介质层117，采用ONO层能够使栅介质层117的介电性能更好。其它实施例中，栅介质层117可以为单层结构或者多层结构。当栅介质层117为单层结构时，栅介质层117的材料可以为氧化硅或者氮化硅。
需要说明的是，在本发明的其它实施例中，在形成栅介质层117之前，也可以不必对第一凹槽底部的浮栅层103进行刻蚀，而直接在图2所示的第一凹槽内形成保护侧墙115，并形成栅介质层117覆盖第一凹槽的底部和侧壁，以及保护侧墙115。
请结合参考图7和图8，在第一凹槽111内的栅介质层117上形成两个分立的控制栅121，第一凹槽111剩余部分保留为第二凹槽123。
具体的，在图7中，形成栅极材料层119覆盖第一凹槽111的底部和侧壁，然后回刻蚀栅极材料层119，以形成图8所示的两个分立的控制栅121。
本实施例中，两个分立的控制栅121分别覆盖在第一凹槽111两个侧壁的栅介质层117上，而两个分立的控制栅121中间剩余的第一凹槽111保留为第二凹槽123。
本实施例中，在去除位于掩膜层105上表面的栅极材料层119时，同时去除位于掩膜层105上表面的栅介质层117。
本实施例中，控制栅121的材料可以为多晶硅。
请参考图9，刻蚀位于第二凹槽123底部的栅介质层117和浮栅层103，直至形成暴露第一介质层101的第三凹槽125。
本实施例中，可以采用各向异性干法刻蚀工艺刻蚀栅介质层117和浮栅层103。
请参考图10，在第三凹槽125下方的半导体衬底100内形成源极127。
本实施例中，可以采用重掺杂源注入工艺形成源极127。其中，第三凹槽125底部的第一介质层101并不会影响源极127的形成，相反，此部分的第一介质层101能够防止在离子注入时半导体衬底100表面直接受到离子注入作用，因此还有利于源极127的形成。
需要说明的是，在本发明的其它实施例中，在形成源极127之后，还可以包括对第三凹槽125进行清洗的步骤，清洗步骤去除第三凹槽125底部的第一介质层101，从而使后续填充的第二介质层直接从半导体衬底100表面开始填充第三凹槽125。
请结合参考图11和图12，在第三凹槽125内形成第二介质层131。
具体的，在图11中，在第三凹槽125内形成第二介质材料层129，在图12中，回刻蚀第二介质材料层129，以去除第二介质材料层129位于掩膜层105上表面和控制栅121上表面的部分，从而形成第二介质层131。
本实施例中，第二介质层131的材料可以为氧化硅。
本实施例中，第二介质层131形成在第一介质层101上。但正如前面所述，在本发明的其它实施例中，第三凹槽125底部的第一介质层101可以被去除，从而使得第二介质层131直接形成半导体衬底100上。
请参考图13，在形成第二介质层131后，去除掩膜层105，以形成第四凹槽133。
本实施例中，去除掩膜层105采用的工艺可以为：形成保护层保护各结构并暴露掩膜层105，然后采用各向异性干法刻蚀工艺去除掩膜层105。
请参考图14，去除位于第四凹槽133底部的浮栅层103，剩余浮栅层103保留为浮栅1031。
本实施例中，可以直接延续上述刻蚀掩膜层105的步骤刻蚀浮栅层103，也可以单独进行相应的各向异性干法刻蚀工艺刻蚀位于第四凹槽133底部的浮栅层103。
前面已经提到，保护侧墙115初始厚度范围为在形成第四凹槽133以及刻蚀所述第四凹槽133底部的浮栅层103时，保护侧墙115被部分刻蚀，刻蚀后剩余保护侧墙115的厚度范围为一方面，剩余保护侧墙115的厚度需要控制在以上，以保证保护侧墙115能够保护栅介质层117不受所述刻蚀过程的影响，并且使得保护侧墙115和栅介质层117两者共同构成的介质层能够承受后续形成的字线与控制栅121之间的较高工作电压；另一方面，剩余保护侧墙115的厚度需要控制在以下，从而防止栅介质层117的厚度受到限制而无法满足要求。而当剩余保护侧墙115的厚度为时，栅介质层117(以ONO层为例)的厚度可以在左右，从而使两者构成的介质层足以经受擦写过程中字线与控制栅121之间的高工作电压。
本实施例中，在形成第四凹槽133以及刻蚀所述第四凹槽133底部的浮栅层103时，保护侧墙115被部分刻蚀，还具有以下优点：保护侧墙115被部分刻蚀后，就会将形成图3所示第一凹槽111时产生的小尖角暴露出来，如图14所示；而此时，剩余的浮栅层103被保留这具有此小尖角的浮栅1031，此浮栅1031在进行擦除操作时，能够利用小尖角进行尖端放电，从而提高闪存的擦除性能。
本实施例中，由以上形成第四凹槽133和刻蚀第四凹槽133底部的浮栅层103的过程可知，形成保护侧墙115还能够保护栅介质层117这些刻蚀步骤的破坏，从而使栅介质层117保持完好，提高镜像分栅快闪存储器的可靠性和耐用性。
请参考图15，在第四凹槽133的底部和侧壁，控制栅121表面，以及第二介质层131表面形成隧穿介质层135。
本实施例中，在形成隧穿介质层135之前，可以对第四凹槽133进行清洗，从而清除第四凹槽133底部的第一介质层101，进而使得后续形成的隧穿介质层135直接位于半导体衬底100上。但是，在其它实施例中，也可以不必去除第四凹槽133底部的第一介质层101。
本实施例中，隧穿介质层135的材料可以为氧化硅，形成的隧穿介质层135的工艺为本领域技术人员熟知，在此不再赘述。
请结合参考图16和图17，在第四凹槽133中形成字线139。
具体的，在图16中，形成字线材料层137填充满图16所示第四凹槽133，并且，字线材料层137还覆盖在隧穿介质层135上，然后，在图17中，采用平坦化工艺或者回刻蚀工艺处理字线材料层137，形成字线139。
本实施例中，字线139的材料可以为多晶硅。形成字线139的工艺也可以为本领域技术人员熟知的其它工艺。
请参考图18，形成层间介质层(未示出)覆盖字线139和隧穿介质层135。然后刻蚀源极127上方的第二介质层131、隧穿介质层135和所述层间介质层以形成暴露源极127的通孔(未示出)，并在所述通孔内形成接触插塞141，从而使接触插塞141电连接源极127。
本实施例所提供的镜像分栅快闪存储器的形成方法中，提供半导体衬底100，在半导体衬底100上形成第一介质层101，在第一介质层101上形成浮栅层103，在浮栅层103上形成掩膜层105，刻蚀掩膜层105，直至形成暴露浮栅层103的第一凹槽111(请参考图3)，在第一凹槽111的侧壁形成保护侧墙115，在第一凹槽111的底部和侧壁形成栅介质层117，在第一凹槽111内的栅介质层117上形成两个分立的控制栅121，第一凹槽111剩余部分保留为第二凹槽123(请参考图8)，刻蚀位于第二凹槽123底部的栅介质层117和浮栅层103，直至形成暴露第一介质层101的第三凹槽125(请参考图9)，在第三凹槽125内形成第二介质层131，在第三凹槽125下方的半导体衬底100内形成源极127(请参考图10)。在上述过程中，保护侧墙115被保留在字线139和控制栅121之间。由于在字线139和控制栅121之间增加形成了保护侧墙115，提高字线139和控制栅121之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线139和控制栅121之间的较高工作电压，进而提高所形成的镜像分栅快闪存储器的可靠性和耐用性。
本发明实施例还提供了一种镜像分栅快闪存储器，所述镜像分栅快闪存储器可以由前述实施例所提供的形成方法形成，因此，可以参考前述实施例相应内容。
具体的，请结合参考图18，所述镜像分栅快闪存储器包括半导体衬底100，位于半导体衬底100中的源极127。位于源极127上的第二介质层131。位于第二介质层131两侧半导体衬底100的第一介质层101。位于第一介质层101上形成浮栅1031。位于浮栅1031上的栅介质层117。位于栅介质层117上的控制栅121。位于浮栅1031侧壁、栅介质层117侧壁和控制栅121上表面的隧穿介质层135。位于隧穿介质层135侧壁的字线139。所述镜像分栅快闪存储器还包括位于隧穿介质层135侧壁与字线139之间的保护侧墙115，覆盖隧穿介质层135的层间介质层，贯穿所述层间介质层、隧穿介质层135和第二介质层131的接触插塞141，接触插塞141电连接源极。
本实施例中，保护侧墙115的材料可以为氧化硅，保护侧墙115的厚度范围可以为其原因可以参考前述实施例相应内容。
本实施提供的镜像分栅快闪存储器中，由于字线139和控制栅121之间具有保护侧墙115，从而能够提高字线139和控制栅121之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线139和控制栅121之间的高压，进而提高镜像分栅快闪存储器的可靠性和耐用性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种镜像分栅快闪存储器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成第一介质层；
在所述第一介质层上形成浮栅层；
在所述浮栅层上形成掩膜层；
刻蚀所述掩膜层，直至形成暴露所述浮栅层的第一凹槽；
在所述第一凹槽的侧壁形成保护侧墙；
在所述第一凹槽的底部和侧壁形成栅介质层；
在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；
刻蚀位于所述第二凹槽底部的所述栅介质层和浮栅层，直至形成暴露所述第一介质层的第三凹槽；
在所述第三凹槽下方的半导体衬底内形成源极；
在所述第三凹槽内形成第二介质层。
2.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，还包括：
在形成所述第二介质层后，去除所述掩膜层，以形成第四凹槽；
去除位于所述第四凹槽底部的所述浮栅层；
在所述第四凹槽的底部和侧壁，所述控制栅表面，以及所述第二介质层表面形成隧穿介质层；
在所述第四凹槽中形成字线；
形成层间介质层覆盖所述字线和隧穿介质层；
刻蚀源极上方的第二介质层、隧穿介质层和层间介质层以形成暴露所述源极的通孔，并在所述通孔内形成接触插塞。
3.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述保护侧墙材料为氧化硅。
4.如权利要求2所述的镜像分栅快闪存储器的形成方法，其特征在于，所述保护侧墙初始厚度范围为在形成所述第四凹槽时，所述保护侧墙被部分刻蚀，刻蚀后剩余所述保护侧墙的厚度范围为
5.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，在形成所述栅介质层之前，所述方法还包括以下步骤：
以剩余所述掩膜层为掩模，刻蚀部分厚度位于所述第一凹槽底部的所述浮栅层，以形成具有弧形底部的第一凹槽。
6.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述第二介质层材料为氧化硅。
7.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，在所述第三凹槽下方的半导体衬底内形成所述源极；在形成所述源极之后，还包括对所述第三凹槽进行清洗的步骤，所述清洗步骤去除所述第三凹槽底部的所述第一介质层。
8.一种镜像分栅快闪存储器，包括：
半导体衬底；
位于所述半导体衬底中的源极；
位于所述源极上的第二介质层；
位于所述第二介质层两侧半导体衬底上的第一介质层；
位于所述第一介质层上形成浮栅；
位于所述浮栅上的栅介质层；
位于所述栅介质层上的控制栅；
位于所述浮栅侧壁、所述栅介质层侧壁和所述控制栅上表面的隧穿介质层；
位于所述隧穿介质层侧壁的字线；
其特征在于，还包括：
位于所述隧穿介质层侧壁与所述字线之间的保护侧墙；
覆盖所述隧穿介质层的层间介质层；
贯穿所述层间介质层、隧穿介质层和第二介质层，并电连接所述源极的接触插塞。
9.如权利要求8所述的镜像分栅快闪存储器，其特征在于，所述保护侧墙的材料为氧化硅。
10.如权利要求8所述的镜像分栅快闪存储器，其特征在于，所述保护侧墙的厚度范围为
CN201410855027.9A 2014-12-30 2014-12-30 镜像分栅快闪存储器及其形成方法 Active CN104465524B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410855027.9A CN104465524B (zh) 2014-12-30 2014-12-30 镜像分栅快闪存储器及其形成方法
US14/968,108 US9831354B2 (en) 2014-12-30 2015-12-14 Split-gate flash memory having mirror structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410855027.9A CN104465524B (zh) 2014-12-30 2014-12-30 镜像分栅快闪存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN104465524A true CN104465524A (zh) 2015-03-25
CN104465524B CN104465524B (zh) 2018-04-27

Family

ID=52911359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410855027.9A Active CN104465524B (zh) 2014-12-30 2014-12-30 镜像分栅快闪存储器及其形成方法

Country Status (2)

Country Link
US (1) US9831354B2 (zh)
CN (1) CN104465524B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070689A (zh) * 2015-08-11 2015-11-18 上海华虹宏力半导体制造有限公司 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法
CN106972019A (zh) * 2016-01-12 2017-07-21 上海格易电子有限公司 一种闪存及其制作方法
CN109712985A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN109903797A (zh) * 2019-03-07 2019-06-18 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制造方法及分栅快闪存储器
CN109950247A (zh) * 2019-03-29 2019-06-28 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制造方法
CN110085592A (zh) * 2019-04-30 2019-08-02 上海华虹宏力半导体制造有限公司 闪存制造方法
CN112750785A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法
CN113611745A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 半导体器件的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503077B2 (ja) * 2015-01-22 2019-04-17 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 高密度スプリットゲート型メモリセル
US20200176255A1 (en) * 2018-12-03 2020-06-04 Micron Technology, Inc. Methods of forming sublithographic features of a semiconductor device
CN112038344A (zh) * 2019-06-04 2020-12-04 联华电子股份有限公司 浮栅存储器元件的制作方法
CN111785723B (zh) * 2020-07-24 2023-07-11 上海华虹宏力半导体制造有限公司 一种分栅式存储器的制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145915A1 (en) * 2000-09-06 2002-10-10 Halo Lsi Design & Device Technology Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
US6638358B1 (en) * 2000-01-13 2003-10-28 Advanced Micro Devices, Inc. Method and system for processing a semiconductor device
US6703282B1 (en) * 2002-07-02 2004-03-09 Taiwan Semiconductor Manufacturing Company Method of reducing NMOS device current degradation via formation of an HTO layer as an underlying component of a nitride-oxide sidewall spacer
CN1794458A (zh) * 2004-09-22 2006-06-28 三星电子株式会社 非挥发存储器及其制造方法
US20070034937A1 (en) * 2005-08-11 2007-02-15 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US20070298568A1 (en) * 2006-06-26 2007-12-27 Nima Mokhlesi Scaled dielectric enabled by stack sidewall process
KR20090010720A (ko) * 2007-07-24 2009-01-30 주식회사 동부하이텍 반도체 메모리 소자의 제조 방법
CN101777521A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 共享字线的分栅式闪存制造方法
CN101882576A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法
CN103050446A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN103346157A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 分栅式闪存结构及其制造方法
CN104091803A (zh) * 2014-07-24 2014-10-08 上海华虹宏力半导体制造有限公司 分离栅极式存储器、半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936885B2 (en) * 2000-01-17 2005-08-30 Samsung Electronics Co., Ltd. NAND-type flash memory devices and methods of fabricating the same
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
KR100399363B1 (ko) * 2001-01-11 2003-09-26 삼성전자주식회사 반도체 장치 및 그 형성 방법
US6624024B1 (en) * 2002-08-29 2003-09-23 Micron Technology, Inc. Method and apparatus for a flash memory device comprising a source local interconnect
JP2006093707A (ja) 2004-09-22 2006-04-06 Samsung Electronics Co Ltd 半導体素子及びその製造方法
KR100629270B1 (ko) * 2005-02-23 2006-09-29 삼성전자주식회사 낸드형 플래시 메모리 소자 및 그 제조방법
US20100110753A1 (en) * 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
KR20110087976A (ko) * 2010-01-28 2011-08-03 삼성전자주식회사 반도체 소자용 배선 구조물의 형성방법 및 이를 이용하는 비휘발성 메모리 소자의 제조방법
KR101660491B1 (ko) * 2010-04-09 2016-09-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101787488B1 (ko) * 2011-03-24 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638358B1 (en) * 2000-01-13 2003-10-28 Advanced Micro Devices, Inc. Method and system for processing a semiconductor device
US20020145915A1 (en) * 2000-09-06 2002-10-10 Halo Lsi Design & Device Technology Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
US6703282B1 (en) * 2002-07-02 2004-03-09 Taiwan Semiconductor Manufacturing Company Method of reducing NMOS device current degradation via formation of an HTO layer as an underlying component of a nitride-oxide sidewall spacer
CN1794458A (zh) * 2004-09-22 2006-06-28 三星电子株式会社 非挥发存储器及其制造方法
US20070034937A1 (en) * 2005-08-11 2007-02-15 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US20070298568A1 (en) * 2006-06-26 2007-12-27 Nima Mokhlesi Scaled dielectric enabled by stack sidewall process
KR20090010720A (ko) * 2007-07-24 2009-01-30 주식회사 동부하이텍 반도체 메모리 소자의 제조 방법
CN101882576A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 提高浮栅擦除效率的方法
CN101777521A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 共享字线的分栅式闪存制造方法
CN103050446A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN103346157A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 分栅式闪存结构及其制造方法
CN104091803A (zh) * 2014-07-24 2014-10-08 上海华虹宏力半导体制造有限公司 分离栅极式存储器、半导体器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PETER VAN ZANT: "《芯片制造——半导体工艺制成实用教程（第五版）》", 31 August 2010 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070689B (zh) * 2015-08-11 2018-01-26 上海华虹宏力半导体制造有限公司 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法
CN105070689A (zh) * 2015-08-11 2015-11-18 上海华虹宏力半导体制造有限公司 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法
CN106972019A (zh) * 2016-01-12 2017-07-21 上海格易电子有限公司 一种闪存及其制作方法
CN109712985A (zh) * 2019-01-02 2019-05-03 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN109712985B (zh) * 2019-01-02 2020-12-08 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN109903797B (zh) * 2019-03-07 2021-04-23 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制造方法及分栅快闪存储器
CN109903797A (zh) * 2019-03-07 2019-06-18 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制造方法及分栅快闪存储器
CN109950247A (zh) * 2019-03-29 2019-06-28 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制造方法
CN110085592A (zh) * 2019-04-30 2019-08-02 上海华虹宏力半导体制造有限公司 闪存制造方法
CN112750785A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法
CN112750785B (zh) * 2021-01-22 2023-11-24 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法
CN113611745A (zh) * 2021-07-30 2021-11-05 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN113611745B (zh) * 2021-07-30 2024-05-14 上海华虹宏力半导体制造有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN104465524B (zh) 2018-04-27
US9831354B2 (en) 2017-11-28
US20160190335A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN104465524A (zh) 镜像分栅快闪存储器及其形成方法
CN104538367A (zh) 镜像分栅快闪存储器及其形成方法
KR100654341B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JP6830947B2 (ja) 浮遊ゲート、ワード線及び消去ゲートを有する分割ゲート型不揮発性メモリセル
JP6591291B2 (ja) 半導体装置およびその製造方法
CN108231783B (zh) 半导体装置与制造半导体存储器装置的方法
KR100432888B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JP2006108688A (ja) 不揮発性記憶素子及びその形成方法
TWI723390B (zh) 具有增強的浮動閘極的快閃記憶體結構及其製造方法
KR20150001999A (ko) 반도체 메모리 소자 및 그 제조방법
CN109712981B (zh) 存储器及其形成方法
TWI460827B (zh) 快閃記憶體之製作方法
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN103811498B (zh) 一种低电场源极抹除非挥发性内存单元及其制造方法
KR20120108560A (ko) 비휘발성 메모리 장치 및 이의 제조 방법
US7514741B2 (en) Nonvolatile semiconductor memory device and related method
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
CN104952803A (zh) 半导体结构的形成方法
US20070145469A1 (en) Split gate type non-volatile memory device
KR100864992B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR20140099728A (ko) 비휘발성 메모리 소자 및 이의 제조 방법
KR100875056B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100799055B1 (ko) 플래시 메모리 소자의 플로팅 게이트 및 그 형성 방법
KR20060081003A (ko) 낸드형 비휘발성 메모리 소자의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant