CN104538367A - 镜像分栅快闪存储器及其形成方法 - Google Patents

Abstract

一种镜像分栅快闪存储器及其形成方法。所述镜像分栅快闪存储器的形成方法包括：在半导体衬底上形成第一介质层；在所述第一介质层上形成浮栅层；在所述浮栅层上形成掩膜层；形成暴露所述浮栅层的第一凹槽；在所述第一凹槽的侧壁形成保护侧墙；在所述第一凹槽的底部和侧壁，以及所述掩膜层上表面形成栅介质层；在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；形成暴露所述第一介质层的第三凹槽；在所述第三凹槽的侧壁和底部，以及所述掩膜层上表面形成第二介质层，剩余所述第三凹槽保留为第四凹槽；形成源极；在所述第四凹槽内形成源线。所述形成方法形成的镜像分栅快闪存储器可靠性和耐用性提高。

Description

镜像分栅快闪存储器及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种镜像分栅快闪存储器及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路。其中存储器件在集成电路产品中占了相当大的比例，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(快闪存储器)和FRAM(铁电存储器)等。存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

各种各样的快闪存储器中，基本分为两种类型：叠栅器件和分栅器件，叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅器件的方法比制造分栅器件简单，然而叠栅器件存在过擦除问题，该问题通常需要在擦除循环后进行验证以将单元的阈值电压保持在一个电压范围内解决，增加了电路设计的复杂性。分栅结构的一个控制栅同时作为选择晶体管(Selecttransistor)，有效避免了过擦除效应，电路设计相对简单。而且，相比叠栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

在公开号为CN103050446A(公开日：2012年12月20日)的中国专利文献中还能发现更多的分栅快闪存储器的信息。

现有方法形成的分栅快闪存储器的擦除性能较差，导致现有分栅快闪存储器的可靠性和耐用性均较差。

发明内容

本发明解决的问题是提供一种镜像分栅快闪存储器及其形成方法，以提高镜像分栅快闪存储器的可靠性和耐用性，并简化工艺步骤。

为解决上述问题，本发明提供一种镜像分栅快闪存储器的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成第一介质层；

在所述第一介质层上形成浮栅层；

在所述浮栅层上形成掩膜层；

刻蚀所述掩膜层，直至形成暴露所述浮栅层的第一凹槽；

在所述第一凹槽的侧壁形成保护侧墙；

在所述第一凹槽的底部和侧壁，以及所述掩膜层上表面形成栅介质层，所述栅介质层覆盖所述保护侧墙；

在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；

刻蚀位于所述第二凹槽底部的所述栅介质层和浮栅层，直至形成暴露所述第一介质层的第三凹槽；

在所述第三凹槽的侧壁和底部，以及所述掩膜层上表面形成第二介质层，剩余所述第三凹槽保留为第四凹槽；

在所述第三凹槽或所述第四凹槽下方的半导体衬底内形成源极；

在所述第四凹槽内形成源线。

可选的，所述形成方法还包括：

在形成所述源线后，去除所述掩膜层，以形成第五凹槽；

去除位于所述第五凹槽底部的浮栅层；

在所述第五凹槽的底部和侧壁，所述控制栅表面，以及所述源线表面形成隧穿介质层；

在所述第五凹槽中和成隧穿介质层表面形成字线层；

回刻蚀所述字线层形成字线。

可选的，所述形成方法还包括：

形成层间介质层覆盖所述字线和隧穿介质层；

刻蚀源线上方的所述隧穿介质层和层间介质层以形成暴露所述源线的通孔；

在所述通孔内形成接触插塞。

可选的，所述保护侧墙材料为氧化硅。

可选的，在形成所述栅介质层之前，所述方法还包括以下步骤：

以剩余所述掩膜层为掩模，刻蚀部分厚度位于所述第一凹槽底部的所述浮栅层，以形成具有弧形底部的第一凹槽。

可选的，所述保护侧墙初始厚度范围为在形成所述第五凹槽以及刻蚀所述第五凹槽底部的浮栅层时，所述保护侧墙也被部分刻蚀，刻蚀后剩余的所述保护侧墙的厚度范围为

可选的，采用多晶硅形成所述源线。

为解决上述问题，本发明还提供了一种镜像分栅快闪存储器，包括：

半导体衬底；

位于所述半导体衬底中的源极；

位于所述源极上的源线；

位于所述源线两侧半导体衬底上的第二介质层；

位于所述第二介质层两侧的第一介质层；

位于所述第一介质层上形成浮栅；

位于所述浮栅上的栅介质层；

位于所述栅介质层上的控制栅；

位于所述浮栅侧壁、所述栅介质层侧壁和所述控制栅上表面的隧穿介质层；

位于所述隧穿介质层侧壁的字线；

所述镜像分栅快闪存储器还包括：

位于所述隧穿介质层侧壁与所述字线之间的保护侧墙；

覆盖所述隧穿介质层的层间介质层；

贯穿所述层间介质层和隧穿介质层，并电连接所述源线的接触插塞。

可选的，所述保护侧墙材料为氧化硅。

可选的，所述保护侧墙的厚度范围为

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在字线和控制栅之间增加形成保护侧墙，增加所述保护侧墙能够提高字线和控制栅之间的介质层总厚度，并且所述保护侧墙还能够保护栅介质层不受相应的刻蚀工艺的破坏，从而使所述介质层能够经受擦写过程中字线和控制栅之间的高压，进而提高镜像分栅快闪存储器的可靠性和耐用性。

进一步，保护侧墙的初始形成厚度可以为保护侧墙不可避免地会受到一定的刻蚀作用，即保护侧墙的厚度总会有所减小。并且，后续刻蚀掩膜层下方的浮栅层时，也会对保护侧墙进行刻蚀，造成保护侧墙进一步减小。因此，将保护侧墙的初始厚度控制在以上，以保证最终保留下来的保护侧墙厚度满足要求。同时，为了避免保护侧墙最终保留下来的厚度太大，进而对后续形成的栅介质层的厚度造成不利影响，将保护侧墙的初始厚度控制在以下。

附图说明

图1至图20是本发明实施例所提供的镜像分栅快闪存储器的形成方法各步骤对应结构示意图。

具体实施方式

正如背景技术所述，现有方法形成的分栅快闪存储器的擦除性能较差。原来，在擦除过程中，通常需要在字线和控制栅之间施加较高电压，而现有分栅快闪存储器中，字线和控制栅之间的介质层无法很好地承受此电压，导致分栅快闪存储器的可靠性和耐用性均较差。

为此，本发明提供一种新的镜像分栅快闪存储器及其形成方法。所述镜像分栅快闪存储器在字线和控制栅之间增加保护侧墙，从而提高字线和控制栅之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线和控制栅之间的高压，进而提高镜像分栅快闪存储器的可靠性和耐用性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种镜像分栅快闪存储器的形成方法，请结合参考图1至图20。

请参考图1，提供半导体衬底100。在半导体衬底100上形成第一介质层101。在第一介质层101上形成浮栅层103。在浮栅层103上形成掩膜层105。

本实施例中，半导体衬底100为硅衬底。在本发明的其它实施例中，半导体衬底100也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构衬底，或绝缘体上硅衬底，还可以是本领域技术人员公知的其他合适的半导体材料衬底。半导体衬底100内不同区域之间可以形成有隔离结构。所述隔离结构具体可以为浅沟槽隔离区(STI)或者场氧化层隔离结构。

请参考图2，在掩膜层105在形成图案化的光刻胶层107，并以光刻胶层107为掩模，刻蚀掩膜层105，直至形成暴露浮栅层103的第一凹槽109。

本实施例中，第一介质层101的材料可以为氧化硅。

本实施例中，浮栅层103的材料可以为多晶硅。

本实施例中，掩膜层105的材料可以为氮化硅。

需要说明的是，除了采用光刻胶层作为掩模，在本发明的其它实施例中，也可以采用其它方法对掩膜层105进行刻蚀，从而形成第一凹槽109，即本发明对第一凹槽109的形成方法不作限定。

请参考图3，以剩余掩膜层105为掩模，刻蚀部分厚度位于图2所示第一凹槽109底部的浮栅层103，以形成图3所示具有弧形底部的第一凹槽111。

本实施例中，弧形底部是指凹槽底部在剖面示图中呈现弧形，而具体的凹槽底部中，是位于宽度中间大部分位置的深度较大，而接近宽度边缘位置的深度逐渐减小，即图3中的剖面所示。此深度逐渐减小的第一凹槽111的底部边缘能够在后续形成具有小尖角(tip，未标注)的浮栅(请参考图15)，而具有小尖角的浮栅能够提高闪存的擦除性能。

本实施例中，可以采用各向同性刻蚀的方法刻蚀于第一凹槽109底部的浮栅层103，从而形成具有弧形底部的第一凹槽111。

请结合参考图4和图5，在第一凹槽111的侧壁形成保护侧墙115。

具体的，如图4所示，在第一凹槽的底部和侧壁形成保护侧墙材料层113，然后回刻蚀(无图案的各向异性的干法刻蚀，blank etch)保护侧墙材料层113，形成如图5所示位于第一凹槽侧壁的保护侧墙115。

本实施例中，保护侧墙115材料为氧化硅。选择氧化硅作为保护侧墙115，一方面能够保证保护侧墙115具有足够的介电作用；另一方面，氧化硅作为保护侧墙115时，在去除掩膜层105的时候，保护侧墙115与掩膜层105之间的刻蚀选择比较高，从而防止保护侧墙115同时被大幅度刻蚀去除。此外，氧化硅的形成工艺较为成熟，工艺简单且成本低，并且台阶覆盖率高。

本实施例中，在形成保护侧墙材料层113时，可以采用高温氧化硅(HTO)化学气相沉积工艺(CVD)，从而进一步提高保护侧墙材料层113的台阶覆盖率，保证所形成的保护侧墙从上至下的厚度较为均匀。

本实施例中，保护侧墙115的初始形成厚度可以为虽然前面已经提到，氧化硅作为保护侧墙115时，在去除掩膜层105的时候，保护侧墙115与掩膜层105之间的刻蚀选择比较高。但是，保护侧墙115不可避免地会受到一定的刻蚀作用，即保护侧墙115的厚度总会有所减小。并且，后续刻蚀掩膜层105下方的浮栅层103时，也会对保护侧墙115进行刻蚀，造成保护侧墙115进一步减小。因此，将保护侧墙115的初始厚度控制在以上，以保证最终保留下来的保护侧墙115厚度满足要求。同时，为了避免保护侧墙115最终保留下来的厚度太大，进而对后续形成的栅介质层(请参考图6)的厚度造成不利影响，将保护侧墙115的初始厚度控制在以下。

请参考图6，在在第一凹槽111的底部和侧壁形成栅介质层117，栅介质层117同时覆盖保护侧墙115。

本实施例中，采用ONO层(oxide-nitride-oxide)作为栅介质层117，采用ONO层能够使栅介质层117的介电性能更好。其它实施例中，栅介质层117可以为单层结构或者多层结构。当栅介质层117为单层结构时，栅介质层117的材料可以为氧化硅或者氮化硅。

需要说明的是，在本发明的其它实施例中，在形成栅介质层117之前，也可以不必对第一凹槽底部的浮栅层103进行刻蚀，而直接在图2所示的第一凹槽内形成保护侧墙115，并形成栅介质层117覆盖第一凹槽的底部和侧壁，以及保护侧墙115。

请结合参考图7和图8，在第一凹槽111内的栅介质层117上形成两个分立的控制栅121，第一凹槽111剩余部分保留为第二凹槽123。

具体的，在图7中，形成栅极材料层119覆盖第一凹槽111的底部和侧壁，然后回刻蚀栅极材料层119，以形成图8所示的两个分立的控制栅121。

本实施例中，两个分立的控制栅121分别覆盖在第一凹槽111两个侧壁的栅介质层117上，因此，两个分立的控制栅121中间剩余的第一凹槽111保留为第二凹槽123。

本实施例中，在去除位于掩膜层105上表面的栅极材料层119时，同时去除位于掩膜层105上表面的栅介质层117。

本实施例中，控制栅121的材料可以为多晶硅。

请参考图9，刻蚀位于第二凹槽123底部的栅介质层117和浮栅层103，直至形成暴露第一介质层101的第三凹槽125。

本实施例中，可以采用各向异性干法刻蚀工艺刻蚀栅介质层117和浮栅层103。

请结合参考图10和图11，在第三凹槽125的侧壁和底部形成第二介质层129，剩余第三凹槽125保留为第四凹槽131。

具体的，在图10中，在第三凹槽125的侧壁和底部，以及掩膜层105上表面形成第二介质材料层127，在图11中，回刻蚀第二介质材料层127，以去除第二介质材料层127位于掩膜层105上表面和第三凹槽125底部的部分，从而形成第二介质层129，并且此时形成的第四凹槽131底部暴露第一介质层101。

本实施例中，第二介质层129的材料可以为氧化硅。

请继续参考图11，在第四凹槽131下方的半导体衬底100内形成源极133。

本实施例中，可以采用重掺杂源注入工艺形成源极133。其中，第四凹槽131底部的第一介质层101并不会影响源极133的形成，相反，此部分的第一介质层101能够防止在离子注入时半导体衬底100表面直接受到离子注入作用，因此还有利于源极133的形成。

需要说明的是，在本发明的其它实施例中，也可以在第三凹槽125下方的半导体衬底100内形成源极133。并且，在形成源极133之后，还包括对第三凹槽125进行清洗的步骤，清洗步骤去除第三凹槽125底部的第一介质层101。

请结合参考图12和图13，在第四凹槽131内形成源线137。

具体的，在图12中，形成源线材料层135填充满第四凹槽131，并且源线材料层135还覆盖在掩膜层105、栅介质层117和控制栅121上方，在图13中，可以通过回刻蚀工艺刻蚀源线材料层135，或者采用平坦化工艺平坦化源线材料层135，从而去除覆盖在掩膜层105、栅介质层117和控制栅121上方的源线材料层135，而保留填充在第四凹槽131内的源线137。

本实施例中，源线137材料可以为多晶硅。采用多晶硅作为源线能够提高闪存的击穿电压(break-down voltage)。

请参考图14，在形成源线137后，去除掩膜层105，以形成第五凹槽139。

本实施例中，去除掩膜层105采用的工艺可以为：形成保护层保护各结构并暴露掩膜层105，然后采用各向异性干法刻蚀工艺去除掩膜层105。

请参考图15，去除位于第五凹槽139底部的浮栅层103，剩余浮栅层103保留为浮栅1031。

本实施例中，可以直接延续上述刻蚀掩膜层105的步骤刻蚀浮栅层103，也可以单独进行相应的各向异性干法刻蚀工艺刻蚀位于第五凹槽139底部的浮栅层103。

前面已经提到，保护侧墙115初始厚度范围为在形成第五凹槽139以及刻蚀所述第五凹槽139底部的浮栅层103时，保护侧墙115被部分刻蚀，刻蚀后剩余保护侧墙115的厚度范围为一方面，剩余保护侧墙115的厚度需要控制在以上，以保证保护侧墙115能够保护栅介质层117不受所述刻蚀过程的影响，并且使得保护侧墙115和栅介质层117两者共同构成的介质层能够承受后续形成的字线与控制栅121之间的较高工作电压；另一方面，剩余保护侧墙115的厚度需要控制在以下，从而防止栅介质层117的厚度受到限制而无法满足要求。而当剩余保护侧墙115的厚度为时，栅介质层117(以ONO层为例)的厚度可以在左右，从而使两者构成的介质层足以经受擦写过程中字线与控制栅121之间的高工作电压。

本实施例中，在形成第五凹槽139以及刻蚀所述第五凹槽139底部的浮栅层103时，保护侧墙115被部分刻蚀，还具有以下优点：保护侧墙115被部分刻蚀后，就会将形成图3所示第一凹槽111时产生的小尖角暴露出来，如图15所示；而此时，剩余的浮栅层103被保留这具有此小尖角的浮栅1031，此浮栅1031在进行擦除操作时，能够利用小尖角进行尖端放电，从而提高闪存的擦除性能。

本实施例中，由以上形成第五凹槽139和刻蚀第五凹槽139底部的浮栅层103的过程可知，形成保护侧墙115还能够保护栅介质层117这些刻蚀步骤的破坏，从而使栅介质层117保持完好，提高镜像分栅快闪存储器的可靠性和耐用性。

请参考图16，在第五凹槽139的底部和侧壁，控制栅121表面，以及源线137表面形成隧穿介质层141。

本实施例中，隧穿介质层141的材料可以为氧化硅，形成的隧穿介质层141的工艺为本领域技术人员熟知，在此不再赘述。

本实施例中，在形成隧穿介质层141之前，可以对第五凹槽139进行清洗，从而清除第五凹槽139底部的第一介质层101，进而使得后续形成的隧穿介质层141直接位于半导体衬底100上。但是，在其它实施例中，也可以不必去除第五凹槽139底部的第一介质层101。

请结合参考图17和图18，在第五凹槽139中形成字线145。

具体的，在图17中，形成字线材料层143填充满图16所示第五凹槽139，并且，字线材料层143还覆盖在隧穿介质层141上，然后，在图18中，采用平坦化工艺或者回刻蚀工艺处理字线材料层143，形成字线145。

本实施例中，字线145的材料可以为多晶硅。形成字线145的工艺也可以为本领域技术人员熟知的其它工艺。

请参考图19，形成层间介质层(未示出)覆盖字线145和隧穿介质层141。然后刻蚀源线137上方的隧穿介质层141和所述层间介质层以形成暴露源线137的通孔(未示出)，并在所述通孔内形成接触插塞147，从而使接触插塞147电连接源线137。

请参考图20，示出了图19所示结构的俯视示意图，即图19所示结构可以由图20所示结构沿A-A点划线切割得到。图20中，半导体衬底100中的有源区上具有源线137。源线137上连接接触插塞147。源线137两侧分别具有两个控制栅121(图20中省略了隧穿介质层141，以及位于控制栅121与源线137之间的第二介质层129)。控制栅121外侧具有字线145(图20中省略了控制栅121与字线145之间的栅介质层117和保护侧墙115)。

本实施例所提供的镜像分栅快闪存储器的形成方法中，提供半导体衬底100，在半导体衬底100上形成第一介质层101，在第一介质层101上形成浮栅层103，在浮栅层103上形成掩膜层105，刻蚀掩膜层105，直至形成暴露浮栅层103的第一凹槽111(请参考图3)，在第一凹槽111的侧壁形成保护侧墙115，在第一凹槽111的底部和侧壁形成栅介质层117，在第一凹槽111内的栅介质层117上形成两个分立的控制栅121，第一凹槽111剩余部分保留为第二凹槽123(请参考图8)，刻蚀位于第二凹槽123底部的栅介质层117和浮栅层103，直至形成暴露第一介质层101的第三凹槽125(请参考图9)，在第三凹槽125的侧壁和底部，以及掩膜层105上表面形成第二介质层129，剩余第三凹槽125保留为第四凹槽131(请参考图11)，在第三凹槽125或第四凹槽131下方的半导体衬底100内形成源极133(请参考图11)。在上述过程中，保护侧墙115被保留在字线139和控制栅121之间。由于在字线145和控制栅121之间增加形成了保护侧墙115，从而提高字线145和控制栅121之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线145和控制栅121之间的较高工作电压，进而提高所形成的镜像分栅快闪存储器的可靠性和耐用性。

本发明实施例还提供了一种镜像分栅快闪存储器，所述镜像分栅快闪存储器可以由前述实施例所提供的形成方法形成，因此，可以参考前述实施例相应内容。

具体的，请结合参考图19和图20，所述镜像分栅快闪存储器包括半导体衬底100，位于半导体衬底100中的源极133。位于源极133上的源线137。位于源线137两侧半导体衬底100上的第二介质层129。位于两道第二介质层129外侧的半导体衬底100上的第一介质层101。位于第一介质层101上形成浮栅1031。位于浮栅1031上的栅介质层117。位于栅介质层117上的控制栅121。位于浮栅1031侧壁、栅介质层117侧壁和控制栅121上表面的隧穿介质层141。位于隧穿介质层141侧壁的字线145。所述镜像分栅快闪存储器还包括位于隧穿介质层141侧壁与字线145之间的保护侧墙115，覆盖隧穿介质层141的层间介质层，贯穿层间介质层和隧穿介质层141的接触插塞147，接触插塞147电连接源线137。

本实施例中，保护侧墙115的材料可以为氧化硅，保护侧墙115的厚度范围可以为其原因可以参考前述实施例相应内容。

本实施提供的镜像分栅快闪存储器中，由于字线145和控制栅121之间具有保护侧墙115，从而能够提高字线145和控制栅121之间的介质层的总厚度，从而使所述介质层能够经受擦写过程中字线145和控制栅121之间的高压，进而提高镜像分栅快闪存储器的可靠性和耐用性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种镜像分栅快闪存储器的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成第一介质层；

在所述第一介质层上形成浮栅层；

在所述浮栅层上形成掩膜层；

刻蚀所述掩膜层，直至形成暴露所述浮栅层的第一凹槽；

在所述第一凹槽的侧壁形成保护侧墙；

在所述第一凹槽的底部和侧壁，以及所述掩膜层上表面形成栅介质层；

在所述第一凹槽内的所述栅介质层上形成两个分立的控制栅，所述第一凹槽剩余部分保留为第二凹槽；

刻蚀位于所述第二凹槽底部的所述栅介质层和浮栅层，直至形成暴露所述第一介质层的第三凹槽；

在所述第三凹槽的侧壁和底部，以及所述掩膜层上表面形成第二介质层，剩余所述第三凹槽保留为第四凹槽；

在所述第三凹槽或所述第四凹槽下方的半导体衬底内形成源极；

在所述第四凹槽内形成源线。

2.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，还包括：

在形成所述源线后，去除所述掩膜层，以形成第五凹槽；

去除位于所述第五凹槽底部的浮栅层；

在所述第五凹槽的底部和侧壁，所述控制栅表面，以及所述源线表面形成隧穿介质层；

在所述第五凹槽中和成隧穿介质层表面形成字线层；

回刻蚀所述字线层形成字线。

3.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，还包括：

形成层间介质层覆盖所述字线和隧穿介质层；

刻蚀源线上方的所述隧穿介质层和层间介质层以形成暴露所述源线的通孔；

在所述通孔内形成接触插塞。

4.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，所述保护侧墙材料为氧化硅。

5.如权利要求2所述的镜像分栅快闪存储器的形成方法，其特征在于，所述保护侧墙初始厚度范围为在形成所述第五凹槽以及刻蚀所述第五凹槽底部的浮栅层时，所述保护侧墙也被部分刻蚀，刻蚀后剩余的所述保护侧墙的厚度范围为

6.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，在形成所述栅介质层之前，所述方法还包括以下步骤：

以剩余所述掩膜层为掩模，刻蚀部分厚度位于所述第一凹槽底部的所述浮栅层，以形成具有弧形底部的第一凹槽。

7.如权利要求1所述的镜像分栅快闪存储器的形成方法，其特征在于，采用多晶硅形成所述源线。

8.一种镜像分栅快闪存储器，包括：

半导体衬底；

位于所述半导体衬底中的源极；

位于所述源极上的源线；

位于所述源线两侧半导体衬底上的第二介质层；

位于所述第二介质层两侧的第一介质层；

位于所述第一介质层上形成浮栅；

位于所述浮栅上的栅介质层；

位于所述栅介质层上的控制栅；

位于所述浮栅侧壁、所述栅介质层侧壁和所述控制栅上表面的隧穿介质层；

位于所述隧穿介质层侧壁的字线；

其特征在于，还包括：

位于所述隧穿介质层侧壁与所述字线之间的保护侧墙；

覆盖所述隧穿介质层的层间介质层；

贯穿所述层间介质层和隧穿介质层，并电连接所述源线的接触插塞。

9.如权利要求8所述的镜像分栅快闪存储器，其特征在于，所述保护侧墙材料为氧化硅。

10.如权利要求8所述的镜像分栅快闪存储器，其特征在于，所述保护侧墙的厚度范围为