CN111968913A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN111968913A
CN111968913A CN202010870891.1A CN202010870891A CN111968913A CN 111968913 A CN111968913 A CN 111968913A CN 202010870891 A CN202010870891 A CN 202010870891A CN 111968913 A CN111968913 A CN 111968913A
Authority
CN
China
Prior art keywords
word line
mask layer
semiconductor device
manufacturing
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010870891.1A
Other languages
English (en)
Inventor
许秀秀
吴建荣
梁金娥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010870891.1A priority Critical patent/CN111968913A/zh
Publication of CN111968913A publication Critical patent/CN111968913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

本发明提供一种半导体器件的制备方法，包括：提供一衬底，所述衬底上形成有掩模层以及贯穿所述掩模层的字线，且所述字线覆盖所述掩模层的表面。采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层。对所述字线表面及所述掩模层表面进行氧化处理，并在所述字线上形成氧化层。去除所述氧化层，以获得设定厚度的所述字线。因经长时间的化学机械研磨工艺处理后，字线与掩模层的相接处会出现难以清洗的残留颗粒，且字线表面也会出现凹陷和划伤问题。故本发明通过氧化字线后在去除的方法，不仅能够获得设定厚度的字线，还能够去除字线残留颗粒，并且缓解所述字线表面出现的划伤以及凹陷等问题，进而提高半导体器件的性能。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制备方法。
背景技术
化学机械研磨(Chemical Mechanical Polishing，CMP)，也称为化学机械抛光，目前被广泛用于半导体制造过程中的表面平坦化工艺处理。化学机械研磨的过程就是把晶圆放在旋转的研磨垫上，再施加一定的压力，用化学研磨液来研磨晶圆，以使晶圆表面平坦。
在基于半导体工艺的快闪存储器中，有些快闪存储器对字线的高度有较高的要求，为满足其工艺要求，通常使用化学机械研磨工艺对字线的高度进行调整，一般会使得字线与字线两侧的掩模层存在一定的高低差。然而，在化学机械研磨工艺中，长时间的研磨，字线表面会出现严重的凹陷，且字线表面与掩模层的相接处会残留较多的材料颗粒，掩模层上也会存在一些研磨导致的材料颗粒，这些材料颗粒很难通过清洗流程解决。此外，较长时间的研磨还会划伤字线表面，严重影响器件性能。
因此，需要一种新的半导体器件的制备方法，能够在保证实现字线高度设定的基础上，解决对字线采用化学机械研磨工艺处理后带来的衬底表面出现的材料颗粒残留、划伤以及凹陷等问题，从而确保后续工艺的正常进行，提高半导体器件的性能。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，在保证实现字线高度设定的基础上，能够解决在对字线采用化学机械研磨工艺处理后，衬底表面出现的材料颗粒残留、划伤以及表面凹陷中的至少一个问题。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供一衬底，所述衬底上形成有掩模层以及贯穿所述掩模层的字线，且所述字线覆盖所述掩模层的表面；
采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层；
对所述字线表面及所述掩模层表面进行氧化处理，并在所述字线上形成氧化层；
去除所述氧化层，以获得设定厚度的所述字线。
可选的，在所述的半导体器件的制备方法中，所述氧化处理的方法为快速热氧化工艺。
可选的，在所述的半导体器件的制备方法中，所述快速热氧化工艺中使用的氧化剂包括氧气和/或水蒸汽。
可选的，在所述的半导体器件的制备方法中，所述氧化层的厚度范围为：10埃～100埃。
可选的，在所述的半导体器件的制备方法中，采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层之后，所述字线的表面与所述掩模层的表面齐平，且在所述掩模层的表面残留有所述字线经化学机械研磨工艺处理后产生的材料颗粒。
可选的，在所述的半导体器件的制备方法中，对所述字线表面及所述掩模层表面进行氧化处理时，相应氧化处理所述材料颗粒。
可选的，在所述的半导体器件的制备方法中，在去除所述氧化层时，氧化处理后的所述材料颗粒也相应去除。
可选的，在所述的半导体器件的制备方法中，去除所述氧化层的方法为湿法刻蚀或者干法刻蚀。
可选的，在所述的半导体器件的制备方法中，去除所述氧化层后，所述字线的表面低于所述掩模层的表面。
可选的，在所述的半导体器件的制备方法中，所述字线的材质为多晶硅；所述掩模层的材质为氮化硅。
综上，本发明提供一种半导体器件的制备方法，所述半导体器件的制备方法包括：首先，提供一衬底，所述衬底上形成有掩模层以及贯穿所述掩模层的字线，且所述字线覆盖所述掩模层的表面。然后，采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层。其次，对所述字线表面及所述掩模层表面进行氧化处理，并在所述字线上形成氧化层。最后。去除所述氧化层，以获得设定厚度的所述字线。因为现有工艺中，长时间采用化学机械研磨工艺来获得设定厚度的所述字线，会造成所述字线的表面出现凹陷和划痕等问题，以及在字线表面与掩模层相接处会残留较多的材料颗粒，这些材料颗粒很难清洗去除。所以，本发明通过对所述字线表面及所述掩模层表面进行氧化处理，以氧化部分厚度的字线以及残留在所述掩模层表面的材料颗粒，再去除氧化后的所述字线及材料颗粒，从而不仅能够实现获得设定厚度的字线，还能够同时去除掩模层上残留的材料颗粒，并且还能缓解所述字线表面出现的划伤及凹陷等问题，进而提高半导体器件的性能。
附图说明
图1是本发明实施例中的半导体器件的制备方法流程图；
图2-5是本发明实施例中的半导体器件的制备方法中各步骤中半导体结构示意图；
其中，附图标记说明：
100-衬底；101-栅氧化层；102-浮栅多晶硅层；103-ONO膜层；104-控制栅层；105-侧墙结构；105a-隧穿氧化层；105b-氮化硅层；105c-氧化硅层；106-掩模层；107-字线；108-氧化层；M1-未氧化的材料颗粒；M2-氧化后的材料颗粒。
具体实施方式
上述可知，在化学机械研磨工艺中，研磨时间越久，字线凹陷处残留的颗粒会越多，且掩模层上也会存在一些研磨导致的颗粒。同时，较长时间的研磨还会带来字线表面划伤，凹陷等问题，从而影响后续制备工艺。
因此，需要一种新的半导体器件的制备方法，能够在保证实现字线高度设定的基础上，解决对字线采用化学机械研磨工艺处理后带来的衬底表面出现的材料颗粒残留、划伤以及凹陷等问题，从而确保后续工艺的正常进行，提高半导体器件的性能。
以下结合附图和具体实施例对本发明提出的一种半导体器件的制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
为解决上述技术问题，本实施例提供一种半导体器件的制备方法请参阅图1，所述半导体器件的制备方法包括：
步骤一S10：提供一衬底，所述衬底上形成有掩模层以及贯穿所述掩模层的字线，且所述字线覆盖所述掩模层的表面。
步骤二S20：采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层。
步骤三S30：对所述字线表面及所述掩模层表面进行氧化处理，并在所述字线上形成氧化层。
步骤四S40：去除所述氧化层，以获得设定厚度的所述字线。
以下结合附图2-5对本实施提供的所述半导体器件的制备方法作具体的阐述：
步骤一S10：请参阅图2，提供一衬底100，所述衬底100上形成有掩模层106以及贯穿所述掩模层106的字线107，且所述字线107覆盖所述掩模层106的表面。
其中，在所述衬底100与所述掩模层106之间，所述衬底100上还依次堆叠有栅氧化层101、浮栅多晶硅层102、ONO膜层103以及控制栅层104。其中所述字线107贯穿所述栅氧化层101、所述浮栅多晶硅层102、所述ONO膜层103、所述控制栅层104以及所述掩模层106。与此同时，所述字线107的两侧还形成有侧墙结构105，所述侧墙结构105包括隧穿氧化层105a、氮化硅层105b以及氧化硅层105c。所述隧穿氧化层105a沿所述字线107的侧面及下表面设置。所述氮化硅层105b形成于所述隧穿氧化层105a远离所述字线107的一侧，且贯穿所述控制栅层104及所述掩模层106。所述氧化硅层105c形成于所述掩模层106与所述氮化硅层105b之间。
进一步的，所述掩模层106的材质包括氮化硅。所述字线107的材质包括多晶硅。所述控制栅层104的材质包括多晶硅。
步骤二S20：请参阅图3，采用化学机械研磨工艺去除部分厚度的所述字线107，以暴露所述掩模层106。
其中，采用化学机械研磨工艺去除的所述字线107为位于所述掩模层106表面的所述字线107。去除部分厚度后的所述字线107的表面与所述掩模层106的表面齐平。在现有工艺中会继续使用化学机械研磨工艺以进一步去除部分厚度的所述字线107，从而获得预设厚度的所述字线107。但产时间的化学机械研磨会造成所述字线107的表面凹陷，不利于后续工艺的实施。因此，本实施例提供的所述半导体器件的制备方法仅采用化学机械研磨工艺去除部分厚度的所述字线107，当暴露所述掩模层106表面时，即可停止该工艺的执行，从而能够缓解所述字线107表面出现的凹陷问题。
此外，在采用化学机械研磨工艺去除部分厚度的所述字线107，以暴露所述掩模层106之后，在所述掩模层106的表面以及所述字线107表面会残留有所述字线107经研磨而产生的材料颗粒M1。在现有工艺中，因仅采用化学机械研磨工艺获得预设厚度的所述字线107，即最终会使得所述字线107表面和所述掩模层106表面会存在高度差，正因为这种高度差的存在，所述字线107表面与所述掩模层106相接处才更加容易残留较多的材料颗粒M1。而且，相对于所述掩模层106表面的所述材料颗粒M1，残留在所述字线107表面与所述掩模层106相接处的材料颗粒M1更加难以通过清洗的方法去除。通常需要采取额外的去除工艺，这不仅会增加工艺复杂度，还会提高制备成本。因此，本实施例提供的所述半导体器件的制备方法，在后续工艺中没有继续采用化学机械研磨工艺，详见步骤三S30和步骤四S40。
步骤三S30：请参阅图4，对所述字线107表面及所述掩模层106表面进行氧化处理，并在所述字线107上形成氧化层108。
在步骤二S20中经化学机械研磨工艺，所述字线107的上表面与两侧的所述掩模层106的上表面保持齐平，故为获得设定厚度的所述字线107，需要进一步降低所述字线107的高度。因现有技术中继续使用化学机械研磨工艺会造成所述字线107表面凹陷以及材料颗粒M1难以去除等问题。所以，本实施例提供的所述半导体工艺的制备方法采用了一种新的方法来获取设定厚度的所述字线107。具体为：对所述字线107表面及所述掩模层106表面进行氧化处理，并在所述字线107上形成氧化层108。所述氧化处理可以将部分厚度的所述字线107氧化为所述氧化层108，还能相应氧化处理所述掩模层106上的所述材料颗粒M1。其中，所述氧化处理的方法为快速热氧化工艺。所述快速热氧化工艺中使用的氧化剂包括氧气和/或水蒸汽，工艺温度范围为900～1200℃，在特殊条件下可降到600℃以下。根据所述字线107的厚度需要，所述氧化层108的厚度范围为：10埃～100埃。
步骤四S40：请参阅图5，去除所述氧化层108，以获得设定厚度的所述字线107。
进一步的，采用干法刻蚀工艺或者湿法刻蚀工艺去除所述氧化层108。例如采用湿法刻蚀工艺去除所述氧化层108，可选的所述药液为热磷酸。去除所述氧化层108后，所述字线107的表面低于所述掩模层106的表面。在去除所述氧化层108时，氧化处理后的所述材料颗粒M2也会相应去除。
其中，去除所述氧化层108后，所述字线107的表面低于所述掩模层106的表面。所述字线107的厚度即为所需获取的设定厚度。因此，本实施例提供的所述半导体器件的制备方法，不仅能够获得设定厚度的所述字线107，还能够去除因化学机械研磨工艺而产生的所述材料颗粒M1，同时，还能缓解所述字线107因研磨而导致的缺陷和划伤问题。
综上所述，因为现有工艺中，长时间采用化学机械研磨工艺来获得设定厚度的所述字线107，会造成所述字线107的表面出现凹陷和划痕等问题，以及在字线107表面与掩模层106相接处会残留较多的材料颗粒M1，这些材料颗粒M1很难清洗去除，所以，本实施例提供的所述半导体器件的制备方法通过对所述字线107表面及所述掩模层106表面进行氧化处理，以氧化部分厚度的字线107以及残留在所述掩模层106表面的材料颗粒M1，再去除氧化后的所述字线107及材料颗粒M1，从而不仅能够实现获得设定厚度的字线107，还能够同时去除掩模层106上残留的材料颗粒M1，并且还能缓解所述字线107表面出现的划伤及凹陷等问题，进而提高半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，所述半导体器件的制备方法包括：
提供一衬底，所述衬底上形成有掩模层以及贯穿所述掩模层的字线，且所述字线覆盖所述掩模层的表面；
采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层；
对所述字线表面及所述掩模层表面进行氧化处理，并在所述字线上形成氧化层；
去除所述氧化层，以获得设定厚度的所述字线。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述氧化处理的方法为快速热氧化工艺。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，所述快速热氧化工艺中使用的氧化剂包括氧气和/或水蒸汽。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述氧化层的厚度范围为：10埃～100埃。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，采用化学机械研磨工艺去除部分厚度的所述字线，以暴露所述掩模层之后，所述字线的表面与所述掩模层的表面齐平，且在所述掩模层的表面残留有所述字线经化学机械研磨工艺处理后产生的材料颗粒。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，对所述字线表面及所述掩模层表面进行氧化处理时，相应氧化处理所述材料颗粒。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，在去除所述氧化层时，氧化处理后的所述材料颗粒也相应去除。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，去除所述氧化层的方法为湿法刻蚀或者干法刻蚀。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，去除所述氧化层后，所述字线的表面低于所述掩模层的表面。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述字线的材质为多晶硅；所述掩模层的材质为氮化硅。
CN202010870891.1A 2020-08-26 2020-08-26 半导体器件的制备方法 Pending CN111968913A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010870891.1A CN111968913A (zh) 2020-08-26 2020-08-26 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010870891.1A CN111968913A (zh) 2020-08-26 2020-08-26 半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN111968913A true CN111968913A (zh) 2020-11-20

Family

ID=73390651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010870891.1A Pending CN111968913A (zh) 2020-08-26 2020-08-26 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN111968913A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022205121A1 (en) * 2021-03-31 2022-10-06 Yangtze Memory Technologies Co., Ltd. Method for forming semiconductor structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021975A (ja) * 1998-07-06 2000-01-21 Denso Corp 半導体装置の製造方法及び半導体装置
CN101312159A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 闪存器件的制造方法
CN104538367A (zh) * 2014-12-30 2015-04-22 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
US20150145017A1 (en) * 2013-11-27 2015-05-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and method for forming the same
CN105575905A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106158621A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
CN111129020A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制作方法
CN111276398A (zh) * 2020-02-14 2020-06-12 上海华虹宏力半导体制造有限公司 平坦化方法以及闪存的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021975A (ja) * 1998-07-06 2000-01-21 Denso Corp 半導体装置の製造方法及び半導体装置
CN101312159A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 闪存器件的制造方法
US20150145017A1 (en) * 2013-11-27 2015-05-28 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and method for forming the same
CN105575905A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN104538367A (zh) * 2014-12-30 2015-04-22 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN106158621A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
CN111129020A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 闪存器件的制作方法
CN111276398A (zh) * 2020-02-14 2020-06-12 上海华虹宏力半导体制造有限公司 平坦化方法以及闪存的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022205121A1 (en) * 2021-03-31 2022-10-06 Yangtze Memory Technologies Co., Ltd. Method for forming semiconductor structure

Similar Documents

Publication Publication Date Title
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
JP2003045957A (ja) 半導体装置の素子分離方法
JP5131804B2 (ja) フラッシュメモリ素子の製造方法
US6537914B1 (en) Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing
CN111968913A (zh) 半导体器件的制备方法
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
KR100805832B1 (ko) 화학기계적 연마 방법 및 이를 이용한 반도체 장치의 제조방법
JP2008021704A (ja) 半導体装置の製造方法
CN110265294B (zh) 一种提高浮栅厚度均匀性的方法及一种半导体结构
US7468298B2 (en) Method of manufacturing flash memory device
US8288280B2 (en) Conductor removal process
JP3523048B2 (ja) 半導体装置の製造方法及び半導体装置
CN110459478B (zh) 分栅快闪存储器及其形成方法
CN110931421A (zh) 浅沟槽隔离结构及制作方法
CN113140500B (zh) 半导体结构的制作方法
US20080102617A1 (en) Method of Fabricating Flash Memory Device
US11417735B2 (en) Method for fabricating semiconductor device
CN114758981B (zh) 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆
CN115841984A (zh) 一种浅沟槽隔离结构的形成方法
JP2008277495A (ja) 半導体装置の製造方法
KR100561524B1 (ko) 소자 분리막 형성 방법
CN116313776A (zh) 硬掩膜的去除方法
JP3141938B2 (ja) 半導体装置の製造方法
CN116723702A (zh) 一种分栅式存储器的制备方法
JP2000340646A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201120

RJ01 Rejection of invention patent application after publication