CN110459478B - 分栅快闪存储器及其形成方法 - Google Patents
分栅快闪存储器及其形成方法 Download PDFInfo
- Publication number
- CN110459478B CN110459478B CN201910781704.XA CN201910781704A CN110459478B CN 110459478 B CN110459478 B CN 110459478B CN 201910781704 A CN201910781704 A CN 201910781704A CN 110459478 B CN110459478 B CN 110459478B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- forming
- bottom anti
- split
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- 239000000126 substance Substances 0.000 claims abstract description 29
- 238000007517 polishing process Methods 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims 3
- 230000003667 anti-reflective effect Effects 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000227 grinding Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005461 lubrication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种分栅快闪存储器及其形成方法，在沉积多晶硅村料层并对所述多晶硅材料层执行化学机械研磨工艺形成字线后，形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留在栅极结构上的所述多晶硅材料层，之后，再去除所述图形化的底部抗反射层以暴露出字线。其中，对所述多晶硅材料层执行化学机械研磨工艺时，允许部分所述多晶硅材料层残留在所述栅极结构的上表面，因此，可保证足够大的化学机械研磨工艺窗口，之后再通过形成图形化的底部抗反射层去除栅极结构上的多晶硅材料残留，进而解决了在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续掩膜层的去除。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种分栅快闪存储器及其形成方法。
背景技术
化学机械研磨(CMP，chemical mechanical polishing，也称为化学机械抛光)目前被广汽用于半导体制造过程中的表面平坦化工艺处理。化学机械研磨的过程是把晶圆放在旋转的研磨垫上，再加一定的压力，用化学研磨液来研磨晶圆以使晶圆平坦化。在化学机械研磨设备对硅片进行研磨的过程中，研磨剂(抛光液)通过管路流在研磨垫上，在研磨过程中起到润滑作用，并且研磨剂也可与所研磨的硅片起适当的化学反应，提高研磨去除速度。
一般的，分栅快闪存储器的栅极结构包括从下自上依次分布的浮栅多晶硅层、栅间介质层、控制栅多晶硅层和掩膜层层，以及位于浮栅氮化硅层侧壁的第一侧墙以及位于第一侧墙、控制栅多晶硅层和栅间介质层侧壁的第二侧墙。
在形成分栅快闪存储器的栅极结构之后，需要在栅极结构之间以及栅极结构的上表面沉积多晶硅材料层，之后再对多晶硅材料层执行化学机械研磨工艺，以形成存储单元的字线。如果化学机械研磨工艺的工艺窗口较小，字线化学机械研磨工艺会导致出现第一侧墙被刻蚀的问题。因此，通常采用增大化学机械研磨工艺的字线工艺窗口的方法来避免出现第一侧墙被刻蚀的问题。但是，如果化学机械研磨工艺的字线工艺窗口较大(例如，字线工艺窗口大于270nm)，会出现多晶硅残留阻挡后续掩膜层的去除。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其形成方法，以解决在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续去除对浮栅氮化硅层进行处理的问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的形成方法，包括：
提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；
沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；
对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；
形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；
去除所述图形化的底部抗反射层。
可选的，在所述的分栅快闪存储器的形成方法中，所述化学机械研磨工艺的工艺窗口不小于270nm。
可选的，在所述的分栅快闪存储器的形成方法中，形成所述图形化的底部抗反射层的方法包括：
在所述栅极结构上和所述字线上沉积底部抗反射层；
刻蚀所述底部抗反射层，以暴露出所述栅极结构的上表面，并保留部分位于所述字线上的所述底部抗反射层，从而形成所述图形化的底部抗反射层。
可选的，在所述的分栅快闪存储器的形成方法中，采用干法刻蚀刻蚀所述底部抗反射层。
可选的，在所述的分栅快闪存储器的形成方法中，所述干法刻蚀所采用的气体为CF4和O2。
可选的，在所述的分栅快闪存储器的形成方法中，采用干法刻蚀去除所述栅极结构上的所述多晶硅材料层。
可选的，在所述的分栅快闪存储器的形成方法中，所述干法刻蚀所采用的气体为HBr、He和O2。
可选的，在所述的分栅快闪存储器的形成方法中，灰化处理去除所述图形化的底部抗反射层，所述灰化处理所采用的气体为N2和O2。
可选的，在所述的分栅快闪存储器的形成方法中，形成多个分立的栅极结构的方法包括：
在所述半导体衬底上依次形成浮栅多晶硅层、栅间介质层、控制栅多晶硅层和掩膜层；
刻蚀所述掩膜层以形成第一开口，所述第一开口暴露出所述控制栅多晶硅层的表面；
在所述第一开口的侧壁形成第一侧墙；
以所述氧化硅侧墙为掩膜，刻蚀所述控制栅多晶硅层和所述栅间介质层以形成第二开口；
在所述第二开口的侧壁形成第二侧墙；
以所述第二侧墙为掩膜，刻蚀所述浮栅多晶硅层，以形成第三开口；
在所述第三开口的侧壁及底壁上形成介电层。
本发明还提供一种分栅快闪存储器，所述分栅快闪存储器采用如上所述的分栅快闪存储器的形成方法形成。
在本发明提供的分栅快闪存储器及其形成方法中，在沉积多晶硅村料层并对所述多晶硅材料层执行化学机械研磨工艺形成字线后，形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留在栅极结构上的所述多晶硅材料层，之后，再去除所述图形化的底部抗反射层以暴露出字线。其中，对所述多晶硅材料层执行化学机械研磨工艺时，允许部分所述多晶硅材料层残留在所述栅极结构的上表面，因此，可保证足够大的化学机械研磨工艺窗口，之后再通过形成图形化的底部抗反射层去除栅极结构上的多晶硅材料残留，进而解决了在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续掩膜层的去除。
附图说明
图1所示为本发明实施例提供的分栅快闪存器的形成方法的流程图；
图2～8所示为本发明实施例提供的分栅快闪存器的形成方法各步骤所对应的器件结构示意图；
其中，各附图标记说明如下：
10-半导体衬底；11-浮栅多晶硅层；12-栅间介质层；13-控制栅多晶硅层；14-掩膜层；15-第一侧墙；16-第二侧墙；17-介电层；18-遂穿氧化物层；19-多晶硅材料层；20-字线；21-底部抗反射层；22-图形化的底部抗反射层。
具体实施方式
如背景技术所述，在执行化学机械研磨工艺来形成字线时，若字线工艺窗口较大，则容易出现多晶硅残留在栅极结构上而阻挡后续掩膜层的去除。
因此，本发明旨在提供一种分栅快闪存储器及其制作方法，以解决在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅材料残留，而阻挡后续对浮栅氮化硅进行处理的问题。
以下结合附图和具体实施例对本发明提出的分栅快闪存储器及其形成方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
首先，如图1所示，本发明实施例提供一种分栅快闪存储器的形成方法，包括以下步骤：
S11，提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；
S12，沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；
S13，对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；
S14，形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；
S15，去除所述图形化的底部抗反射层。
在本发明实施例提供的所述分栅快闪存储器的形成方法中，对所述多晶硅材料层执行化学机械研磨工艺时，允许部分所述多晶硅材料层残留在所述栅极结构的上表面，因此，可保证足够大的化学机械研磨工艺窗口，之后再通过形成图形化的底部抗反射层去除栅极结构上的多晶硅材料残留，进而解决了在增大分栅快闪存储器字线化学机械研磨工艺窗口时，容易出现多晶硅残留，而阻挡后续掩膜层的去除。
以下参考图2～图8对本发明实施例提供的所述分栅快闪存储器的形成方法进行详细描述。
首先，执行步骤S11，如图2所示，提供半导体衬底10，在所述半导体衬底10上形成多个分立的栅极结构；其形成过程可具体如下：
在所述半导体衬底10上依次形成浮栅多晶硅层11、栅间介质层12、控制栅多晶硅层13和掩膜层14，其中，所述栅间介质层12可为ONO层(氧化硅-氮化硅-氧化硅)，所述掩膜层14的材料可为SiN；
刻蚀所述掩膜层14以形成第一开口，所述第一开口暴露出所述控制栅多晶硅层13的表面；
在所述第一开口的侧壁形成第一侧墙15，其材料可为氧化硅；
以所述第一侧墙15为掩膜，刻蚀所述控制栅多晶硅层13和所述栅间介质层12以形成第二开口；
在所述第二开口的侧壁形成第二侧墙16，其材料可为氮化硅；
以所述第二侧墙15为掩膜，刻蚀所述浮栅多晶硅层11，以形成第三开口，在所述第三开口的侧壁及底壁上形成介电层17，所述介电层17的材料可为氧化硅。
以上为所述栅极结构的示例性形成方法，图1所示栅极结构采用该示例性形成方法形成，但应理解，本发明实施例的所述栅极结构还可采用现有技术形成，本发明实施例对此并不作出限制。
在一具体实施方式中，在形成所述栅极结构之前，所述分栅快闪存储器的形成方法还包括，在所述半导体衬底10上形成遂穿氧化物层18。
其次，执行步骤S12，如图3所示，沉积多晶硅材料层19，所述多晶硅材料层19形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面。
接着，执行步骤S13，如图4所示，对所述多晶硅材料层19执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线20，形成的所述字线20的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层19残留在所述栅极结构的上表面。
其中，所述化学机械研磨工艺的工艺窗口不小于270nm。
一般的，当工艺窗口不小于270nm时，对多晶硅材料执行化学机械研磨工艺，会使得部分多晶硅材料残留在所述栅极结构的表面。
故再接着，执行步骤S14，如图6所示，形成图形化的底部抗反射层22，并如图7所示，以所述图形化的底部抗反射层22为掩膜刻蚀去除残留的所述多晶硅材料层19。
底部抗反射材料相对较软，因此通过其来对执行化学机械研磨工艺形成的凹坑进行填充时，能具有更好的填充效果。
本发明实施例中，如图5所示，形成所述图形化的底部抗反射层22的方法可包括：
在所述栅极结构上和所述字线20上沉积底部抗反射层21；
刻蚀所述底部抗反射层21，以暴露出所述栅极结构的上表面，并保留部分位于所述字线20上的所述底部抗反射层21，从而形成所述图形化的底部抗反射层22。
其中，优选的，采用干法刻蚀去除位于所述栅极结构上的所述底部抗反射层21，所采用的气体为CF4和O2；以及采用干法刻蚀去除所述栅极结构上的所述多晶硅材料层19，所采用的气体为HBr、He和O2。
在步骤S13时，由于在对所述多晶硅材料层19执行化学机械研磨工艺形成字线20时，形成的字线20的上表面不超过所述栅极结构的上表面，相当于会在相邻两个栅极结构之间会形成凹坑，故后续在沉积所述底部抗反射层21(底部抗反射层的沉积一般采用旋涂工艺)时，形成在字线20上的底部抗反射层的厚度大于形成在栅极结构上的底部抗反射层，从而使得后续进行干法刻蚀时，所述栅极结构暴露出来时，还有部分所述底部抗反射层保留在所述字线上，保留下来的所述底部抗反射层用作后续去除残留的所述多晶硅材料层19的阻挡层。
最后，执行步骤S15，如图8所示，去除所述图形化的底部抗反射层22，以使字线20暴露出来。其中，可采用灰化处理的方式去除所述图形化的底部抗反射层22，所述灰化处理所采用的气体为N2和O2。
本发明实施例还提供一种分栅快闪存储器8，所述分栅快闪存储器8采用如上所述的分栅快闪存储器的形成方法形成。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种分栅快闪存储器的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成多个分立的栅极结构；
沉积多晶硅材料层，所述多晶硅材料层形成在相邻所述栅极结构之间并延伸到所述栅极结构的上表面；
对所述多晶硅材料层执行化学机械研磨工艺，以在相邻所述栅极结构之间形成字线，形成的所述字线的上表面不超过所述栅极结构的上表面，且部分所述多晶硅材料层残留在所述栅极结构的上表面；
形成图形化的底部抗反射层，并以所述图形化的底部抗反射层为掩膜刻蚀去除残留的所述多晶硅材料层；
去除所述图形化的底部抗反射层。
2.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，所述化学机械研磨工艺的工艺窗口不小于270nm。
3.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，形成所述图形化的底部抗反射层的方法包括：
在所述栅极结构上和所述字线上沉积底部抗反射层；
刻蚀所述底部抗反射层，以暴露出所述栅极结构的上表面，并保留部分位于所述字线上的所述底部抗反射层，从而形成所述图形化的底部抗反射层。
4.如权利要求3所述的分栅快闪存储器的形成方法，其特征在于，采用干法刻蚀刻蚀所述底部抗反射层。
5.如权利要求4所述的分栅快闪存储器的形成方法，其特征在于，所述干法刻蚀所采用的气体为CF4和O2。
6.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，采用干法刻蚀去除所述栅极结构上的所述多晶硅材料层。
7.如权利要求6所述的分栅快闪存储器的形成方法，其特征在于，所述干法刻蚀所采用的气体为HBr、He和O2。
8.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，灰化处理去除所述图形化的底部抗反射层，所述灰化处理所采用的气体为N2和O2。
9.如权利要求1所述的分栅快闪存储器的形成方法，其特征在于，形成多个分立的栅极结构的方法包括：
在所述半导体衬底上依次形成浮栅多晶硅层、栅间介质层、控制栅多晶硅层和掩膜层；
刻蚀所述掩膜层以形成第一开口，所述第一开口暴露出所述控制栅多晶硅层的表面；
在所述第一开口的侧壁形成第一侧墙；
以所述第一侧墙为掩膜，刻蚀所述控制栅多晶硅层和所述栅间介质层以形成第二开口；
在所述第二开口的侧壁形成第二侧墙；
以所述第二侧墙为掩膜，刻蚀所述浮栅多晶硅层，以形成第三开口；
在所述第三开口的侧壁及底壁上形成介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910781704.XA CN110459478B (zh) | 2019-08-23 | 2019-08-23 | 分栅快闪存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910781704.XA CN110459478B (zh) | 2019-08-23 | 2019-08-23 | 分栅快闪存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110459478A CN110459478A (zh) | 2019-11-15 |
| CN110459478B true CN110459478B (zh) | 2023-03-31 |
Family
ID=68488682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910781704.XA Active CN110459478B (zh) | 2019-08-23 | 2019-08-23 | 分栅快闪存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110459478B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347281B (zh) * | 2011-10-28 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 分栅闪存单元及其形成方法 |
| US9484352B2 (en) * | 2014-12-17 | 2016-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a split-gate flash memory cell device with a low power logic device |
| US9646978B2 (en) * | 2015-06-03 | 2017-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned flash memory device with word line having reduced height at outer edge opposite to gate stack |
| CN105070690A (zh) * | 2015-08-11 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | 闪存器件的形成方法 |
-
2019
- 2019-08-23 CN CN201910781704.XA patent/CN110459478B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110459478A (zh) | 2019-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9111871B2 (en) | Semiconductor structure and method for forming the same | |
| US9515078B2 (en) | Semiconductor structure and method for forming the same | |
| CN106229288A (zh) | 有源区制备方法 | |
| US9443946B2 (en) | Method of manufacturing an embedded split-gate flash memory device | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| US9484263B1 (en) | Method of removing a hard mask on a gate | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| CN107230678A (zh) | 闪存的制造方法 | |
| US10784117B2 (en) | Defect relieving method for floating gate, and semiconductor structure | |
| US9076735B2 (en) | Methods for fabricating integrated circuits using chemical mechanical polishing | |
| CN110459478B (zh) | 分栅快闪存储器及其形成方法 | |
| CN115775766B (zh) | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| CN109216259B (zh) | 一种存储器的制作方法 | |
| CN105513954A (zh) | 半导体器件的形成方法 | |
| CN105655341A (zh) | 半导体器件的形成方法 | |
| CN105336699B (zh) | Nand闪存器件的形成方法 | |
| CN110265294B (zh) | 一种提高浮栅厚度均匀性的方法及一种半导体结构 | |
| CN111968913A (zh) | 半导体器件的制备方法 | |
| CN107731730A (zh) | 半导体结构的形成方法 | |
| US9881795B2 (en) | Method of fabricating semiconductors | |
| CN106783586B (zh) | 一种改善存储器单元字线化学机械研磨工艺窗口的方法 | |
| CN108511342B (zh) | 半导体器件的制备方法 | |
| CN113506806B (zh) | Mcu半导体器件的形成方法 | |
| CN111354643B (zh) | 存储器的制造方法 | |
| CN110797344B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |