CN110797344B - 一种半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法，提供衬底，所述衬底上形成有浮栅以及其上的堆叠层，所述堆叠层包括依次层叠的隔离层、控制栅和保护层，所述堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，所述擦除栅区一侧的浮栅延伸至所述堆叠层以及所述侧墙之外，所述擦除栅区一侧形成有擦除栅，所述字线区一侧形成有字线；选择性去除所述保护层；在所述擦除栅、字线以及控制栅上形成接触塞。该方法无需额外的掩膜和光刻工艺，简化了制造半导体器件的工艺流程，降低了器件的制造成本。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件的制造方法。

背景技术

随着半导体技术的不断发展，包括浮栅型闪存的半导体器件得到了广泛的应用。浮栅型闪存是一种非易失性存储器，具有集成度高、存储速度快、易于擦除和重写等优点。然而随着集成电路特征尺寸的不断减小，半导体器件的制备工艺较为复杂，制造成本高。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件的制造方法，简化半导体器件的制造工艺，降低制造成本。

为实现上述目的，本发明有如下技术方案：

一种半导体器件的制造方法，包括：

提供衬底，所述衬底上形成有浮栅以及其上的堆叠层，所述堆叠层包括依次层叠的隔离层、控制栅和保护层，所述堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，所述擦除栅区一侧的浮栅延伸至所述堆叠层以及所述侧墙之外，所述擦除栅区一侧形成有擦除栅，所述字线区一侧形成有字线；

选择性去除所述保护层；

在所述擦除栅、字线以及控制栅上形成接触塞。

可选的，采用湿法腐蚀选择性去除所述保护层。

可选的，所述擦除栅、字线以及控制栅为多晶硅，所述保护层为氮化硅，所述湿法腐蚀采用的溶液为磷酸。

可选的，采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

可选的，所述浮栅和堆叠层的形成方法包括：

在所述衬底上依次沉积浮栅层以及隔离层、控制栅和保护层；

进行所述隔离层、控制栅和保护层的图案化，以形成堆叠层；

在所述堆叠层的侧壁形成侧墙；

在所述堆叠层一侧侧墙的侧壁上形成牺牲层；

以所述堆叠层以及所述牺牲层为掩蔽，进行所述浮栅层的图案化，以形成浮栅，所述牺牲层一侧为擦除栅区、另一侧为字线区；

去除所述牺牲层。

可选的，所述侧墙包括从堆叠层的侧壁依次层叠的氧化硅层和氮化硅层。

可选的，在衬底上沉积的保护层的厚度范围为600-700埃；采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

可选的，所述牺牲层为氧化硅层。

可选的，所述牺牲层的厚度范围为300-350埃。

可选的，在所述擦除栅、字线以及控制栅上形成所述接触塞的步骤包括：

在所述擦除栅、字线以及控制栅上形成介质层；

在所述介质层中形成接触孔；

进行所述接触孔的填充，以形成所述接触塞。

本发明实施例提供的半导体器件的制造方法，在衬底上形成浮栅以及堆叠层，堆叠层包括依次层叠的隔离层、控制栅和保护层，堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，擦除栅区一侧的浮栅延伸至所述堆叠层以及侧墙之外，擦除栅区一侧形成有擦除栅，字线区一侧形成有字线，而后，选择性去除所述保护层，无需经过光刻、掩膜等工艺，选择性地去除保护层，然后在擦除栅、字线以及控制栅上形成接触塞。该方法简化了制造半导体器件的工艺流程，降低了器件的制造成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明实施例的半导体器件的制造方法的流程示意图；

图2-17示出了根据本发明实施例的制造方法形成半导体器件的过程中器件剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

正如背景技术的描述，随着集成电路特征尺寸的不断减小，包括浮栅型闪存的半导体器件的制备工艺较为复杂，制造成本高。

为此，本申请提出了一种半导体器件的制造方法，在衬底上形成浮栅以及堆叠层，堆叠层包括依次层叠的隔离层、控制栅和保护层，堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，擦除栅区一侧的浮栅延伸至堆叠层以及侧墙之外，擦除栅区一侧形成有擦除栅，字线区一侧形成有字线，在形成擦除栅以及字线之后，选择性去除堆叠层中的保护层，以引出控制栅，在去除保护层的过程中，无需经过光刻、掩膜等工艺，选择性地去除保护层，然后在擦除栅、字线以及控制栅上形成接触塞。该方法简化了制造半导体器件的工艺流程，降低了器件的制造成本。

为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-17对具体的实施例进行详细的描述。

参考图1，在步骤S01，提供半导体衬底100，所述衬底100上形成有浮栅102’以及其上的堆叠层110，所述堆叠层110包括依次层叠的隔离层103、控制栅104和保护层105，所述堆叠层110的侧壁上形成有侧墙111、112，所述堆叠层110一侧为擦除栅区1102、另一侧为字线区1101，所述擦除栅区1102一侧的浮栅102’延伸至所述堆叠层110以及所述侧墙111、112之外，所述擦除栅区1102一侧形成有擦除栅116，所述字线区1101一侧形成有字线117，参考图14所示。

在本申请实施例中，半导体衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。所述半导体衬底100可以已经形成有隔离区(图未示出)，隔离区可以包括二氧化硅或其他可以分开器件的有源区的材料。在本实施例中，所述衬底100为硅衬底。

本实施例中，可以采用如下方法形成上述的浮栅102’以及其上的堆叠层110，具体的，在步骤S101中，在衬底100上依次沉积浮栅层102、隔离层103、控制栅104和保护层105，参考图2所示。

本实施例中，在衬底100上依次沉积浮栅层102、隔离层103、控制栅104和保护层105，浮栅层102例如可以为多晶硅层，浮栅层102与衬底之间通常还形成有栅介质层101，栅介质层101例如可以为氧化硅，隔离层103将浮栅层102和控制栅104隔离开，隔离层103可以为绝缘介质材料，例如可以为ONO(oxide nitride oxide)的叠层，即氧化物、氮化物和氧化物的叠层，控制栅104例如可以为多晶硅，保护层105用于保护控制栅104在后续工艺中不会受到损伤，保护层105可以为介质材料的单层或叠层结构，例如可以为氮化硅层。在具体的实施例中，保护层105的厚度可以为600-700埃。

在步骤S102中，进行所述隔离层103、控制栅104和保护层105的图案化，以形成堆叠层110，参考图2-图4所示。

本实施例中，可以利用光刻技术在保护层105上形成第一掩膜层106，第一掩膜层106中形成有堆叠层110的图案，参考图2所示，在第一掩膜层106的遮蔽下，依次进行保护层105、控制栅104和隔离层103的刻蚀，例如可以采用反应离子刻蚀(Reactive Ion Etching，RIE)的方法，从而，形成堆叠层110，参考图3所示，随后去除第一掩膜层106，参考图4所示。

在步骤S103中，在所述堆叠层110的侧壁上形成侧墙111、112，参考图5所示。

本申请实施例中，在堆叠层110的侧壁上形成侧墙111、112，侧墙111、112对堆叠层110起保护和隔离作用，本申请实施例中侧墙111、112可以为叠层结构，叠层结构的材料可以相同或者不同，例如可以为氧化硅层、氮化硅层等或他们的叠层，具体的，可以通过依次沉积氧化硅和氮化硅，而后，采用各向异性刻蚀，进行氧化硅层和氮化硅层的刻蚀，从而，在堆叠层110的侧壁上形成氧化硅层和氮化硅层层叠的侧墙111、112。

本实施例中，在堆叠层111、112侧壁上形成氧化硅层和氮化硅层层叠的侧墙111、112，具体还可以为，先进行氧化硅层的沉积，对氧化硅层进行侧墙工艺，形成氧化硅层侧墙111，例如，可以对氧化硅层进行各向异性刻蚀，从而在堆叠层110的侧壁上形成氧化硅层，而后沉积氮化硅层，对氮化硅层进行侧墙工艺，形成氮化硅层侧墙112，例如，可以对氮化硅层进行各向异性刻蚀，从而在堆叠层110的侧壁上形成依次层叠的氧化硅层和氮化硅层，氧化硅层和氮化硅层具有较高的刻蚀选择性，氧化硅层可以在刻蚀去除堆叠层顶部以及浮栅层102上的氮化硅，形成氮化硅层侧墙112的过程中，保护堆叠层110。

在本申请实施例中，为了便于描述，将堆叠层110侧壁上的侧墙记做第一侧墙111和第二侧墙112，第一侧墙111为紧挨堆叠层110的侧墙，第二侧墙112为紧挨第一侧墙111的侧墙，在堆叠层110侧壁上形成的第二侧墙112的材料可以选择与保护层105的材料相同，例如第二侧墙112和保护层105均为氮化硅，第一侧墙111可以为氧化硅，在第一侧墙111上形成第二侧墙112时，可以在刻蚀去除栅堆叠层110以及第一侧墙111顶部的第二侧墙112的过程中，同时会刻蚀去除堆叠层110中的部分氮化硅保护层105，消耗部分厚度的保护层105，消耗的保护层105的厚度与第二侧墙112的沉积厚度相关，参考图6所示。

在步骤S104中，在所述堆叠层110一侧侧墙111、112的侧壁上形成牺牲层113，参考图7所示。

本实施例中，在堆叠层110侧墙111、112的侧壁上沉积牺牲层113，而后，采用各向异性刻蚀，对牺牲层113进行侧墙工艺，去除堆叠层110、浮栅层102以及侧墙111、112顶部的牺牲层113，从而仅在堆叠层110一侧的侧墙112侧壁上形成牺牲层113，牺牲层113可以为氧化硅。在具体的实施例中，牺牲层113的厚度可以为300-350埃。

在步骤S105中，以堆叠层110以及牺牲层113为遮蔽，进行浮栅层102的图案化，以形成浮栅102’，所述牺牲层113一侧为擦除栅区1102，另一侧为字线区1101，参考图8所示。

在本申请实施例中，以堆叠层110以及牺牲层113为遮蔽，无需进行额外的掩膜及光刻工艺，自对准进行浮栅层102的图案化，例如可以采用RIE的刻蚀方法，以形成浮栅102’，此时牺牲层113一侧为擦除栅区1102，另一侧为字线区1101，字线区1101的浮栅102’与字线区的侧墙基本齐平，擦除栅区1102的浮栅102’与擦除栅区1102的侧墙基本齐平，在刻蚀浮栅层102的过程中，还可以对栅介质层101进行部分或者全部刻蚀。

在步骤S106中，去除牺牲层113，参考图9所示。

在形成浮栅102’后，去除擦除栅区1102一侧的牺牲层113，以使得擦除栅区1102一侧的浮栅102’延伸至堆叠层110以及侧墙111、112之外，可以采用多种方式去除牺牲层113，在本实施例中，例如可以通过湿法腐蚀选择性去除牺牲层113，还可以通过干法刻蚀方式去除牺牲层113。

本实施例中，可以在浮栅102’暴露的表面上形成隧穿氧化层114，而后，在擦除栅1102形成与隧穿氧化层114接触的擦除栅116，以及在字线区1101形成与隧穿氧化层114接触的字线117，参考图13所示。

在本实施例中，可以在沉积隧穿氧化物材料后，去除字线区1101的衬底100表面的隧穿氧化物材料。具体的，可以采用等离子体增强化学气相沉积(PECVD)或低压力化学气相沉积(LPCVD)沉积隧穿氧化物材料，参考图10所示，而后在擦除栅区1102的隧穿氧化层114上覆盖掩膜层115，该掩膜层115可以为光刻胶，参考图11所示，在形成掩膜层115后，以掩膜层115为遮蔽，去除字线区1101的衬底100上的隧穿氧化物材料，此时隧穿氧化物层114覆盖擦除栅区1102一侧浮栅102’暴露的表面，即覆盖浮栅102’突出堆叠层110的部分的上表面及侧壁以及擦除栅区1102的衬底100，还覆盖字线区1101一侧的堆叠层110的侧壁以及浮栅102’的侧壁，参考图12所示。在具体的实施例中，隧穿氧化层114可以为氧化硅，可以采用氢氟酸腐蚀去除字线区1101的衬底100表面的隧穿氧化物材料。

而后，参考图13所示，在擦除栅区1102形成擦除栅116，以及在字线区1101形成字线117。可以通过沉积多晶硅，而后进行平坦化以及回刻，来同时形成擦除栅区1102的擦除栅116，以及字线区1101的字线117，随后可以采用干法刻蚀去除堆叠层110顶部的隧穿氧化层114，以暴露堆叠层110中的保护层105，参考图14所示。

在步骤S02中，选择性去除所述保护层105。

至此，形成了上述的器件结构，在上述的整个形成过程中，保护层105会有所消耗而变薄，这种消耗包括形成与保护层105相同材料的结构时同时被去除而导致的消耗，例如形成第二侧墙112时，对沉积的第二侧墙材料进行侧墙工艺，在进行侧墙工艺的过程中，会在刻蚀去除堆叠层110顶部沉积的第二侧墙112的过程中，同时刻蚀去除堆叠层110中的部分保护层105，还包括去除其他不同材料的结构时对保护层105的损耗，这样，在去除所述保护层105时，只需刻蚀去除剩余的保护层105，节省了时间，降低工艺的复杂性。

具体的应用中，通过预估保护层的消耗厚度，合理设置保护层105的初始厚度，使得去除保护层105之前，其厚度保持在100-200埃左右，这样，有利于后续快速去除剩余的保护层105。去除保护层105时，无需额外的掩膜、光刻工艺，降低了工艺的复杂程度和成本。在本实施例中，在衬底上沉积的保护层105的厚度范围可以为600-700埃，经过上述形成工艺之后，保护层105的厚度范围可以为100-200埃。

本申请实施例中，可以采用湿法腐蚀去除保护层105，湿法腐蚀选择性的去除堆叠层110中的保护层105，暴露出控制栅104，以便后续控制栅的引出工艺，在湿法腐蚀选择性的去除保护层105的过程中，只是选择腐蚀去除保护层105，并不会对堆叠层110造成损耗，例如可以选择仅与保护层105反应的酸性溶液，该酸性溶液仅与保护层105的材料发生反应，从而在去除保护层105的同时，保护控制栅104基本不受腐蚀损耗，采用湿法腐蚀去除保护层105，无需额外的掩膜、光刻工艺，降低了工艺的复杂程度和成本。

在本实施例中，擦除栅116、字线117以及控制栅104可以为多晶硅，保护层105可以为氮化硅，堆叠层110的第一侧墙111可以为氧化硅，湿法腐蚀去除氮化硅保护层105时，湿法腐蚀采用的溶液可以为磷酸，磷酸与氮化硅反应，从而可以选择性的腐蚀去除保护层105，漏出控制栅104，并不会腐蚀擦除栅116、字线117以及控制栅104，参考图15所示，在湿法腐蚀选择性去除保护层105层后，第一侧墙111以及隧穿氧化层114在湿法腐蚀的过程中不会被去除，从而会高出堆叠层110中的控制栅104，采用化学机械研磨去除第一侧墙111以及隧穿氧化层114高出堆叠层110中控制栅104的部分，使得第一侧墙111以及隧穿氧化层114与控制栅104基本齐平。

在另一实施例中，也可以采用干法刻蚀选择性去除堆叠层110中的保护层105，暴露出控制栅104，以便后续控制栅104的引出工艺。在干法刻蚀选择性地去除保护层105的过程中，选择合适的工艺气体，仅仅刻蚀去除保护层105而不损耗其他结构。

在步骤S03中，在所述擦除栅116、字线117以及控制栅104上形成接触塞120，参考图17所示。

在本申请实施例中，在擦除栅116、字线117以及控制栅104上形成介质层118，介质层118可以为单层或者多层结构，可以采用相同或者不同的材料，例如介质层118可以为氧化硅层，可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺。

本实施例中，沉积介质层118，而后在介质层118上涂覆光刻胶，通过曝光显影等步骤形成图案化的光刻胶层，以图案化的光刻胶层为遮蔽，进行介质层118的刻蚀，例如可以采用反应离子刻蚀，此时并未贯通至控制栅层104，而后，继续进行介质层118的刻蚀，直至贯通至控制栅层104、擦除栅116、字线117，从而在介质层118中形成接触孔120’，而后去除图案化的光刻胶层，参考图16所示。

进行接触孔120’的填充，以形成接触塞120。可以采用金属材料例如铜进行填充，在填充之后，可以进行平坦化工艺，去除介质层118顶部的填充材料，直至暴露出介质层118，从而在接触孔120’中形成接触塞120，参考图17所示。

以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：

提供衬底，所述衬底上形成有浮栅以及其上的堆叠层，所述堆叠层包括依次层叠的隔离层、控制栅和保护层，所述堆叠层的侧壁上形成有侧墙，所述堆叠层一侧为擦除栅区、另一侧为字线区，所述擦除栅区一侧的浮栅延伸至所述堆叠层以及所述侧墙之外，所述擦除栅区一侧形成有擦除栅，所述字线区一侧形成有字线；在衬底上沉积的保护层的厚度范围为600-700埃，所述侧墙包括第一侧墙和第二侧墙，在刻蚀去除部分所述第二侧墙的过程中，同时刻蚀去除部分所述保护层，经过上述形成工艺之后，保护层的厚度范围为100-200埃；

选择性去除所述保护层；

在所述擦除栅、字线以及控制栅上形成接触塞。

2.根据权利要求1所述的制造方法，其特征在于，采用湿法腐蚀选择性去除所述保护层。

3.根据权利要求2所述的制造方法，其特征在于，所述擦除栅、字线以及控制栅为多晶硅，所述保护层为氮化硅，所述湿法腐蚀采用的溶液为磷酸。

4.根据权利要求2所述的制造方法，其特征在于，采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

5.根据权利要求1-4任一项所述的制造方法，其特征在于，所述浮栅和堆叠层的形成方法包括：

在所述衬底上依次沉积浮栅层以及隔离层、控制栅和保护层；

进行所述隔离层、控制栅和保护层的图案化，以形成堆叠层；

在所述堆叠层的侧壁形成侧墙；

在所述堆叠层一侧侧墙的侧壁上形成牺牲层；

以所述堆叠层以及所述牺牲层为掩蔽，进行所述浮栅层的图案化，以形成浮栅，所述牺牲层一侧为擦除栅区、另一侧为字线区；

去除所述牺牲层。

6.根据权利要求5所述的制造方法，其特征在于，所述侧墙包括从堆叠层的侧壁依次层叠的氧化硅层和氮化硅层。

7.根据权利要求5所述的制造方法，其特征在于，在衬底上沉积的保护层的厚度范围为600-700埃；采用湿法腐蚀选择性去除保护层之前，保护层的厚度范围为100-200埃。

8.根据权利要求5所述的制造方法，其特征在于，所述牺牲层为氧化硅层。

9.根据权利要求8所述的制造方法，其特征在于，所述牺牲层的厚度范围为300-350埃。

10.根据权利要求1所述的制造方法，其特征在于，在所述擦除栅、字线以及控制栅上形成所述接触塞的步骤包括：

在所述擦除栅、字线以及控制栅上形成介质层；

在所述介质层中形成接触孔；

进行所述接触孔的填充，以形成所述接触塞。

Images