CN110047943B - 一种闪存器件及其制造方法 - Google Patents
一种闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN110047943B CN110047943B CN201910394766.5A CN201910394766A CN110047943B CN 110047943 B CN110047943 B CN 110047943B CN 201910394766 A CN201910394766 A CN 201910394766A CN 110047943 B CN110047943 B CN 110047943B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- side wall
- word line
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 219
- 125000006850 spacer group Chemical group 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种闪存器件的制造方法，衬底上形成有浮栅层以及浮栅层上的图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，沿横向去除字线区的部分厚度的侧墙，使字线区的侧墙和擦除栅区的侧墙厚度不一致，以侧墙及栅堆叠层为掩蔽，进行浮栅层的刻蚀，以形成浮栅，沿横向去除擦除栅区部分厚度的侧墙，这样，得到的浮栅层在擦除栅区保留较多且伸出侧墙一部分，从而得到非对称结构的浮栅层，简化形成浮栅的工艺流程，降低器件的制造成本。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种闪存器件及其制造方法。
背景技术
随着半导体技术的不断发展，存储器得到了广泛的应用。浮栅型闪存是一种非易失性存储器，具有集成度高、存储速度快、易于擦除和重写等优点。分立栅的闪存器件是浮栅型闪存中的一种，具有编程电压低、编程效率高的优点，在分立栅的闪存器件中，浮栅为非对称结构，一侧的浮栅伸出侧墙一部分，该侧浮栅的侧面将形成擦除栅，而浮栅的形成工艺较为复杂，制造成本高。
发明内容
有鉴于此，本发明的目的在于提供一种闪存器件及其制造方法，简化了浮栅的形成工艺，降低了制造成本。
为实现上述目的，本发明有如下技术方案：
本申请实施例提供了一种闪存器件的制造方法，包括：
提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；
在所述栅堆叠层的侧壁上形成侧墙；
沿横向去除所述字线区部分厚度的侧墙；
以侧墙及所述栅堆叠层为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；
沿横向去除所述擦除栅区部分厚度的侧墙。
可选的，所述栅堆叠层还包括：
所述控制栅上的第一保护层。
可选的，在形成侧墙之前，还包括：
沉积第二保护层，所述第二保护层在去除所述字线区部分厚度的侧墙的工艺中具有刻蚀选择性；则，
所述以侧墙及所述栅堆叠层为掩蔽，进行所述浮栅层的刻蚀，包括：
以侧墙及所述栅堆叠层为掩蔽，进行所述浮栅层以及所述第二保护层的刻蚀。
可选的，所述第一保护层包括氮化硅层，所述第二保护层的材料包括氧化硅，所述侧墙的材料包括氮化硅。
可选的，所述沿横向去除所述字线区部分厚度的侧墙，包括：
在所述擦除栅区以及所述擦除栅区侧的侧墙及部分栅堆叠层上形成第一掩膜层；
采用干法刻蚀，沿横向去除所述字线区部分厚度的侧墙；
去除所述第一掩膜层。
可选的，所述沿横向去除所述擦除栅区部分厚度的侧墙，包括：
在所述字线区以及所述字线区侧的侧墙及部分栅堆叠层上形成第二掩膜层；
采用干法刻蚀，沿横向去除所述擦除栅区部分厚度的侧墙；
去除所述第二掩膜层。
可选的，所述浮栅层与衬底之间还形成有栅介质层。
可选的，所述浮栅层和所述控制栅的材料为多晶硅，所述隔离层为依次层叠的氧化硅、氮化硅和氧化硅的叠层。
可选的，还包括：形成隧穿氧化物层，所述隧穿氧化物层覆盖所述擦除栅区一侧浮栅暴露的表面；
在所述擦除栅区上形成与所述隧穿氧化物层相接的擦除栅，以及在所述字线区形成字线。
本申请实施例还提供了一种闪存器件，包括：
衬底；
所述衬底上的浮栅，所述浮栅一侧为擦除栅区、另一侧为字线区；
所述浮栅上的栅堆叠层以及所述栅堆叠层侧壁上的侧墙，所述栅堆叠层包括依次层叠的隔离层和控制栅，其中，所述字线区一侧的浮栅由所述栅堆叠层以及所述侧墙覆盖且所述擦除栅区一侧的浮栅延伸至所述栅堆叠层以及所述侧墙之外。
可选的，所述闪存器件还包括：
第二保护层，所述第二保护层覆盖所述栅堆叠层的侧壁以及上表面、并延伸至所述侧墙下且被所述侧墙覆盖。
本发明实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层以及浮栅层上的图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，沿横向去除字线区的部分厚度的侧墙，从而字线区的侧墙较薄，而擦除栅区的侧墙较厚，以侧墙及栅堆叠层为掩蔽，进行浮栅层的刻蚀，以形成浮栅，沿横向去除擦除栅区部分厚度的侧墙，这样，得到的浮栅在擦除栅区保留较多且伸出侧墙一部分，从而得到非对称结构的浮栅。在本申请实施例中，进行一次侧墙工艺之后，通过横向去除字线区部分厚度的侧墙，使字线区的侧墙和擦除栅区的侧墙厚度不一致，进而在不对称厚度侧墙的掩蔽下，获得不对称结构的浮栅，简化了形成浮栅的工艺流程，降低了器件的制造成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例的闪存器件的制造方法的流程示意图；
图2-9示出了根据本发明实施例的制造方法形成闪存器件的过程中器件剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在分立栅的闪存器件中，衬底上形成有浮栅，浮栅上形成有栅堆叠层，栅堆叠层的两侧分别为擦除栅区和字线区，浮栅为非对称结构，在擦除栅区一侧的浮栅伸出栅堆叠层侧壁上的侧墙一部分，从而在擦除栅区形成擦除栅，因此浮栅的形状直接影响擦除栅的形状，其形成工艺较为重要。然而浮栅的形成工艺较为复杂，导致器件的制造成本较高。
基于以上技术问题，本发明实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层以及浮栅层上的图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，沿横向去除字线区的部分厚度的侧墙，从而字线区的侧墙较薄，而擦除栅区的侧墙较厚，以侧墙及栅堆叠层为掩蔽，进行浮栅层的刻蚀，以形成浮栅，沿横向去除擦除栅区部分厚度的侧墙，这样，得到的浮栅层在擦除栅区保留较多且伸出侧墙一部分，从而得到非对称结构的浮栅层。在本申请实施例中，进行一次侧墙工艺之后，通过横向去除字线区的侧墙，使字线区的侧墙和擦除栅区的侧墙厚度不一致，进而在不对称厚度侧墙的掩蔽下，获得不对称结构的浮栅，简化了形成浮栅的工艺流程，降低了器件的制造成本。
为了更好得理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-9对具体的实施例进行详细的描述。
参考图1，为本申请实施例提供的一种闪存器件的制造方法的流程图，该方法可以包括以下步骤：
S101，提供半导体衬底100，所述衬底100上形成有浮栅层103，所述浮栅层103上形成有图案化的栅堆叠层110，所述栅堆叠层110包括依次层叠的隔离层104和控制栅106，所述栅堆叠层110一侧为擦除栅区1102、另一侧为字线区1101，参考图2所示。
在本申请优选实施例中，半导体衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。所述半导体衬底100可以已经形成有隔离区(图未示出)，隔离区可以包括二氧化硅或其他可以分开器件的有源区的材料。在本实施例中，所述衬底100为体硅衬底。
在本申请实施例中，衬底100上已经形成有浮栅层103以及浮栅层103上图案化的栅堆叠层110。可以理解的是，浮栅层103与衬底100之间通常还形成有栅介质层102；栅堆叠层110包括依次层叠的隔离层104和控制栅106，进一步的，栅堆叠层110还可以包括控制栅106上的第一保护层108，该第一保护层108用于保护控制栅在后续工艺中不会受到损伤。
在浮栅层103和栅堆叠层110之间还可以形成有隔离层104，隔离层104将浮栅层103和控制栅106隔离开，为绝缘介质材料，例如可以为ONO(oxide nitride oxide)的叠层，即氧化物、氮化物和氧化物的叠层。
在具体的应用中，首先，可以在衬底100上依次覆盖栅介质层102、浮栅层103、隔离层104、控制栅106和第一保护层108，其中，栅介质层102例如可以为氧化硅，可以通过热氧化工艺形成，浮栅层103和控制栅106例如可以为多晶硅，第一保护层108可以为介质材料的单层或叠层结构，例如可以为氧化硅与氮化硅的叠层。
而后，对栅堆叠层110进行图案化，首先，在第一保护层108上形成光刻胶的掩膜层之后，该第一保护层108可以是图案化时的硬掩膜层，先将光刻胶的掩膜层中的图案转移到第一保护层108中，而后例如可以采用应离子刻蚀(RIE)的方法，依次进行控制栅106和隔离层104的刻蚀，从而，形成图案化的栅堆叠层110。
S102，在栅堆叠层110的侧壁上形成侧墙120，参考图3所示。
本申请实施例中，在形成栅堆叠层110侧壁上的侧墙120之前，还可以沉积第二保护层121，第二保护层121和侧墙120具有刻蚀选择性，用于在形成侧墙120以及对侧墙120进行刻蚀的过程中保护栅堆叠层110。
在沉积第二保护层121后，可以沉积侧墙材料层以覆盖第二保护层121，而后，对侧墙材料层进行侧墙工艺，具体的，可以对侧墙材料层进行各项异性刻蚀，例如RIE的方法，从而在栅堆叠层110的侧壁形成侧墙120。在具体的实施例中，第二保护层121可以是氧化硅层，相应的侧墙材料层可以为氮化硅层。
S103，沿横向去除字线区1101部分厚度的侧墙120，参考图4和图5所示。
形成的侧墙120位于栅堆叠层110的侧壁上，通常来说，栅堆叠层110两侧的侧壁上的侧墙120厚度一致。在本申请实施例中，可以对字线区1101的侧墙120进行厚度上的调整，可以沿横向去除字线区1101部分厚度的侧墙120，参考图5所示。在本实施例中，去除的侧墙的厚度可以是侧墙原来厚度的一半，也可以是其他数值。
可以采用多种方式去除字线区1101部分厚度的侧墙120，在一些实施例中，可以通过湿法腐蚀字线区1101部分厚度的侧墙120，具体的，可以在擦除栅区1102、擦除栅区1102的侧墙120、栅堆叠层110以及字线区1101与栅堆叠层110相接的部分侧墙上形成掩膜层，通过湿法腐蚀字线区1101部分厚度的侧墙120，去除的厚度可以通过接触时间来控制，掩膜层可以是光刻胶层。
在另一些实施例中，还可以通过干法刻蚀方式去除字线区1101部分厚度的侧墙120。具体的，可以在擦除栅区1102以及擦除栅区1102侧的侧墙120及部分栅堆叠层110上形成第一掩膜层122，采用干法刻蚀，通过刻蚀工艺参数的控制，使得横向刻蚀速率大于纵向刻蚀速率，从而，沿横向去除字线区1101部分厚度的侧墙120，参考图4所示，去除第一掩膜层122，参考图5所示。第一掩膜层122可以为光刻胶。
需要说明的是，在本申请中，侧墙120的厚度为侧墙材料的沉积厚度，该厚度即为侧墙120从栅堆叠层110侧壁向擦除栅区1102或字线区1101延伸的尺寸，横向去除即为沿侧墙厚度方向的去除。
在去除字线区1101部分厚度的侧墙120的工艺中，侧墙120下的第二保护层121和侧墙120具有刻蚀选择性，起到保护栅堆叠层110以及浮栅层103的作用。
S104，以侧墙120及栅堆叠层110为掩蔽，进行浮栅层103的刻蚀，以形成浮栅103'，参考图6所示。
在去除字线区1101部分厚度的侧墙120后，字线区1101的侧墙120比擦除栅区1102的侧墙120更薄，以侧墙120以及栅堆叠层110为掩蔽，无需额外的掩膜及光刻工艺，自对准进行浮栅层103的刻蚀，刻蚀之后，字线区1101的浮栅103'与字线区1101的侧墙120齐平，擦除栅区1102的浮栅103'与擦除栅区1102的侧墙120齐平，而擦除栅区1102的侧墙120的横向厚度大于字线区1101的侧墙120的横向厚度，因此擦除栅区1102的浮栅103'保留的较多，从而形成在擦除栅区1102具有更多突出的浮栅103'。
在具体的实施例中，可以采用RIE的刻蚀方法，进行浮栅层103的刻蚀，来形成浮栅103'。在栅堆叠层110上形成有第二保护层121时，以侧墙120及栅堆叠层110为掩蔽，进行浮栅层103的刻蚀时，先进行第二保护层121的刻蚀。
进一步的，若浮栅层103和半导体衬底100之间还形成有栅介质层102，则在对浮栅层103进行刻蚀的过程中，还可以同时对浮栅层103之外的栅介质层102进行部分或全部刻蚀。当然，在本申请实施例中，也可以在后续的步骤中，例如去除擦除栅区1102部分厚度的侧墙120的步骤中将浮栅103'之外的栅介质层102去除。
S105，沿横向去除擦除栅区1102部分厚度的侧墙120，参考图7和图8所示。
在形成浮栅103'后，可以沿横向去除擦除栅区1102部分厚度的侧墙120，具体的，本步骤中去除的侧墙厚度可以与S103中去除的侧墙厚度相同，以使擦除栅区1102保留的侧墙厚度与字线区1101保留的侧墙厚度相同，当然，本步骤中去除的侧墙厚度也可以与S103中去除的厚度有所不同。
可以采用多种方式去除擦除栅区1102部分厚度的侧墙120，在一些实施例中，可以通过湿法腐蚀擦除栅区1102的部分厚度的侧墙120。具体的，可以在字线区1101、字线区1101的侧墙120、栅堆叠层110以及擦除栅区1102与栅堆叠层110相连接的部分侧墙上形成掩膜层，通过湿法腐蚀擦除栅区1102部分厚度的侧墙120，去除的厚度可以通过接触时间来控制。
在另一些实施例中，还可以通过干法刻蚀方式去除擦除栅区1102部分厚度的侧墙120。具体的，可以在字线区1101以及字线区1101侧的侧墙120以部分栅堆叠层上形成第二掩膜层123，参考图7所示，采用干法刻蚀，通过刻蚀工艺参数的控制，使得横向刻蚀速率大于纵向刻蚀速率，从而，沿横向去除擦除栅区1102部分厚度的侧墙120，参考图7所示，去除第二掩膜层123，参考图8所示。第二掩膜层123可以是光刻胶。
在去除擦除栅区1102一侧部分厚度的侧墙120的工艺中，侧墙120下的第二保护层121和侧墙120具有刻蚀选择性，第二保护层121可以对栅堆叠层110以及浮栅层103起到保护作用。
若侧墙120与栅堆叠层110之前形成有第二保护层121，则在去除擦除栅区1102一侧部分厚度的侧墙120后，还可以去除擦除栅区1102一侧未被侧墙覆盖的第二保护层121，以使该部分第二保护层121下的浮栅暴露出来。
去除擦除栅区1102的部分厚度的侧墙120后，便形成了非对称结构的浮栅103'，可以看出，字线区1101一侧的浮栅103'和擦除栅区1102一侧的浮栅103'相对于栅堆叠层110为非对称结构，即在擦除栅区1102一侧的浮栅103'将在沿平行于衬底表面的方向上突出栅堆叠层110侧壁上的侧墙120，而字线区1101一侧的浮栅103'在沿平行于衬底表面的方向上并不突出栅堆叠层110侧壁上的侧墙120。
在本申请实施例中，还可以形成隧穿氧化物层131，隧穿氧化物层131覆盖擦除栅区1102一侧浮栅103'暴露的表面，即包括浮栅103'突出栅堆叠层110的部分的上表面及侧壁，以及擦除栅区1102的衬底100。此外，隧穿氧化物层131还可以覆盖字线区1101一侧的栅堆叠层110的侧壁及浮栅103'的侧壁，参考图9所示。
在对浮栅103'进行刻蚀后，或者在形成隧穿氧化物层131后，可以在擦除栅区1102形成擦除栅130，用于擦除浮栅103'中的电子，此外，在闪存器件中，字线区1101还形成有字线140。具体的，可以通过沉积多晶硅，而后进行平坦化及回刻，来同时形成擦除栅区1102的擦除栅130，以及字线区1101字线140。
至此，形成了本申请实施例的闪存器件，之后，还可以进行其他的加工工艺，例如接触及电连线等。
在对闪存器件进行擦除时，擦除栅130将偏置高压，字线140和控制栅106将保持低压，高压偏置使得载流子从浮栅103'朝着擦除栅130运动，浮栅103'中的电子从浮栅103'中去除，改变闪存器件的电压阈值以对应与擦除数据状态的电压阈值。
本发明实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层以及浮栅层上的图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，沿横向去除字线区的部分厚度的侧墙，从而字线区的侧墙较薄，而擦除栅区的侧墙较厚，以侧墙及栅堆叠层为掩蔽，进行浮栅层的刻蚀，以形成浮栅，沿横向去除擦除栅区部分厚度的侧墙，这样，得到的浮栅层在擦除栅区保留较多且伸出侧墙一部分，因此得到非对称结构的浮栅层。在本申请实施例中，通过横向去除字线区的侧墙，使字线区的侧墙和擦除栅区的侧墙厚度不一致，仅进行了一次侧墙工艺，简化了形成浮栅的工艺流程，降低了器件的制造成本。
基于以上闪存器件的制造方法，本申请实施例还提供了一种闪存器件，参考图9所示，为本申请实施例提供的一种闪存器件的示意图，包括：
衬底100；
所述衬底上的浮栅103'，所述浮栅103'一侧为擦除栅区1102、另一侧为字线区1101；
所述浮栅103'上的栅堆叠层110以及所述栅堆叠层110侧壁上的侧墙120，所述栅堆叠层包括依次层叠的隔离层104和控制栅106，所述字线区1101一侧的浮栅103’由所述栅堆叠层110以及所述侧墙120覆盖且所述擦除栅区1102一侧的浮栅103’延伸至所述栅堆叠层110以及所述侧墙120之外。
进一步地，所述闪存器件还包括：
第二保护层121，所述第二保护层121覆盖所述栅堆叠层110的侧壁以及上表面、并延伸至所述侧墙120下且被所述侧墙120覆盖。
进一步地，还包括：覆盖所述擦除栅区1102一侧浮栅103’侧壁以及上表面的隧穿氧化物层131；以及位于所述擦除栅区且形成于所述隧穿氧化物层131之上的擦除栅130，所述字线区1101上的字线140。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；所述栅堆叠层的侧壁和上表面覆盖有第二保护层，所述第二保护层为同一种材料；
在所述栅堆叠层的侧壁上形成侧墙，形成所述侧墙的工艺为一次侧墙工艺，所述侧墙的材料为同一种材料；
沿横向去除所述字线区部分厚度的侧墙；
以侧墙及所述栅堆叠层为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；
沿横向去除所述擦除栅区部分厚度的侧墙；
所述第二保护层的材料包括氧化硅，所述侧墙的材料包括氮化硅。
2.根据权利要求1所述的制造方法，其特征在于，所述栅堆叠层还包括：
所述控制栅上的第一保护层。
3.根据权利要求2所述的制造方法，其特征在于，在形成侧墙之前，还包括：
沉积第二保护层，所述第二保护层在去除所述字线区部分厚度的侧墙的工艺中具有刻蚀选择性；则，
所述以侧墙及所述栅堆叠层为掩蔽，进行所述浮栅层的刻蚀，包括：
以侧墙及所述栅堆叠层为掩蔽，进行所述浮栅层以及所述第二保护层的刻蚀；
在沿横向去除所述擦除栅区部分厚度的侧墙之后，还包括：
去除所述擦除栅区一侧未被侧墙覆盖的第二保护层。
4.根据权利要求3所述的制造方法，其特征在于，所述第一保护层包括氮化硅层。
5.根据权利要求1所述的制造方法，其特征在于，所述沿横向去除所述字线区部分厚度的侧墙，包括：
在所述擦除栅区以及所述擦除栅区侧的侧墙及部分栅堆叠层上形成第一掩膜层；
采用干法刻蚀，沿横向去除所述字线区部分厚度的侧墙；
去除所述第一掩膜层。
6.根据权利要求1所述的制造方法，其特征在于，所述沿横向去除所述擦除栅区部分厚度的侧墙，包括：
在所述字线区以及所述字线区侧的侧墙及部分栅堆叠层上形成第二掩膜层；
采用干法刻蚀，沿横向去除所述擦除栅区部分厚度的侧墙；
去除所述第二掩膜层。
7.根据权利要求1所述的制造方法，其特征在于，所述浮栅层与衬底之间还形成有栅介质层。
8.根据权利要求1所述的制造方法，其特征在于，所述浮栅层和所述控制栅的材料为多晶硅，所述隔离层为依次层叠的氧化硅、氮化硅和氧化硅的叠层。
9.根据权利要求1所述的制造方法，其特征在于，还包括：形成隧穿氧化物层，所述隧穿氧化物层覆盖所述擦除栅区一侧浮栅暴露的表面；
在所述擦除栅区上、所述隧穿氧化物层上形成擦除栅，以及在所述字线区形成字线。
10.一种闪存器件，其特征在于，所述闪存器件是利用权利要求1-9中任意一项所述的方法制造得到的，包括：
衬底；
所述衬底上的浮栅，所述浮栅一侧为擦除栅区、另一侧为字线区；
所述浮栅上的栅堆叠层以及所述栅堆叠层侧壁上的侧墙，所述栅堆叠层包括依次层叠的隔离层和控制栅，其中，所述字线区一侧的浮栅由所述栅堆叠层以及所述侧墙覆盖且所述擦除栅区一侧的浮栅延伸至所述栅堆叠层以及所述侧墙之外。
11.根据权利要求10所述的闪存器件，其特征在于，还包括：
第二保护层，所述第二保护层覆盖所述栅堆叠层的侧壁以及上表面、并延伸至所述侧墙下且被所述侧墙覆盖。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910394766.5A CN110047943B (zh) | 2019-05-13 | 2019-05-13 | 一种闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910394766.5A CN110047943B (zh) | 2019-05-13 | 2019-05-13 | 一种闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110047943A CN110047943A (zh) | 2019-07-23 |
| CN110047943B true CN110047943B (zh) | 2022-12-20 |
Family
ID=67281714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910394766.5A Active CN110047943B (zh) | 2019-05-13 | 2019-05-13 | 一种闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047943B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750785B (zh) * | 2021-01-22 | 2023-11-24 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104044A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器及其制造方法 |
| CN102543885A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
| CN109378314A (zh) * | 2018-10-09 | 2019-02-22 | 武汉新芯集成电路制造有限公司 | 一种闪存器件的制造方法 |
| CN109728099A (zh) * | 2019-02-26 | 2019-05-07 | 武汉新芯集成电路制造有限公司 | 一种闪存器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669607B1 (en) * | 2012-11-01 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for non-volatile memory cells with increased programming efficiency |
-
2019
- 2019-05-13 CN CN201910394766.5A patent/CN110047943B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104044A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 分离栅快闪存储器及其制造方法 |
| CN102543885A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件及其形成方法 |
| CN109378314A (zh) * | 2018-10-09 | 2019-02-22 | 武汉新芯集成电路制造有限公司 | 一种闪存器件的制造方法 |
| CN109728099A (zh) * | 2019-02-26 | 2019-05-07 | 武汉新芯集成电路制造有限公司 | 一种闪存器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110047943A (zh) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101221598B1 (ko) | 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법. | |
| US9269717B2 (en) | EEPROM device and forming method and erasing method thereof | |
| CN109712981B (zh) | 存储器及其形成方法 | |
| CN109378314B (zh) | 一种闪存器件的制造方法 | |
| EP2455967A1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| KR20050013214A (ko) | 반도체 장치 제조 방법, 반도체 장치 및 비휘발성 메모리 | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| US7479429B2 (en) | Split game memory cell method | |
| US7443725B2 (en) | Floating gate isolation and method of making the same | |
| KR20050085361A (ko) | 플로팅 게이트 유형의 반도체 디바이스 및 제조 방법과그러한 반도체 디바이스를 포함하는 비휘발성 메모리 | |
| KR20080001266A (ko) | 플래시 메모리 소자의 제조방법 | |
| CN110047943B (zh) | 一种闪存器件及其制造方法 | |
| KR100816751B1 (ko) | 반도체 장치의 제조 방법 | |
| CN104752358A (zh) | 闪存器件及其形成方法 | |
| KR100811576B1 (ko) | 플래시 ｅ２ｐｒｏｍ 셀의 활성 영역에 자기 정렬된 플로팅 게이트 폴리를 형성하는 방법 | |
| CN110797344B (zh) | 一种半导体器件的制造方法 | |
| KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
| KR100871982B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| KR100660718B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| CN108039323A (zh) | 浮栅型闪存的制作方法及集成电路 | |
| JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
| CN115497946A (zh) | 闪存结构的形成方法 | |
| CN115000074A (zh) | 闪存结构及其形成方法 | |
| KR100638987B1 (ko) | 플래시 메모리 소자의 얕은 트렌치 소자 분리 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |