CN116313776A - 硬掩膜的去除方法 - Google Patents

硬掩膜的去除方法 Download PDF

Info

Publication number
CN116313776A
CN116313776A CN202111573696.3A CN202111573696A CN116313776A CN 116313776 A CN116313776 A CN 116313776A CN 202111573696 A CN202111573696 A CN 202111573696A CN 116313776 A CN116313776 A CN 116313776A
Authority
CN
China
Prior art keywords
hard mask
layer
insulating material
material layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111573696.3A
Other languages
English (en)
Inventor
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN202111573696.3A priority Critical patent/CN116313776A/zh
Publication of CN116313776A publication Critical patent/CN116313776A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种硬掩膜的去除方法，包括：1)于基底上形成表面钝化层和硬掩膜层，在硬掩膜层中形成图形窗口；2)基于图形窗口刻蚀基底以在基底中形成凹槽结构，并于凹槽结构中填充绝缘材料层，绝缘材料层同时形成于硬掩膜层表面，绝缘材料层与硬掩膜层具有不同材料；3)研磨去除硬掩膜层顶面之上的绝缘材料层；4)采用干法刻蚀工艺刻蚀硬掩膜层和位于图形窗口内的绝缘材料层，以去除部分硬掩膜层和绝缘材料层；5)通过第一湿法刻蚀工艺去除剩余的硬掩膜层；6)通过第二湿法刻蚀工艺去除剩余的绝缘材料层和表面钝化层。本发明可有效解决由于湿法刻蚀工艺时间较长而在绝缘材料层中产生孔洞的问题。

Description

硬掩膜的去除方法
技术领域
本发明属于半导体制造领域，涉及硅光技术领域，特别是涉及一种可以有效避免孔洞产生的硬掩膜的去除方法。
背景技术
由于光阻厚度不够等原因，硅光工艺中波导常常会使用硬掩膜工艺进行干法刻蚀，干法刻蚀完的波导，需要填充二氧化硅层(oxide)以保护侧壁。而硬掩膜也需要去除，来进行后续工艺。此时一般采取的方式是填充过量的二氧化硅层，然后通过化学机械研磨(CMP)进行晶圆表面平坦化，此时的硬掩膜也可作为CMP工艺的停止层。平坦化后，需通过两次湿法刻蚀来分别去除硬掩膜和硅基底顶部的二氧化硅层(通常包括填充的二氧化硅层和起钝化作用的二氧化硅层)，并且调节填充的二氧化硅层102与硅基底101的高度差以保证后续工艺的稳定。但经过两次湿法刻蚀后，会形成如图1所示的孔洞103。
在硅光工艺中，如果波导附近产生的孔洞，会造成较大的光损耗，应当在工艺过程中避免此种问题的出现。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硬掩膜的去除方法，用于解决现有技术中硬掩膜去除过程中容易导致二氧化硅层产生孔洞的问题。
为实现上述目的及其他相关目的，本发明提供一种硬掩膜的去除方法，所述去除方法包括步骤：1)提供一个基底，于所述基底上形成表面钝化层和硬掩膜层，并对所述硬掩膜层图形化处理，以在所述硬掩膜层中形成图形窗口；2)基于所述图形窗口刻蚀所述基底以在所述基底中形成凹槽结构，并通过沉积工艺于所述凹槽结构中填充绝缘材料层，所述绝缘材料层同时形成于所述硬掩膜层表面和所述凹槽结构中，所述绝缘材料层与所述硬掩膜层具有不同材料；3)通过研磨工艺去除所述硬掩膜层顶面之上的所述绝缘材料层，所述研磨工艺停止于所述硬掩膜层表面；4)采用干法刻蚀工艺刻蚀所述硬掩膜层和位于所述图形窗口内的所述绝缘材料层，以去除部分所述硬掩膜层和所述绝缘材料层；5)通过第一湿法刻蚀工艺去除剩余的所述硬掩膜层；6)通过第二湿法刻蚀工艺去除剩余的绝缘材料层和所述表面钝化层。
可选地，所述基底包括硅基底，所述凹槽结构两侧为硅波导。
可选地，所述表面钝化层和所述绝缘材料层的材料为二氧化硅。
可选地，所述表面钝化层的形成方法包括热氧化工艺，所述绝缘材料层的形成方法包括等离子体增强化学气相沉积工艺及高密度等离子体化学气相沉积工艺中的一种。
可选地，所述硬掩膜层的材料为氮化硅及氮氧化硅中的一种或两种组成的叠层。
可选地，步骤3)所述研磨工艺包括化学机械抛光工艺。
可选地，步骤4)的所述干法刻蚀工艺对所述硬掩膜层和所述绝缘材料层的刻蚀选择比小于或等于1.2。
可选地，步骤4)去除所述硬掩膜层和所述绝缘材料层的80％以上的厚度。
可选地，步骤5)通过H3PO4溶液过量去除剩余的所述硬掩膜层，所述过量去除的过蚀刻量为所述硬掩膜层的厚度的50％～100％以确保所述硬掩膜层刻蚀干净。
可选地，步骤6)通过稀释氢氟酸溶液过量去除所述剩余的所述绝缘材料层和所述表面钝化层，所述过量去除的过刻蚀量大于或等于所述表面钝化层厚度的20％以确保所述表面钝化层刻蚀干净。
如上所述，本发明的硬掩膜的去除方法，具有以下有益效果：
本发明针对硅光电子技术薄硅工艺技术存在的由湿法刻蚀工艺容易在绝缘材料层中形成孔洞的问题，在化学机械研磨工艺后，先采用对硬掩膜层和绝缘材料层选择比较低的干法刻蚀工艺去除部分的硬掩膜层和绝缘材料层厚度，降低后续湿法蚀刻工艺的使用量，从而解决由于湿法刻蚀工艺时间较长而在绝缘材料层中产生孔洞的问题。本发明采用的干法刻蚀工艺的均匀性较高，刻蚀速率低，易于控制干法刻蚀量，大大减少了后续绝缘材料层所需的去除厚度，进而解决了绝缘材料层中产生孔洞的问题，本发明可以广泛应用于硅光子技术，同时可以扩展应用于集成电路特种工艺产品的生产和MEMS产品的工艺研发中。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1显示为在去除硬掩膜层的过程中，经过两次湿法刻蚀后，在绝缘材料层中形成孔洞的结构示意图。
图2～图10显示为本发明实施例的硬掩膜的去除方法各步骤所呈现的结构示意图。
元件标号说明
101 硅基底
102 二氧化硅层
103 孔洞
201 基底
202 下包层
203 表面钝化层
204 硬掩膜层
205 图形窗口
206 凹槽结构
207 绝缘材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在去除硬掩膜层的过程中，经过两次湿法刻蚀后，会形成如图1所示的孔洞103，其主要原因是先去除硬掩膜层后，填充的绝缘材料层102和硅基底101上的表面钝化层会形成较大的高度差，加上基底上的表面钝化层与填充的绝缘材料层在酸性溶液中的刻蚀速率有差别，就会在最终的绝缘材料层中形成孔洞103。
为了解决上述问题，如图2～图10所示，本实施例提供一种硬掩膜的去除方法，所述去除方法包括步骤：
如图2～图4所示，首先进行步骤1)，提供一个基底201，于所述基底201上形成表面钝化层203和硬掩膜层204，并对所述硬掩膜层204图形化处理，以在所述硬掩膜层204中形成图形窗口205。
在一个实施例中，所述基底201包括硅基底201，所述凹槽结构206两侧为硅波导，在本实施例中，所述硅波导下方还形成有下包层202，所述下包层202的材料例如可以为二氧化硅。
在一个实施例中，所述表面钝化层203的材料为二氧化硅，所述表面钝化层203的形成方法为热氧化工艺。所述表面钝化层203可以在后续的刻蚀等工艺中保护所述基底201的表面，提高基底201的表面质量，其厚度可以依据实际需求进行设定，例如为100纳米～2000纳米等，且并不限于此处所列举的示例。
如图5～图6所示，然后进行步骤2)，基于所述图形窗口205刻蚀所述基底201以在所述基底201中形成凹槽结构206，并通过沉积工艺于所述凹槽结构206中填充绝缘材料层207，所述绝缘材料层207同时形成于所述硬掩膜层204表面和所述凹槽结构206中，所述绝缘材料层207与所述硬掩膜层204具有不同材料。
在一个实施例中，所述绝缘材料层207的材料为二氧化硅。所述绝缘材料层207的形成方法可以为等离子体增强化学气相沉积工艺及高密度等离子体化学气相沉积工艺中的一种。
在一个实施例中，所述硬掩膜层204的材料为氮化硅及氮氧化硅中的一种或两种组成的叠层。
如图7所示，接着进行步骤3)，通过研磨工艺去除所述硬掩膜层204顶面之上的所述绝缘材料层207，所述研磨工艺停止于所述硬掩膜层204表面。
在一个实施例中，步骤3)所述研磨工艺包括化学机械抛光工艺。
如图8所示，然后进行步骤4)，采用干法刻蚀工艺刻蚀所述硬掩膜层204和位于所述图形窗口205内的所述绝缘材料层207，以去除部分所述硬掩膜层204和所述绝缘材料层207。
在一个实施例中，步骤4)的所述干法刻蚀工艺对所述硬掩膜层204和所述绝缘材料层207的刻蚀选择比小于或等于1.2。进一步地，步骤4)的所述干法刻蚀工艺对所述硬掩膜层204和所述绝缘材料层207的刻蚀选择比小于或等于1.1，或步骤4)的所述干法刻蚀工艺对所述硬掩膜层204和所述绝缘材料层207的刻蚀选择比接近1。所述干法刻蚀工艺例如可以为等离子体反应刻蚀工艺等，由于干法刻蚀可以选择对不同材料具有相同或接近的刻蚀选择性，因此，可以使得所述硬掩膜层204和所述绝缘材料层207的去除厚度基本保持一致。
在一个实施例中，步骤4)去除所述硬掩膜层204和所述绝缘材料层207的80％以上的厚度。例如，在一个具体的操作过程中，可以去除所述硬掩膜层204和所述绝缘材料层20790％的厚度，以大大降低后续所述绝缘材料层207与所述表面钝化层203之间的高度差。
如图9所示，接着进行步骤5)，通过第一湿法刻蚀工艺去除剩余的所述硬掩膜层204；
在一个实施例中，步骤5)通过H3PO4溶液过量去除剩余的所述硬掩膜层204，所述过量去除的过蚀刻量为所述硬掩膜层的厚度的50％～100％以确保所述硬掩膜层刻蚀干净，保证所述硬掩膜层204无残留。去除所述硬掩膜层204后，所述绝缘材料层207具有残留部分，该残留部分高于所述表面钝化层203。
如图10所示，最后进行步骤6)，通过第二湿法刻蚀工艺去除剩余的绝缘材料层207和所述表面钝化层203。
在一个实施例中，步骤6)通过稀释氢氟酸溶液(DHF)过量去除所述剩余的所述绝缘材料层207和所述表面钝化层203，所述过量去除的过刻蚀量大于或等于所述表面钝化层厚度的20％以确保所述表面钝化层刻蚀干净。例如，所述过刻蚀量可以为25％、30％或35％等，以满足硅波导与填充的绝缘材料层的高度差的工艺需求为目的，且并不限于此处所列举的示例。在此过程中，由于高于所述表面钝化层203的绝缘材料层207的残留部分会在顶面和侧面同时被所述稀释氢氟酸溶液腐蚀，因此其腐蚀速率略大于所述表面钝化层203的腐蚀速率，当所述绝缘材料层207的残留部分逐渐被去除时，所述绝缘材料层207的顶面会逐渐接近与所述表面钝化层203的顶面，最终当所述表面钝化层203被完全去除时，所述绝缘材料层207会仅有一小部分厚度超出所述基底201表面，通过少量的过刻蚀后，可以使得所述绝缘材料层207与所述基底201齐平，并且，由于整个第二湿法刻蚀工艺过程时间较短，所述绝缘材料层207中不会产生孔洞，从而大大提高所述绝缘材料层207的质量，尤其对于位于其两侧的硅波导来说，可以实现较低的光损耗，从而有效提高硅光器件的性能。
如上所述，本发明的硬掩膜的去除方法，具有以下有益效果：
本发明针对硅光电子技术薄硅工艺技术存在的由湿法刻蚀工艺容易在绝缘材料层207中形成孔洞的问题，在化学机械研磨工艺后，先采用对硬掩膜层204和绝缘材料层207选择比较低的干法刻蚀工艺去除部分的硬掩膜层204和绝缘材料层207厚度，降低后续湿法蚀刻工艺的使用量，从而解决由于湿法刻蚀工艺时间较长而在绝缘材料层207中产生孔洞的问题。本发明采用的干法刻蚀工艺的均匀性较高，刻蚀速率低，易于控制干法刻蚀量，大大减少了后续绝缘材料层207所需的去除厚度，进而解决了绝缘材料层207中产生孔洞的问题，本发明可以广泛应用于硅光子技术，同时可以扩展应用于集成电路特种工艺产品的生产和MEMS产品的工艺研发中。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种硬掩膜的去除方法，其特征在于，所述去除方法包括步骤：
1)提供一个基底，于所述基底上形成表面钝化层和硬掩膜层，并对所述硬掩膜层图形化处理，以在所述硬掩膜层中形成图形窗口；
2)基于所述图形窗口刻蚀所述基底以在所述基底中形成凹槽结构，并通过沉积工艺于所述凹槽结构中填充绝缘材料层，所述绝缘材料层同时形成于所述硬掩膜层表面和所述凹槽结构中，所述绝缘材料层与所述硬掩膜层具有不同材料；
3)通过研磨工艺去除所述硬掩膜层顶面之上的所述绝缘材料层，所述研磨工艺停止于所述硬掩膜层表面；
4)采用干法刻蚀工艺刻蚀所述硬掩膜层和位于所述图形窗口内的所述绝缘材料层，以去除部分所述硬掩膜层和所述绝缘材料层；
5)通过第一湿法刻蚀工艺去除剩余的所述硬掩膜层；
6)通过第二湿法刻蚀工艺去除剩余的绝缘材料层和所述表面钝化层。
2.根据权利要求1所述的硬掩膜的去除方法，其特征在于：所述基底包括硅基底，所述凹槽结构两侧为硅波导。
3.根据权利要求1所述的硬掩膜的去除方法，其特征在于：所述表面钝化层和所述绝缘材料层的材料为二氧化硅。
4.根据权利要求3所述的硬掩膜的去除方法，其特征在于：所述表面钝化层的形成方法包括热氧化工艺，所述绝缘材料层的形成方法包括等离子体增强化学气相沉积工艺及高密度等离子体化学气相沉积工艺中的一种。
5.根据权利要求1所述的硬掩膜的去除方法，其特征在于：所述硬掩膜层的材料为氮化硅及氮氧化硅中的一种或两种组成的叠层。
6.根据权利要求1所述的硬掩膜的去除方法，其特征在于：步骤3)所述研磨工艺包括化学机械抛光工艺。
7.根据权利要求1所述的硬掩膜的去除方法，其特征在于：步骤4)的所述干法刻蚀工艺对所述硬掩膜层和所述绝缘材料层的刻蚀选择比小于或等于1.2。
8.根据权利要求1所述的硬掩膜的去除方法，其特征在于：步骤4)去除所述硬掩膜层和所述绝缘材料层的80％以上的厚度。
9.根据权利要求1所述的硬掩膜的去除方法，其特征在于：步骤5)通过H3PO4溶液过量去除剩余的所述硬掩膜层，所述过量去除的过蚀刻量为所述硬掩膜层的厚度的50％～100％以确保所述硬掩膜层刻蚀干净。
10.根据权利要求1所述的硬掩膜的去除方法，其特征在于：步骤6)通过稀释氢氟酸溶液过量去除所述剩余的所述绝缘材料层和所述表面钝化层，所述过量去除的过刻蚀量大于或等于所述表面钝化层厚度的20％以确保所述表面钝化层刻蚀干净。
CN202111573696.3A 2021-12-21 2021-12-21 硬掩膜的去除方法 Pending CN116313776A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111573696.3A CN116313776A (zh) 2021-12-21 2021-12-21 硬掩膜的去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111573696.3A CN116313776A (zh) 2021-12-21 2021-12-21 硬掩膜的去除方法

Publications (1)

Publication Number Publication Date
CN116313776A true CN116313776A (zh) 2023-06-23

Family

ID=86787433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111573696.3A Pending CN116313776A (zh) 2021-12-21 2021-12-21 硬掩膜的去除方法

Country Status (1)

Country Link
CN (1) CN116313776A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118263338A (zh) * 2024-05-28 2024-06-28 金阳(泉州)新能源科技有限公司 具有钝化阻挡层的联合钝化背接触电池及其制作和应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118263338A (zh) * 2024-05-28 2024-06-28 金阳(泉州)新能源科技有限公司 具有钝化阻挡层的联合钝化背接触电池及其制作和应用
CN118263338B (zh) * 2024-05-28 2024-09-24 金阳(泉州)新能源科技有限公司 具有钝化阻挡层的联合钝化背接触电池及其制作和应用

Similar Documents

Publication Publication Date Title
KR100781033B1 (ko) 반도체 소자의 제조방법
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
US9035418B2 (en) Nitride shallow trench isolation (STI) structures
CN116313776A (zh) 硬掩膜的去除方法
CN113192841A (zh) 半导体器件的制造方法
JP2009032872A (ja) 半導体装置の製造方法
JP2000036533A (ja) 半導体装置の製造方法
CN110931421A (zh) 浅沟槽隔离结构及制作方法
KR19990004561A (ko) 반도체 소자의 소자분리막 제조방법
KR100561524B1 (ko) 소자 분리막 형성 방법
CN107993922B (zh) 避免控制栅形成中刻蚀返工导致无定型碳膜剥落的方法
US6559028B1 (en) Method of topography management in semiconductor formation
KR100451499B1 (ko) 반도체소자의소자분리막형성방법
KR100567026B1 (ko) 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법
KR100973094B1 (ko) 불휘발성 메모리소자의 게이트 형성방법
KR100587607B1 (ko) 반도체 소자의 제조방법
KR100707592B1 (ko) 반도체 소자의 트렌치 소자 분리막 형성 방법
KR20040048450A (ko) 반도체소자의 소자분리막 형성방법
JP2001332621A (ja) 半導体装置及びその製造方法
KR100521448B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100451519B1 (ko) 반도체소자의 소자분리막 형성방법
CN114823294A (zh) 半导体结构的形成方法
CN117423610A (zh) 一种半导体制程中的刻蚀方法
CN116995032A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination