CN110931421A - 浅沟槽隔离结构及制作方法 - Google Patents
浅沟槽隔离结构及制作方法 Download PDFInfo
- Publication number
- CN110931421A CN110931421A CN201811098523.9A CN201811098523A CN110931421A CN 110931421 A CN110931421 A CN 110931421A CN 201811098523 A CN201811098523 A CN 201811098523A CN 110931421 A CN110931421 A CN 110931421A
- Authority
- CN
- China
- Prior art keywords
- isolation
- layer
- medium
- sacrificial
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000003647 oxidation Effects 0.000 claims abstract description 42
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 102100037651 AP-2 complex subunit sigma Human genes 0.000 description 1
- 101000806914 Homo sapiens AP-2 complex subunit sigma Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种浅沟槽隔离结构及制作方法，所述浅沟槽隔离结构包括衬底；氧化垫层，所述氧化垫层位于所述衬底上；沟槽，形成于所述氧化垫层及所述衬底中；以及隔离介质，包括填充于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。在浅沟槽隔离结构的制作方法中，本发明在氧化垫层上加入牺牲介质层，降低隔离凸起部与临近介质层接触面的应力，同时，本发明不采用传统的酸式湿法刻蚀工艺，而采用干法刻蚀工艺形成浅沟槽隔离结构的隔离凸起部，以避免在酸式湿法刻蚀过程中造成的浅沟槽隔离结构轮廓损伤的问题，从而提高器件性能及良率。
Description
技术领域
本发明属于集成电路设计制造领域，特别是涉及一种浅沟槽隔离结构及制作方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的信息存储量以及更多的功能，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(CD，Critical Dimension)越小，而半导体芯片的集成度越高。目前，半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，半导体器件的有源区隔离层已大多采用浅沟槽隔离工艺(Shallow Trench Isolation，STI)来制作。
在半导体制造工艺中，浅沟槽隔离结构(STI)的性能对于最后形成的半导体器件的性能和良率是至关重要的。当半导体器件的关键尺寸缩小到28nm节点及以下时，在浅沟槽隔离结构的制作工艺中，掩膜层移除时，浅沟槽隔离结构(STI)的高出半导体衬底的部分的轮廓越来越难控制。例如，位于衬底上的硬掩膜与填充的隔离介质材料之间通常会有较大应力，在经过化学机械研磨工艺(CMP)研磨后，该硬掩膜与隔离介质材料之间的应力会造成隔离介质材料边缘松动，同时在经过氢氟酸(HF)回蚀刻和使用热磷酸H3PO4湿法刻蚀去除硬掩膜层后，会造成浅沟槽隔离结构与半导体衬底的上部接触部位出现损伤，接触不良，导致隔离效果变差，降低半导体器件的可靠性，进而导致最终器件的良率和性能的损失。
基于以上所述，提供一种可以有效避免浅沟槽隔离结构(STI)的损伤，从而提高器件性能及良率的浅沟槽隔离结构及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构及制作方法，用于解决现有技术中浅沟槽隔离结构(STI)容易产生损伤的问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制作方法，所述制作方法包括：提供衬底，于所述衬底表面依次形成氧化垫层以及牺牲介质层；于所述牺牲介质层中形成填充窗口；于所述氧化垫层及所述衬底中形成沟槽；填充隔离介质于所述沟槽及所述填充窗口中；采用化学机械研磨工艺去除位于所述牺牲介质层上的所述隔离介质；采用干法刻蚀工艺去除所述牺牲介质层，使得所述隔离介质形成位于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，以形成所述浅沟槽隔离结构。
可选地，所述牺牲介质层包括多晶硅层及碳层中的一种。
可选地，所述牺牲介质层包括多晶硅层，所述隔离介质包括二氧化硅，沉积于所述填充窗口中的所述隔离介质与所述多晶硅层之间的接触面的应力介于1×108Pa～3×108Pa之间。
可选地，包括：于所述衬底表面形成氧化垫层以及牺牲介质层后，还包括于所述牺牲介质层上依次形成氧化缓冲层以及硬掩膜层；于所述牺牲介质层中形成填充窗口包括：于所述硬掩膜层中形成图形窗口，基于所述图形窗口刻蚀所述氧化缓冲层及所述牺牲介质层，以于所述牺牲介质层中形成所述填充窗口；填充隔离介质于所述沟槽及所述填充窗口中后，采用化学机械研磨工艺去除所述硬掩膜层上的所述隔离介质、所述硬掩膜层及所述氧化缓冲层。
可选地，所述氧化缓冲层的厚度范围介于5纳米～7纳米之间。
可选地，通过控制所述牺牲介质层的厚度来控制所述隔离凸起部的高度。
可选地，所述牺牲介质层的厚度范围介于8纳米～20纳米之间，所述隔离凸起部的高度范围介于8纳米～20纳米之间。
可选地，采用干法刻蚀工艺去除所述牺牲介质层后，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
发明还提供一种浅沟槽隔离结构，包括：衬底，所述衬底表面具有氧化垫层；沟槽，形成于所述氧化垫层及所述衬底中；以及隔离介质，包括填充于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
可选地，所述隔离凸起部的高度范围介于8纳米～20纳米之间。
如上所述，本发明的浅沟槽隔离结构及制作方法，具有以下有益效果：
本发明采用牺牲介质层来定义浅沟槽隔离结构(STI)的凸起部的轮廓，可以有效实现对浅沟槽隔离结构(STI)凸起部轮廓的精确控制。
本发明采用在所述浅沟槽结构填充隔离介质之后，直接采用化学机械研磨工艺(CMP)将多余的隔离介质、硬掩膜层及氧化缓冲层一次性去除，并停止在牺牲介质层上，相比于传统STI制造方法中采用HF回蚀刻和热磷酸去除硬掩膜层的方法来说，本发明方法具有简单便捷环保，且可避免在酸蚀过程中造成的浅沟槽隔离结构(STI)轮廓损伤的问题。
本发明采用多晶硅作为牺牲介质层，相比于传统采用氮化硅硬掩膜的方案来说，可以很大程度上消除浅沟槽隔离结构(STI)区域的隔离介质与硬掩膜之间的应力，例如，二氧化硅与多晶硅层之间的应力约为1～3×108Pa，而二氧化硅与氮化硅层之间的应力约为1～4×109Pa，即本发明采用多晶硅作为牺牲介质层可以使浅沟槽隔离结构(STI)区域的隔离介质与牺牲介质层的接触面的应力降低10倍左右，可以有效避免界面处由于应力过大而导致化学机械研磨以及刻蚀过程中造成隔离介质109损伤的问题。
本发明采用干法刻蚀去除牺牲介质层，可以避免传统的酸式湿法蚀刻对浅沟槽隔离结构的隔离介质的侵蚀，从而提高器件性能及良率。
附图说明
图1～图9显示为本发明的浅沟槽隔离结构的制作方法各步骤所呈现的结构示意图。
图10显示为本发明的硅、二氧化硅及氮化硅之间的接触面的应力对比示意图。
元件标号说明
101 衬底
102 氧化垫层
103 牺牲介质层
104 氧化缓冲层
105 硬掩膜层
106 图形窗口
107 填充窗口
108 沟槽
109 隔离介质
110 隔离填充部
111 隔离凸起部
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所述，本发明提供一种浅沟槽隔离结构的制作方法，所述制作方法包括以下步骤：
如图1～图3所示，首先进行步骤1)，提供衬底101，于所述衬底101表面依次形成氧化垫层102以及牺牲介质层103。
所述衬底101可以为硅衬底、锗硅衬底、碳化硅衬底等，在本实施例中所述衬底101选用为硅衬底。
采用热氧化工艺于所述衬底101表面形成所述氧化垫层102，所述氧化垫层102的厚度范围可以为3纳米～12纳米之间，所述氧化垫层102起到对所述衬底101的表面进行保护的作用。
采用化学气相沉积法或分子束外延法等方法于所述氧化垫层102表面形成所述牺牲介质层103，在本实施例中，采用分子束外延法于所述氧化垫层102表面形成所述牺牲介质层103，可以更精确控制所述牺牲介质层103的厚度，进一步地，本实施例可以通过控制所述牺牲介质层103形成的厚度来控制后续形成的隔离凸起部111的高度。所述牺牲介质层103的厚度范围介于8纳米～20纳米之间。本发明采用牺牲介质层103来定义浅沟槽隔离结构(STI)的凸起部的轮廓，可以有效实现对浅沟槽隔离结构(STI)凸起部轮廓的精确控制。
所述牺牲介质层可以为多晶硅层或碳层等。在本实施例中，所述牺牲介质层选用为多晶硅层。
如图4～图6所示，然后进行步骤2)，利用光刻工艺和刻蚀工艺于所述牺牲介质层103中形成填充窗口107，基于填充窗口107刻蚀所述氧化垫层102及所述衬底101，以于所述氧化垫层102及所述衬底101中形成沟槽108。
作为该实施例的进一步实施例，所述步骤2)还包括：
于所述牺牲介质层103上形成氧化缓冲层104，所述氧化缓冲层104的厚度范围介于5纳米～7纳米之间。于所述氧化缓冲层104表面形成硬掩膜层105，所述氧化缓冲层104和所述硬掩膜层105可以采用如化学气相沉积工艺等形成，所述氧化缓冲层104可以为碳氧化硅等材料。所述硬掩膜层105可以为氮化硅层等材料。
于所述硬掩膜层105形成图形窗口106，例如，可以采用光刻工艺及刻蚀工艺于所述硬掩膜层105形成图形窗口106，所述图形窗口106用于定义浅沟槽隔离结构的位置和形状等。
基于所述硬掩膜层105刻蚀所述氧化缓冲层104及所述牺牲介质层103，以于所述牺牲介质层103中形成填充窗口107。
如图7所示，接着进行步骤3)，填充隔离介质109于所述沟槽108及所述填充窗口107中。
例如，可以先对所述沟槽108的侧壁及顶角进行热氧化，以在所述沟槽108中形成热氧化侧壁及热氧化圆化顶角，以提高隔离性能。然后通过如等离子体增强化学气相沉积工艺等于所述沟槽108中形成隔离介质109。
在本实施例中，所述隔离介质109包括二氧化硅，所述牺牲介质层103的材料为多晶硅层，可以使得沉积于所述填充窗口107中的所述隔离介质109与所述多晶硅层之间的接触面的应力介于1×108Pa～3×108Pa之间。本发明采用多晶硅作为牺牲介质层103，相比于传统采用氮化硅硬掩膜的方案来说，可以很大程度上消除浅沟槽隔离结构(STI)区域的隔离介质109与其相邻介质膜的应力，例如，如图10所示，本发明的隔离介质109(二氧化硅)与牺牲介质层103(多晶硅层)之间的应力σ1约为1～3×108Pa，而二氧化硅与氮化硅层之间的应力σ2约为1～4×109Pa，即本发明采多晶硅作为牺牲介质层103可以使浅沟槽隔离结构(STI)区域的隔离介质109与牺牲介质层103的接触面的应力降低10倍左右，可以有效避免界面处由于应力过大而导致化学机械研磨以及刻蚀过程中造成隔离介质109损伤的问题。
如图8所示，然后进行步骤4)，采用化学机械研磨工艺去除位于所述牺牲介质层103之上的所述隔离介质109。
作为该实施例的进一步实施例，所述步骤4)还包括：在所述浅沟槽结构填充隔离介质109之后，直接采用化学机械研磨工艺(CMP)将多余的隔离介质109、硬掩膜层105及氧化缓冲层104一次性去除，并停止在牺牲介质层上。
如图9所示，最后进行步骤5)，采用干法刻蚀工艺去除所述牺牲介质层103，使得所述隔离介质109形成位于所述沟槽108中的隔离填充部110以及凸出于所述隔离填充部110上的隔离凸起部111，以形成所述浅沟槽隔离结构。
采用干法刻蚀工艺去除所述牺牲介质层103后，所述隔离凸起部111的底部侧壁与所述氧化垫层102紧密相接，所述隔离凸起部111的高度范围介于8纳米～20纳米之间。相比于传统STI制造方法中采用HF回蚀刻和热磷酸去除硬掩膜层的方法来说，本发明采用干法刻蚀去除牺牲介质层103，具有简单便捷环保，且可避免在酸蚀过程中造成的浅沟槽隔离结构(STI)轮廓损伤的问题，从而提高器件性能及良率。
如图9所示，本实施例还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括衬底101、沟槽108以及隔离介质109。
所述衬底101可以为硅衬底、锗硅衬底、碳化硅衬底等，在本实施例中所述衬底101选用为硅衬底。
如图9所示，所述衬底101表面具有氧化垫层102，所述氧化垫层102的材质可以为二氧化硅，所述氧化垫层102的厚度范围可以为3纳米～12纳米之间，所述氧化垫层102一方面可以对所述衬底101的表面进行保护，另一方面可以与隔离介质109很好的结合，提高隔离效果。
如图9所示，所述沟槽108形成于所述氧化垫层102及所述衬底101中，可选地，所述沟槽108中形成有热氧化侧壁及热氧化圆化顶角，以提高隔离性能。
如图9所示，所述隔离介质109包括填充于所述沟槽108中的隔离填充部110以及凸出于所述隔离填充部110上的隔离凸起部111，所述隔离凸起部111的底部侧壁与所述氧化垫层102紧密相接，以防止后续工艺中一些杂质的进入该连接部，如栅极多晶硅、金属电极材料等，造成器件性能的损害。所述隔离介质109的材质可以为二氧化硅，所述隔离凸起部111的高度范围介于8纳米～20纳米之间。
如上所述，本发明的浅沟槽隔离结构及制作方法，具有以下有益效果：
本发明采用牺牲介质层103来定义浅沟槽隔离结构(STI)的凸起部的轮廓，可以有效实现对浅沟槽隔离结构(STI)凸起部轮廓的精确控制。
本发明采用在所述浅沟槽结构填充隔离介质109之后，直接采用化学机械研磨工艺(CMP)将多余的隔离介质109、硬掩膜层105及氧化缓冲层104一次性去除，并停止在牺牲介质层上，相比于传统STI制造方法中采用HF回蚀刻和热磷酸去除硬掩膜层的方法来说，本发明方法具有简单便捷环保，且可避免在酸蚀过程中造成的浅沟槽隔离结构(STI)轮廓损伤的问题。
本发明采用多晶硅作为牺牲介质层103，相比于传统采用氮化硅硬掩膜的方案来说，可以很大程度上消除浅沟槽隔离结构(STI)区域的隔离介质109与其相邻介质膜的应力，例如，二氧化硅与多晶硅层之间的应力约为1～3×108Pa，而二氧化硅与氮化硅层之间的应力约为1～4×109Pa，即本发明采用多晶硅作为牺牲介质层103可以使浅沟槽隔离结构(STI)区域的隔离介质109与牺牲介质层的接触面的应力降低10倍左右，可以有效避免界面处由于应力过大而导致化学机械研磨以及刻蚀过程中造成隔离介质109损伤的问题。
本发明采用干法刻蚀去除牺牲介质层103，可以避免传统的酸式湿法蚀刻对浅沟槽隔离结构的隔离介质109的侵蚀，从而提高器件性能及良率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种浅沟槽隔离结构的制作方法，其特征在于，所述制作方法包括：
提供衬底，于所述衬底表面依次形成氧化垫层以及牺牲介质层；
于所述牺牲介质层中形成填充窗口；
于所述氧化垫层及所述衬底中形成沟槽；
填充隔离介质于所述沟槽及所述填充窗口中；
采用化学机械研磨工艺去除位于所述牺牲介质层上的所述隔离介质；
采用干法刻蚀工艺去除所述牺牲介质层，使得所述隔离介质形成位于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，以形成所述浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：所述牺牲介质层包括多晶硅层及碳层中的一种。
3.根据权利要求2所述的浅沟槽隔离结构的制作方法，其特征在于：所述牺牲介质层包括多晶硅层，所述隔离介质包括二氧化硅，沉积于所述填充窗口中的所述隔离介质与所述多晶硅层之间的接触面的应力介于1×108Pa～3×108Pa之间。
4.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，包括：
于所述牺牲介质层上依次形成氧化缓冲层以及硬掩膜层；
于所述硬掩膜层中形成图形窗口，基于所述图形窗口刻蚀所述氧化缓冲层及所述牺牲介质层，以于所述牺牲介质层中形成所述填充窗口；
填充隔离介质于所述沟槽及所述填充窗口中；
采用化学机械研磨工艺去除所述硬掩膜层上的所述隔离介质、所述硬掩膜层及所述氧化缓冲层。
5.根据权利要求4所述的浅沟槽隔离结构的制作方法，其特征在于：所述氧化缓冲层的厚度范围介于5纳米～7纳米之间。
6.根据权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于：通过控制所述牺牲介质层的厚度来控制所述隔离凸起部的高度。
7.根据权利要求6所述的浅沟槽隔离结构的制作方法，其特征在于：所述牺牲介质层的厚度范围介于8纳米～20纳米之间，所述隔离凸起部的高度范围介于8纳米～20纳米之间。
8.根据权利要求1～7任意一项所述的浅沟槽隔离结构的制作方法，其特征在于：采用干法刻蚀工艺去除所述牺牲介质层后，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
9.一种浅沟槽隔离结构，其特征在于，包括：
衬底，所述衬底表面具有氧化垫层；
沟槽，形成于所述氧化垫层及所述衬底中；以及
隔离介质，包括填充于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
10.根据权利要求9所述的浅沟槽隔离结构，其特征在于：所述隔离凸起部的高度范围介于8纳米～20纳米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811098523.9A CN110931421A (zh) | 2018-09-20 | 2018-09-20 | 浅沟槽隔离结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811098523.9A CN110931421A (zh) | 2018-09-20 | 2018-09-20 | 浅沟槽隔离结构及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110931421A true CN110931421A (zh) | 2020-03-27 |
Family
ID=69855391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811098523.9A Pending CN110931421A (zh) | 2018-09-20 | 2018-09-20 | 浅沟槽隔离结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931421A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380692A (zh) * | 2021-08-12 | 2021-09-10 | 晶芯成(北京)科技有限公司 | 沟槽隔离结构及其制备方法 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1162192A (zh) * | 1996-01-11 | 1997-10-15 | 现代电子产业株式会社 | 半导体器件中的隔离方法 |
| KR20000025276A (ko) * | 1998-10-09 | 2000-05-06 | 윤종용 | 트렌치 격리의 제조 방법 |
| US6063689A (en) * | 1998-07-06 | 2000-05-16 | United Microelectronics Corp. | Method for forming an isolation |
| KR20010011642A (ko) * | 1999-07-29 | 2001-02-15 | 김영환 | 반도체장치의 소자분리막 형성방법 |
| US6221736B1 (en) * | 1999-12-09 | 2001-04-24 | United Semiconductor Corp. | Fabrication method for a shallow trench isolation structure |
| KR20010064420A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
| US20020090797A1 (en) * | 2001-01-09 | 2002-07-11 | Hsin-Huei Chen | Method for protecting insulation corners of shallow trenches by oxidation of poly silicon |
| US20020094648A1 (en) * | 2001-01-16 | 2002-07-18 | Chartered Semiconductor Manufacturing Ltd. | Extended poly buffer STI scheme |
| CN1387248A (zh) * | 2001-05-18 | 2002-12-25 | 三星电子株式会社 | 半导体器件的隔离方法 |
| KR20040003649A (ko) * | 2002-07-03 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 평탄화방법 |
| KR20040049882A (ko) * | 2002-12-05 | 2004-06-14 | 아남반도체 주식회사 | 반도체 소자의 트렌치 및 트렌치 형성 방법 |
| US20050023634A1 (en) * | 2003-07-29 | 2005-02-03 | Yoon Byoung-Moon | Method of fabricating shallow trench isolation structure and microelectronic device having the structure |
| US20060199352A1 (en) * | 2005-03-03 | 2006-09-07 | Min-San Huang | Method of manufacturing shallow trench isolation structure |
| CN101740461A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN101996921A (zh) * | 2009-08-20 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | Sti的形成方法 |
| CN102487034A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN104425348A (zh) * | 2013-09-10 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20150132919A1 (en) * | 2013-11-14 | 2015-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photomask and method for forming dual sti structure by using the same |
| CN208706617U (zh) * | 2018-09-20 | 2019-04-05 | 长鑫存储技术有限公司 | 浅沟槽隔离结构 |
-
2018
- 2018-09-20 CN CN201811098523.9A patent/CN110931421A/zh active Pending
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1162192A (zh) * | 1996-01-11 | 1997-10-15 | 现代电子产业株式会社 | 半导体器件中的隔离方法 |
| US6063689A (en) * | 1998-07-06 | 2000-05-16 | United Microelectronics Corp. | Method for forming an isolation |
| KR20000025276A (ko) * | 1998-10-09 | 2000-05-06 | 윤종용 | 트렌치 격리의 제조 방법 |
| KR20010011642A (ko) * | 1999-07-29 | 2001-02-15 | 김영환 | 반도체장치의 소자분리막 형성방법 |
| US6221736B1 (en) * | 1999-12-09 | 2001-04-24 | United Semiconductor Corp. | Fabrication method for a shallow trench isolation structure |
| KR20010064420A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
| US20020090797A1 (en) * | 2001-01-09 | 2002-07-11 | Hsin-Huei Chen | Method for protecting insulation corners of shallow trenches by oxidation of poly silicon |
| US20020094648A1 (en) * | 2001-01-16 | 2002-07-18 | Chartered Semiconductor Manufacturing Ltd. | Extended poly buffer STI scheme |
| CN1387248A (zh) * | 2001-05-18 | 2002-12-25 | 三星电子株式会社 | 半导体器件的隔离方法 |
| KR20040003649A (ko) * | 2002-07-03 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 평탄화방법 |
| KR20040049882A (ko) * | 2002-12-05 | 2004-06-14 | 아남반도체 주식회사 | 반도체 소자의 트렌치 및 트렌치 형성 방법 |
| US20050023634A1 (en) * | 2003-07-29 | 2005-02-03 | Yoon Byoung-Moon | Method of fabricating shallow trench isolation structure and microelectronic device having the structure |
| US20060199352A1 (en) * | 2005-03-03 | 2006-09-07 | Min-San Huang | Method of manufacturing shallow trench isolation structure |
| CN101740461A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN101996921A (zh) * | 2009-08-20 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | Sti的形成方法 |
| CN102487034A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN104425348A (zh) * | 2013-09-10 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20150132919A1 (en) * | 2013-11-14 | 2015-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photomask and method for forming dual sti structure by using the same |
| CN208706617U (zh) * | 2018-09-20 | 2019-04-05 | 长鑫存储技术有限公司 | 浅沟槽隔离结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380692A (zh) * | 2021-08-12 | 2021-09-10 | 晶芯成(北京)科技有限公司 | 沟槽隔离结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326283B1 (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
| TWI809574B (zh) | 半導體記憶體元件及其製備方法 | |
| CN111933689B (zh) | 一种半导体结构及其制造方法 | |
| CN107833891B (zh) | 半导体器件及其制造方法 | |
| US20080132016A1 (en) | Method of manufacturing a flash memory device | |
| US20070087565A1 (en) | Methods of forming isolation regions and structures thereof | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| KR100244847B1 (ko) | 디봇 형성을 최소화하는 방법 및 집적 회로 칩 | |
| CN110931421A (zh) | 浅沟槽隔离结构及制作方法 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| US20080213967A1 (en) | Trench capacitor and method for manufacturing the same | |
| CN208706617U (zh) | 浅沟槽隔离结构 | |
| CN113192841B (zh) | 半导体器件的制造方法 | |
| JP2004265989A (ja) | 半導体装置の製造方法 | |
| CN110783339B (zh) | 闪存器件及其制作方法 | |
| CN110890313B (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN115132645A (zh) | 一种fdsoi的制作方法 | |
| CN108630537B (zh) | 一种平坦化方法 | |
| TWI714423B (zh) | 半導體結構及其製造方法 | |
| CN110797341B (zh) | 闪存器件及其制作方法 | |
| CN112397519B (zh) | 一种半导体器件及其制备方法 | |
| CN110875238A (zh) | 沟槽隔离结构及其制作方法 | |
| CN115841984A (zh) | 一种浅沟槽隔离结构的形成方法 | |
| CN1260803C (zh) | 一种浅沟槽的形成方法 | |
| JP3141938B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |