CN208706617U - 浅沟槽隔离结构 - Google Patents
浅沟槽隔离结构 Download PDFInfo
- Publication number
- CN208706617U CN208706617U CN201821538265.7U CN201821538265U CN208706617U CN 208706617 U CN208706617 U CN 208706617U CN 201821538265 U CN201821538265 U CN 201821538265U CN 208706617 U CN208706617 U CN 208706617U
- Authority
- CN
- China
- Prior art keywords
- fleet plough
- isolation
- isolation structure
- plough groove
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本实用新型提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括衬底；氧化垫层，所述氧化垫层位于所述衬底上；沟槽，形成于所述氧化垫层及所述衬底中；以及隔离介质，包括填充于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。在浅沟槽隔离结构的制作方法中，本实用新型在氧化垫层上加入牺牲介质层，降低隔离凸起部与临近介质层接触面的应力，同时，本实用新型不采用传统的酸式湿法刻蚀工艺，而采用干法刻蚀工艺形成浅沟槽隔离结构的隔离凸起部，以避免在酸式湿法刻蚀过程中造成的浅沟槽隔离结构轮廓损伤的问题，从而提高器件性能及良率。
Description
技术领域
本实用新型属于集成电路设计制造领域，特别是涉及一种浅沟槽隔离结构及制作方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的信息存储量以及更多的功能，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(CD，Critical Dimension)越小，而半导体芯片的集成度越高。目前，半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，半导体器件的有源区隔离层已大多采用浅沟槽隔离工艺(Shallow Trench Isolation，STI)来制作。
在半导体制造工艺中，浅沟槽隔离结构(STI)的性能对于最后形成的半导体器件的性能和良率是至关重要的。当半导体器件的关键尺寸缩小到28nm节点及以下时，在浅沟槽隔离结构的制作工艺中，掩膜层移除时，浅沟槽隔离结构(STI)的高出半导体衬底的部分的轮廓越来越难控制。例如，位于衬底上的硬掩膜与填充的隔离介质材料之间通常会有较大应力，在经过化学机械研磨工艺(CMP)研磨后，该硬掩膜与隔离介质材料之间的应力会造成隔离介质材料边缘松动，同时在经过氢氟酸(HF)回蚀刻和使用热磷酸H3PO4湿法刻蚀去除硬掩膜层后，会造成浅沟槽隔离结构与半导体衬底的上部接触部位出现损伤，接触不良，导致隔离效果变差，降低半导体器件的可靠性，进而导致最终器件的良率和性能的损失。
基于以上所述，提供一种可以有效避免浅沟槽隔离结构(STI)的损伤，从而提高器件性能及良率的浅沟槽隔离结构及其制作方法实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种浅沟槽隔离结构及制作方法，用于解决现有技术中浅沟槽隔离结构(STI)容易产生损伤的问题。
为实现上述目的及其他相关目的，本实用新型提供一种浅沟槽隔离结构的制作方法，所述制作方法包括：提供衬底，于所述衬底表面依次形成氧化垫层以及牺牲介质层；于所述牺牲介质层中形成填充窗口；于所述氧化垫层及所述衬底中形成沟槽；填充隔离介质于所述沟槽及所述填充窗口中；采用化学机械研磨工艺去除位于所述牺牲介质层上的所述隔离介质；采用干法刻蚀工艺去除所述牺牲介质层，使得所述隔离介质形成位于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，以形成所述浅沟槽隔离结构。
可选地，所述牺牲介质层包括多晶硅层及碳层中的一种。
可选地，所述牺牲介质层包括多晶硅层，所述隔离介质包括二氧化硅，沉积于所述填充窗口中的所述隔离介质与所述多晶硅层之间的接触面的应力介于1×108Pa～3×108Pa之间。
可选地，包括：于所述衬底表面形成氧化垫层以及牺牲介质层后，还包括于所述牺牲介质层上依次形成氧化缓冲层以及硬掩膜层；于所述牺牲介质层中形成填充窗口包括：于所述硬掩膜层中形成图形窗口，基于所述图形窗口刻蚀所述氧化缓冲层及所述牺牲介质层，以于所述牺牲介质层中形成所述填充窗口；填充隔离介质于所述沟槽及所述填充窗口中后，采用化学机械研磨工艺去除所述硬掩膜层上的所述隔离介质、所述硬掩膜层及所述氧化缓冲层。
可选地，所述氧化缓冲层的厚度范围介于5纳米～7纳米之间。
可选地，通过控制所述牺牲介质层的厚度来控制所述隔离凸起部的高度。
可选地，所述牺牲介质层的厚度范围介于8纳米～20纳米之间，所述隔离凸起部的高度范围介于8纳米～20纳米之间。
可选地，采用干法刻蚀工艺去除所述牺牲介质层后，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
实用新型还提供一种浅沟槽隔离结构，包括：衬底，所述衬底表面具有氧化垫层；沟槽，形成于所述氧化垫层及所述衬底中；以及隔离介质，包括填充于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
可选地，所述隔离凸起部的高度范围介于8纳米～20纳米之间。
如上所述，本实用新型的浅沟槽隔离结构及制作方法，具有以下有益效果：
本实用新型采用牺牲介质层来定义浅沟槽隔离结构(STI)的凸起部的轮廓，可以有效实现对浅沟槽隔离结构(STI)凸起部轮廓的精确控制。
本实用新型采用在所述浅沟槽结构填充隔离介质之后，直接采用化学机械研磨工艺(CMP)将多余的隔离介质、硬掩膜层及氧化缓冲层一次性去除，并停止在牺牲介质层上，相比于传统STI制造方法中采用HF回蚀刻和热磷酸去除硬掩膜层的方法来说，本实用新型方法具有简单便捷环保，且可避免在酸蚀过程中造成的浅沟槽隔离结构(STI)轮廓损伤的问题。
本实用新型采用多晶硅作为牺牲介质层，相比于传统采用氮化硅硬掩膜的方案来说，可以很大程度上消除浅沟槽隔离结构(STI)区域的隔离介质与硬掩膜之间的应力，例如，二氧化硅与多晶硅层之间的应力约为1～3×108Pa，而二氧化硅与氮化硅层之间的应力约为1～4×109Pa，即本实用新型采用多晶硅作为牺牲介质层可以使浅沟槽隔离结构(STI)区域的隔离介质与牺牲介质层的接触面的应力降低10倍左右，可以有效避免界面处由于应力过大而导致化学机械研磨以及刻蚀过程中造成隔离介质109损伤的问题。
本实用新型采用干法刻蚀去除牺牲介质层，可以避免传统的酸式湿法蚀刻对浅沟槽隔离结构的隔离介质的侵蚀，从而提高器件性能及良率。
附图说明
图1～图9显示为本实用新型的浅沟槽隔离结构的制作方法各步骤所呈现的结构示意图。
图10显示为本实用新型的硅、二氧化硅及氮化硅之间的接触面的应力对比示意图。
元件标号说明
101 衬底
102 氧化垫层
103 牺牲介质层
104 氧化缓冲层
105 硬掩膜层
106 图形窗口
107 填充窗口
108 沟槽
109 隔离介质
110 隔离填充部
111 隔离凸起部
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所述，本实用新型提供一种浅沟槽隔离结构的制作方法，所述制作方法包括以下步骤：
如图1～图3所示，首先进行步骤1)，提供衬底101，于所述衬底101表面依次形成氧化垫层102以及牺牲介质层103。
所述衬底101可以为硅衬底、锗硅衬底、碳化硅衬底等，在本实施例中所述衬底101选用为硅衬底。
采用热氧化工艺于所述衬底101表面形成所述氧化垫层102，所述氧化垫层102的厚度范围可以为3纳米～12纳米之间，所述氧化垫层102起到对所述衬底101的表面进行保护的作用。
采用化学气相沉积法或分子束外延法等方法于所述氧化垫层102表面形成所述牺牲介质层103，在本实施例中，采用分子束外延法于所述氧化垫层102表面形成所述牺牲介质层103，可以更精确控制所述牺牲介质层103的厚度，进一步地，本实施例可以通过控制所述牺牲介质层103形成的厚度来控制后续形成的隔离凸起部111的高度。所述牺牲介质层103的厚度范围介于8纳米～20纳米之间。本实用新型采用牺牲介质层103来定义浅沟槽隔离结构(STI)的凸起部的轮廓，可以有效实现对浅沟槽隔离结构(STI)凸起部轮廓的精确控制。
所述牺牲介质层可以为多晶硅层或碳层等。在本实施例中，所述牺牲介质层选用为多晶硅层。
如图4～图6所示，然后进行步骤2)，利用光刻工艺和刻蚀工艺于所述牺牲介质层103中形成填充窗口107，基于填充窗口107刻蚀所述氧化垫层102及所述衬底101，以于所述氧化垫层102及所述衬底101中形成沟槽108。
作为该实施例的进一步实施例，所述步骤2)还包括：
于所述牺牲介质层103上形成氧化缓冲层104，所述氧化缓冲层104的厚度范围介于5纳米～7纳米之间。于所述氧化缓冲层104表面形成硬掩膜层105，所述氧化缓冲层104和所述硬掩膜层105可以采用如化学气相沉积工艺等形成，所述氧化缓冲层104可以为碳氧化硅等材料。所述硬掩膜层105可以为氮化硅层等材料。
于所述硬掩膜层105形成图形窗口106，例如，可以采用光刻工艺及刻蚀工艺于所述硬掩膜层105形成图形窗口106，所述图形窗口106用于定义浅沟槽隔离结构的位置和形状等。
基于所述硬掩膜层105刻蚀所述氧化缓冲层104及所述牺牲介质层103，以于所述牺牲介质层103中形成填充窗口107。
如图7所示，接着进行步骤3)，填充隔离介质109于所述沟槽108及所述填充窗口107中。
例如，可以先对所述沟槽108的侧壁及顶角进行热氧化，以在所述沟槽108中形成热氧化侧壁及热氧化圆化顶角，以提高隔离性能。然后通过如等离子体增强化学气相沉积工艺等于所述沟槽108中形成隔离介质109。
在本实施例中，所述隔离介质109包括二氧化硅，所述牺牲介质层103的材料为多晶硅层，可以使得沉积于所述填充窗口107中的所述隔离介质109与所述多晶硅层之间的接触面的应力介于1×108Pa～3×108Pa之间。本实用新型采用多晶硅作为牺牲介质层103，相比于传统采用氮化硅硬掩膜的方案来说，可以很大程度上消除浅沟槽隔离结构(STI)区域的隔离介质109与其相邻介质膜的应力，例如，如图10所示，本实用新型的隔离介质109(二氧化硅)与牺牲介质层103(多晶硅层)之间的应力σ1约为1～3×108Pa，而二氧化硅与氮化硅层之间的应力σ2约为1～4×109Pa，即本实用新型采多晶硅作为牺牲介质层103可以使浅沟槽隔离结构(STI)区域的隔离介质109与牺牲介质层103的接触面的应力降低10倍左右，可以有效避免界面处由于应力过大而导致化学机械研磨以及刻蚀过程中造成隔离介质109损伤的问题。
如图8所示，然后进行步骤4)，采用化学机械研磨工艺去除位于所述牺牲介质层103之上的所述隔离介质109。
作为该实施例的进一步实施例，所述步骤4)还包括：在所述浅沟槽结构填充隔离介质109之后，直接采用化学机械研磨工艺(CMP)将多余的隔离介质109、硬掩膜层105及氧化缓冲层104一次性去除，并停止在牺牲介质层上。
如图9所示，最后进行步骤5)，采用干法刻蚀工艺去除所述牺牲介质层103，使得所述隔离介质109形成位于所述沟槽108中的隔离填充部110以及凸出于所述隔离填充部110上的隔离凸起部111，以形成所述浅沟槽隔离结构。
采用干法刻蚀工艺去除所述牺牲介质层103后，所述隔离凸起部111的底部侧壁与所述氧化垫层102紧密相接，所述隔离凸起部111的高度范围介于8纳米～20纳米之间。相比于传统STI制造方法中采用HF回蚀刻和热磷酸去除硬掩膜层的方法来说，本实用新型采用干法刻蚀去除牺牲介质层103，具有简单便捷环保，且可避免在酸蚀过程中造成的浅沟槽隔离结构(STI)轮廓损伤的问题，从而提高器件性能及良率。
如图9所示，本实施例还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括衬底101、沟槽108以及隔离介质109。
所述衬底101可以为硅衬底、锗硅衬底、碳化硅衬底等，在本实施例中所述衬底101选用为硅衬底。
如图9所示，所述衬底101表面具有氧化垫层102，所述氧化垫层102的材质可以为二氧化硅，所述氧化垫层102的厚度范围可以为3纳米～12纳米之间，所述氧化垫层102一方面可以对所述衬底101的表面进行保护，另一方面可以与隔离介质109很好的结合，提高隔离效果。
如图9所示，所述沟槽108形成于所述氧化垫层102及所述衬底101中，可选地，所述沟槽108中形成有热氧化侧壁及热氧化圆化顶角，以提高隔离性能。
如图9所示，所述隔离介质109包括填充于所述沟槽108中的隔离填充部110以及凸出于所述隔离填充部110上的隔离凸起部111，所述隔离凸起部111的底部侧壁与所述氧化垫层102紧密相接，以防止后续工艺中一些杂质的进入该连接部，如栅极多晶硅、金属电极材料等，造成器件性能的损害。所述隔离介质109的材质可以为二氧化硅，所述隔离凸起部111的高度范围介于8纳米～20纳米之间。
如上所述，本实用新型的浅沟槽隔离结构及制作方法，具有以下有益效果：
本实用新型采用牺牲介质层103来定义浅沟槽隔离结构(STI)的凸起部的轮廓，可以有效实现对浅沟槽隔离结构(STI)凸起部轮廓的精确控制。
本实用新型采用在所述浅沟槽结构填充隔离介质109之后，直接采用化学机械研磨工艺(CMP)将多余的隔离介质109、硬掩膜层105及氧化缓冲层104一次性去除，并停止在牺牲介质层上，相比于传统STI制造方法中采用HF回蚀刻和热磷酸去除硬掩膜层的方法来说，本实用新型方法具有简单便捷环保，且可避免在酸蚀过程中造成的浅沟槽隔离结构(STI)轮廓损伤的问题。
本实用新型采用多晶硅作为牺牲介质层103，相比于传统采用氮化硅硬掩膜的方案来说，可以很大程度上消除浅沟槽隔离结构(STI)区域的隔离介质109与其相邻介质膜的应力，例如，二氧化硅与多晶硅层之间的应力约为1～3×108Pa，而二氧化硅与氮化硅层之间的应力约为1～4×109Pa，即本实用新型采用多晶硅作为牺牲介质层103可以使浅沟槽隔离结构(STI)区域的隔离介质109与牺牲介质层的接触面的应力降低10倍左右，可以有效避免界面处由于应力过大而导致化学机械研磨以及刻蚀过程中造成隔离介质109损伤的问题。
本实用新型采用干法刻蚀去除牺牲介质层103，可以避免传统的酸式湿法蚀刻对浅沟槽隔离结构的隔离介质109的侵蚀，从而提高器件性能及良率。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (2)
1.一种浅沟槽隔离结构，其特征在于，包括：
衬底，所述衬底表面具有氧化垫层；
沟槽，形成于所述氧化垫层及所述衬底中；以及
隔离介质，包括填充于所述沟槽中的隔离填充部以及凸出于所述隔离填充部上的隔离凸起部，所述隔离凸起部的底部侧壁与所述氧化垫层紧密相接。
2.根据权利要求1所述的浅沟槽隔离结构，其特征在于：所述隔离凸起部的高度范围介于8纳米～20纳米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821538265.7U CN208706617U (zh) | 2018-09-20 | 2018-09-20 | 浅沟槽隔离结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821538265.7U CN208706617U (zh) | 2018-09-20 | 2018-09-20 | 浅沟槽隔离结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208706617U true CN208706617U (zh) | 2019-04-05 |
Family
ID=65947040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821538265.7U Active CN208706617U (zh) | 2018-09-20 | 2018-09-20 | 浅沟槽隔离结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208706617U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931421A (zh) * | 2018-09-20 | 2020-03-27 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及制作方法 |
-
2018
- 2018-09-20 CN CN201821538265.7U patent/CN208706617U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931421A (zh) * | 2018-09-20 | 2020-03-27 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752363B (zh) | 快闪存储器的形成方法 | |
| CN102543714B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| CN105655286A (zh) | 半导体结构的形成方法 | |
| CN104752361B (zh) | 半导体结构的形成方法 | |
| CN108962990A (zh) | 半导体结构及其形成方法 | |
| CN103227111B (zh) | 半导体器件的制造方法 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN103400796B (zh) | 双深度浅沟道隔离槽的刻蚀工艺 | |
| CN208706617U (zh) | 浅沟槽隔离结构 | |
| CN208903993U (zh) | 浅沟槽隔离结构 | |
| CN113192841B (zh) | 半导体器件的制造方法 | |
| CN110391184B (zh) | 第零层层间膜的制造方法 | |
| CN104078346A (zh) | 半导体器件的平坦化方法 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| CN104517888A (zh) | 一种制作半导体器件的方法 | |
| CN103022036A (zh) | 单边存取器件及其制造方法 | |
| CN104576539B (zh) | 半导体结构形成方法 | |
| CN109659237A (zh) | 闪存器件的形成方法 | |
| US20180090590A1 (en) | Metal Gate Process for FinFET Device Improvement | |
| CN209045526U (zh) | 沟槽隔离结构 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN110931421A (zh) | 浅沟槽隔离结构及制作方法 | |
| CN104752358A (zh) | 闪存器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |