CN103227111B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103227111B CN103227111B CN201310122105.XA CN201310122105A CN103227111B CN 103227111 B CN103227111 B CN 103227111B CN 201310122105 A CN201310122105 A CN 201310122105A CN 103227111 B CN103227111 B CN 103227111B
- Authority
- CN
- China
- Prior art keywords
- high tension
- tension apparatus
- shallow trench
- region
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000004140 cleaning Methods 0.000 claims abstract description 26
- 239000012530 fluid Substances 0.000 claims abstract description 26
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000002000 scavenging effect Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括：步骤一：提供一衬底，衬底包括高压器件区域和低压器件区域，高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二：采用干法刻蚀去除高压器件区域上的部分硬掩膜层；步骤三：采用第一清洗液去除高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四：采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。采用上述半导体器件的制造方法，可以有效改善了高压器件栅氧层的形貌，从而提高高压半导体器件的可靠性能。
Description
技术领域
本发明涉及集成电路制造工艺技术领域，特别涉及一种半导体器件的制造方法。
背景技术
高压集成电路广泛应用于平板显示、通讯电路及汽车电路等多个领域。在高压集成电路中，由低压逻辑部分产生控制信号来控制高压部分工作，其输出通过包含高压器件的高压驱动电路提升到一个高电压水平。
通常，高压集成电路上集成有高压器件和低压器件，高压器件需要采用厚栅氧工艺实现栅源耐压，而低压器件则可以采用薄栅氧工艺。传统的高压互补金属氧化物半导体（High-voltageComplementaryMetalOxideSemiconductor，简称HVCMOS）的栅氧厚度大约在100nm左右，而低压互补金属氧化物半导体（Low-voltageComplementaryMetalOxideSemiconductor，简称LVCMOS）的栅氧厚度则在2.5nm左右。因此，需要特殊的工艺才能将HVCMOS的厚栅氧和LVCMOS薄栅氧集成在一起。
利用硅的选择氧化（LocalOxidationofSilicon，LCOS）原理，借助氮化硅作为硬掩模板是一种行之有效的集成不同厚度栅氧的方法。在传统工艺中，以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。而在传统工艺中由于AA（ActiveArea）与STI交界处存在梯度，使得在干法刻蚀氮化硅后会在交界处形成类似于侧墙的氮化硅残留，而氮化硅的残留不仅会增加后续工艺的缺陷，还会使得其下的垫氧化层难以去除，从而导致栅氧形成之后AA边缘形成尖角，最终降低了器件的击穿电压，影响器件GOI可靠性测试性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，以解决现有技术中氮化硅残留的问题，以改善高压半导体器件的栅氧形貌，从而提高压半导体器件的可靠性能。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：
步骤一：提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；
步骤二：采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；
步骤三：采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；
步骤四：采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。
可选的，所述硬掩膜层为氮化硅。
可选的，所述第一清洗液为氢氟酸。
可选的，所述第一清洗液为氢氟酸和氟化氨的混合液。
可选的，所述第一清洗液为氢氟酸和磷酸的混合液。
可选的，所述第一清洗液为氢氟酸、氟化氨和磷酸的混合液。
可选的，所述第二清洗液为磷酸。
可选的，所述衬垫氧化层的厚度为所述硬掩膜层的厚度为
可选的，在所述步骤三中，去除的浅沟槽的厚度为
可选的，在所述步骤四中的清洗时间为1分钟～3分钟。
可选的，所述半导体器件的制造方法还包括：
步骤五：采用第一刻蚀液去除位于高压器件区域上的衬垫氧化层，暴露出衬底表面；
步骤六：在所述高压器件区域暴露出的衬底表面上形成高压栅氧层。
可选的，所述高压栅氧层的厚度为90nm～110nm。
本发明半导体器件的制造方法，包括步骤一：提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二：采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；步骤三：采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四：采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。通过上述步骤三，可以将残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来，并且通过步骤四将残留的硬掩膜层去除。因为残留的硬掩膜层被去除干净，在后续去除衬垫氧化层后，其暴露出的是表面均一的衬底，因此在其上形成的栅氧不会因为表面不平整而出现尖角，从而改善了高压器件栅氧层的形貌，并提高了高压半导体器件的可靠性能。
附图说明
图1为本发明一实施例的半导体器件的制造方法的流程图；
图2至图7为本发明一实施例的半导体器件的制造方法各步骤器件剖面图。
具体实施方式
以下结合附图和具体实施例对本发明提出半导体器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例的半导体器件的制造方法的流程图。
下面结合附图1至附图7详细说明本发明一实施例的半导体器件的制造方法的各个步骤。
步骤一：如图2所示提供一衬底100；
所述衬底100包括高压器件区域101和低压器件区域102，所述高压器件区域101和低压器件区域102由浅沟槽103隔开，在所述衬底101上形成有覆盖所述高压器件区域101和低压器件区域102的衬垫氧化层104，在所述衬垫氧化层104和浅沟槽103上形成有硬掩膜层105。其中，所述高压器件区域101与所述浅沟槽103部分重叠。
所述衬垫氧化层104的厚度为所述硬掩膜层105为氮化硅，所述硬掩膜层105的厚度为
步骤二：如图3所示，采用干法刻蚀去除高压器件区域101上的部分所述硬掩膜层105；
具体来说，采用干法刻蚀去除高压器件区域101上的部分所述硬掩膜层105，暴露出部分浅沟槽103和衬垫氧化层104的表面，所述浅沟槽103和衬垫氧化层104均为氧化硅。
因为氧化硅和氮化硅具有比较高的选择比，因此在刻蚀硬掩膜层105的氮化硅时，所述浅沟槽103和衬垫氧化层104并不会被刻蚀。但是因为沟槽103和衬垫氧化层104交界处存在一定的梯度，因此在本步骤中，刻蚀去除部分硬掩膜层105时，在高压器件区域101和浅沟槽103交界处会残留一部分类似侧墙的残留硬掩膜层105a。
步骤三：如图4所示，采用第一清洗液去除所述高压器件区域101和浅沟槽103交叠部分的部分厚度的浅沟槽103，以使残留在高压器件区域101和浅沟槽103交界处的残留硬掩膜层105a暴露出来；
第一清洗液可以选用对氧化硅刻蚀性较好而对氮化硅刻蚀性较差的刻蚀液，以使在刻蚀浅沟槽103的同时，并不损伤在低压器件区域102上的硬掩膜层105。具体来说，第一清洗液可以选用氢氟酸、氢氟酸和氟化氨的混合液、氢氟酸和磷酸的混合液或者氢氟酸、氟化氨和磷酸的混合液。
优选的，在步骤三中，刻蚀去除的浅沟槽103的厚度为同时也有接近厚度的衬垫氧化层104被去除，以使残留的硬掩膜层105a被充分暴露出来。
步骤四：如图5所示，采用第二清洗液去除残留在高压器件区域101和浅沟槽103交界处的残留硬掩膜层105a；
具体来说，第二清洗液可以选用对氮化硅刻蚀性较好，而对氧化硅刻蚀性较差的刻蚀液，例如磷酸。
因为去除残留硬掩膜层105a层时，同时会损伤到低压器件区域102上的硬掩膜层105，因此步骤四的清洗时间不宜过长，以正好去除残留硬掩膜层105a为宜，可以根据硬掩膜层105的厚度以及残留硬掩膜层105a的大小综合考量清洗时间。优选的，在所述步骤四中的清洗时间为1分钟～3分钟。
步骤五：如图6所示，采用第一刻蚀液去除位于高压器件区域101上的衬垫氧化层104，暴露出衬底100表面；
具体来说，采用第一刻蚀液去除位于高压器件区域101上的衬垫氧化层104和部分浅沟槽103，暴露出部分衬底100和浅沟槽103表面。所述第一刻蚀液可以与所述第一清洗液为同种药液。
经过步骤五的刻蚀后，在所述高压器件区域101内为表面均匀平整的衬底100和浅沟槽103的表面。
步骤六：如图7所示，在所述高压器件区域101暴露出的衬底100表面上形成高压栅氧层106。
所述高压栅氧层106作为承压层，其厚度越厚，以其为栅氧层的高压器件的耐压能力越高。通常，所述高压栅氧层的厚度为90nm～110nm。
综上所述，在本发明半导体器件的制造方法，包括步骤一：提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；步骤二：采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；步骤三：采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；步骤四：采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。
通过上述步骤三和步骤四，可以将残留在高压器件区域和浅沟槽交界处的残留完全去除，以使在后续形成高压栅氧层前，高压器件区域内的衬底表面均匀清洁，因此在其上形成的栅氧不会因为表面不平整而出现尖角，从而改善了高压器件栅氧层的形貌，并提高了高压半导体器件的可靠性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种半导体器件的制造方法，包括：
步骤一：提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；
步骤二：采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；
步骤三：采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；
步骤四：采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层；
步骤五：采用第一刻蚀液去除位于高压器件区域上的衬垫氧化层，暴露出衬底表面；
步骤六：在所述高压器件区域暴露出的衬底表面上形成高压栅氧层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层为氮化硅。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸和氟化氨的混合液。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸和磷酸的混合液。
6.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一清洗液为氢氟酸、氟化氨和磷酸的混合液。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二清洗液为磷酸。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬垫氧化层的厚度为所述硬掩膜层的厚度为
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤三中，去除的浅沟槽的厚度为
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤四中的清洗时间为1分钟～3分钟。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高压栅氧层的厚度为90nm～110nm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310122105.XA CN103227111B (zh) | 2013-04-09 | 2013-04-09 | 半导体器件的制造方法 |
| US14/103,496 US8912073B2 (en) | 2013-04-09 | 2013-12-11 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310122105.XA CN103227111B (zh) | 2013-04-09 | 2013-04-09 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103227111A CN103227111A (zh) | 2013-07-31 |
| CN103227111B true CN103227111B (zh) | 2016-01-06 |
Family
ID=48837507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310122105.XA Active CN103227111B (zh) | 2013-04-09 | 2013-04-09 | 半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8912073B2 (zh) |
| CN (1) | CN103227111B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465367B (zh) * | 2013-09-16 | 2018-06-05 | 北大方正集团有限公司 | 一种对场氧化层进行处理的方法及应用 |
| US10297455B2 (en) * | 2016-10-13 | 2019-05-21 | United Microelectronics Corp. | Gate oxide structure and method for fabricating the same |
| CN110120363B (zh) * | 2018-02-06 | 2021-03-19 | 中芯国际集成电路制造（天津）有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
| US11145733B1 (en) * | 2020-09-27 | 2021-10-12 | United Microelectronics Corp. | Method of manufacturing a semiconductor device |
| CN113437015B (zh) * | 2021-06-21 | 2022-07-19 | 长江存储科技有限责任公司 | 半导体器件的制作方法 |
| CN113451319A (zh) * | 2021-06-28 | 2021-09-28 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
| CN117790290B (zh) * | 2024-02-23 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1649132A (zh) * | 2004-12-23 | 2005-08-03 | 上海华虹（集团）有限公司 | 深亚微米集成电路制造工艺中集成不同厚度栅氧的方法 |
| CN1770402A (zh) * | 2004-11-02 | 2006-05-10 | 力晶半导体股份有限公司 | 栅氧化层的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6773930B2 (en) * | 2001-12-31 | 2004-08-10 | Texas Instruments Incorporated | Method of forming an FeRAM capacitor having a bottom electrode diffusion barrier |
| JP3871271B2 (ja) * | 2003-05-30 | 2007-01-24 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US7556999B2 (en) * | 2006-09-12 | 2009-07-07 | Macronix International Co., Ltd. | Method for fabricating non-volatile memory |
| TWI319898B (en) * | 2006-12-28 | 2010-01-21 | Method of manufacturing gate dielectric layer |
-
2013
- 2013-04-09 CN CN201310122105.XA patent/CN103227111B/zh active Active
- 2013-12-11 US US14/103,496 patent/US8912073B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770402A (zh) * | 2004-11-02 | 2006-05-10 | 力晶半导体股份有限公司 | 栅氧化层的制造方法 |
| CN1649132A (zh) * | 2004-12-23 | 2005-08-03 | 上海华虹（集团）有限公司 | 深亚微米集成电路制造工艺中集成不同厚度栅氧的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140302662A1 (en) | 2014-10-09 |
| CN103227111A (zh) | 2013-07-31 |
| US8912073B2 (en) | 2014-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103227111B (zh) | 半导体器件的制造方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| KR20040096365A (ko) | 반도체소자의 제조방법 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN102543667B (zh) | 硅片上被对准层图形的形成方法 | |
| CN103839791B (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN102543840B (zh) | 自对准接触孔刻蚀的方法 | |
| US20210343850A1 (en) | Trench gate structure and method of forming a trench gate structure | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| CN103928348B (zh) | 双栅极的分离方法 | |
| US9754788B2 (en) | Manufacturing method of semiconductor structure including planarizing a polysilicon layer over an array area and a periphery area | |
| CN102184885A (zh) | 沟槽隔离结构及其制作方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN102437047A (zh) | 一种sti结构cmp方法以及sti结构制作方法 | |
| CN105990368A (zh) | 一种半导体器件及其制造方法 | |
| CN105097531B (zh) | 一种半导体器件终端结构的制造方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN208706617U (zh) | 浅沟槽隔离结构 | |
| CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| CN203733772U (zh) | 半导体沟槽结构 | |
| CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN103972103B (zh) | 增加光刻对准的栅极分离方法 | |
| CN103824804B (zh) | 半导体沟槽结构的形成方法 | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN102867743A (zh) | 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |