CN102543840B - 自对准接触孔刻蚀的方法 - Google Patents
自对准接触孔刻蚀的方法 Download PDFInfo
- Publication number
- CN102543840B CN102543840B CN201010602421.3A CN201010602421A CN102543840B CN 102543840 B CN102543840 B CN 102543840B CN 201010602421 A CN201010602421 A CN 201010602421A CN 102543840 B CN102543840 B CN 102543840B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- layer
- silicon
- oxide layer
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种自对准接触孔刻蚀的方法，在传统方法的基础上增加了氧化硅侧墙，利用双层侧墙即氮化硅侧墙和氧化硅侧墙来增强自对准接触孔刻蚀工艺的能力，使其能达到孔到多晶硅最小距离缩小到0.02μm。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺，特别是涉及一种自对准接触孔刻蚀（Self Aligned Contact Etch）方法。
背景技术
自对准接触孔刻蚀的方法有很多种，其中一种是利用多晶硅栅极上的氮化硅作为保护层，以及PSG（磷硅玻璃）对氧化硅的选择比来实现的，这种方法包括如下步骤：
第1步，请参阅图1a，采用光刻和刻蚀工艺在衬底10之上刻蚀出多晶硅栅极12，多晶硅栅极12和衬底10之间为栅氧化层11，多晶硅栅极12之上为
厚度的氮化硅13。
第2步，请参阅图1b，在多晶硅栅极12两侧下方的衬底10中以离子注入工艺进行轻掺杂漏注入（LDD），形成轻掺杂区14。
第3步，请参阅图1c，先在硅片上淀积一层氮化硅15，再以干法反刻去除这层氮化硅15，此时在氮化硅13、多晶硅栅极12和栅氧化层11的两侧就形成了氮化硅侧墙15。氮化硅侧墙15的宽度为
第4步，请参阅图1d，将需要连接接触孔的多晶硅栅极12上方的氮化硅13去除，并在该需要连接接触孔的多晶硅栅极12之上以及衬底10之上淀积一层牺牲氧化层16。
第5步，请参阅图1e，在氮化硅侧墙15的外侧下方的衬底10中进行重掺杂源漏注入，形成重掺杂区17。
第6步，请参阅图1f，去除牺牲氧化层16。
第7步，请参阅图1g，先在硅片表面淀积一层PSG18，再以CMP（化学机械研磨）工艺对所淀积的PSG18进行平坦化。
第8步，请参阅图1h，先在硅片表面淀积一层未掺杂的氧化硅19，再以光刻和刻蚀工艺刻蚀出接触孔21和22。接触孔21在多晶硅栅极12上方，接触孔22在重掺杂区17的上方。其中接触孔22的宽度为a，接触孔22的侧壁距离最近的多晶硅栅极13的距离为b。现有工艺可以实现b＜氮化硅侧墙15的宽度，即a＞c，其中c为两个相邻的氮化硅侧墙15之间的间距。
这种自对准接触孔刻蚀的方法存在如下不足：
其一，当两个相邻的晶体管之间的间距c较小时，第8步所淀积的PSG18的填孔能力不足，可能在两个相邻的侧壁15之间形成空洞。
其二，当两个相邻的晶体管之间的间距c较小时，第9步在刻蚀接触孔22时由于自对准接触孔刻蚀窗口太小，接触孔22不容易完全打开而形成缺陷。
发明内容
本发明所要解决的技术问题是提供一种自对准接触孔刻蚀的方法，该方法可以提高接触孔刻蚀的质量。
为解决上述技术问题，本发明自对准接触孔刻蚀的方法包括如下步骤：
第1步，采用光刻和刻蚀工艺在衬底之上刻蚀出多晶硅栅极，多晶硅栅极之上为第一氮化硅层；
第2步，在多晶硅栅极两侧下方的衬底中以离子注入工艺进行轻掺杂漏注入，形成轻掺杂区；
第3步，先在硅片上淀积一层第二氮化硅层，再以干法反刻第二氮化硅层，直至第一氮化硅层之上的第二氮化硅层去除，此时衬底之上的第二氮化硅层也被去除，在第一氮化硅层和多晶硅栅极的两侧就形成了氮化硅侧墙；
第4步，先在硅片上淀积一层第一氧化硅层，再以干法反刻第一氧化硅，直至第一氮化硅层之上的第一氧化硅层去除，此时衬底之上的第一氧化硅层也被去除，在氮化硅侧墙之外又形成了氧化硅侧墙；
第5步，将需要连接接触孔的多晶硅栅极上方的第一氮化硅层去除，并在该需要连接接触孔的多晶硅栅极之上以及衬底之上淀积一层第二氧化硅层，第二氧化硅层又称牺牲氧化层；
第6步，在氧化硅侧墙的外侧下方的衬底中进行重掺杂源漏注入，形成重掺杂区；
第7步，去除牺牲氧化层和氧化硅侧墙；
第8步，先在硅片表面淀积一层PSG层，再以CMP工艺对PSG层研磨平坦化；
第9步，先在硅片表面淀积一层第三氧化硅层，第三氧化硅层为未掺杂的氧化硅，再以光刻和刻蚀工艺刻蚀出接触孔。
本发明自对准接触孔刻蚀的方法利用双层侧墙（氮化硅侧墙＋氧化硅侧墙）来增强自对准接触孔刻蚀工艺的能力，从而提高接触孔刻蚀的质量。
附图说明
图1a～图1h是一种现有的自对准接触孔刻蚀的方法；
图2a～图2c是本发明自对准接触孔刻蚀的方法的部分步骤。
图中附图标记说明：
11为栅氧化层；12为多晶硅栅极；13为氮化硅层；14为轻掺杂区；15为氮化硅侧墙；16为牺牲氧化层；17为重掺杂区；18为PSG层；19为未掺杂的氧化硅层；20为氧化硅侧墙；21、22为接触孔。
具体实施方式
下面结合附图和具体实施例介绍本发明自对准接触孔刻蚀的方法，包括如下步骤：
第1步，请参阅图1a，采用光刻和刻蚀工艺在衬底10之上刻蚀出多晶硅栅极12，多晶硅栅极12和衬底10之间为栅氧化层11，多晶硅栅极12之上为
厚度的氮化硅层13。例如多晶硅栅极12和氮化硅层13的厚度均为
栅氧化层11的厚度较薄，有时也省略描述。
第2步，请参阅图1b，在多晶硅栅极12两侧下方的衬底10中以离子注入工艺进行轻掺杂漏注入（LDD），形成轻掺杂区14。
第3步，请参阅图1c，先在硅片上淀积一层氮化硅15，再以干法反刻这层氮化硅15，直至氮化硅层13之上的新淀积的氮化硅15去除，此时在氮化硅13、多晶硅栅极12和栅氧化层11的两侧就形成了氮化硅侧墙15。氮化硅侧墙15的宽度为
第4步，请参阅图2a，先在硅片上淀积一层厚度的氧化硅20，再以干法反刻这层氧化硅20，直至氮化硅层13之上的新淀积的氧化硅20去除，此时在氮化硅侧墙15之外又形成了氧化硅侧墙20。本发明要求新增加的氧化硅侧墙20的宽度为
这可以通过淀积
厚度的氧化硅20再反刻该层氧化硅20来实现。所淀积的氧化硅20的厚度优选为
值得注意的是，这一步所形成的氮化硅侧墙15的宽度和氧化硅侧墙20的宽度的总和相当于现有方法第3步所形成的氮化硅侧墙15的宽度。
第5步，请参阅图2b，将需要连接接触孔的多晶硅栅极12上方的氮化硅13去除，并在该需要连接接触孔的多晶硅栅极12之上以及衬底10之上淀积一层牺牲氧化层16。牺牲氧化层16的厚度例如为
第6步，请参阅图2c，在氧化硅侧墙20的外侧下方的衬底10中进行重掺杂源漏注入，形成重掺杂区17。
第7步，请参阅图1f，去除牺牲氧化层16和氧化硅侧墙20。此时的氮化硅侧墙15的宽度比现有方法的氮化硅侧墙15的宽度要小，即此时两个相邻的氮化硅侧墙15之间的间距c比现有方法的两个相邻的氮化硅侧墙15之间的间距c要大。
第8步，请参阅图1g，先在硅片表面淀积一层PSG18，再以CMP（化学机械研磨）工艺对所淀积的PSG层18进行平坦化。所淀积的PSG层18的厚度例如为
以CMP工艺研磨后剩余的PSG层18的厚度例如为
第9步，请参阅图1h，先在硅片表面淀积一层未掺杂的氧化硅19，再以光刻和刻蚀工艺对需要连接接触孔的多晶硅栅极12上方刻蚀出接触孔21，以及重掺杂区17上方刻蚀出接触孔22。未掺杂的氧化硅19的厚度例如为
这一步例如采用两步刻蚀：首先对氧化硅层19和部分PSG层18进行刻蚀。此时可以选择对氧化硅的选择比较低，对氮化硅的选择比较高的刻蚀工艺，刻蚀掉的PSG层18是低浓度的。然后对剩余的PSG层18进行刻蚀，直至露出多晶硅栅极12或衬底10。此时可以选择对氧化硅有高选择比，对氮化硅也有高选择比的刻蚀工艺，刻蚀掉的PSG层18是高浓度的。
本发明自对准接触孔的方法，在传统方法的基础上增加了氧化硅侧墙，利用双层侧墙（氮化硅侧墙＋氧化硅侧墙）来增强自对准接触孔刻蚀工艺的能力。由于该双层侧墙的总宽度与原来的氮化硅侧墙的宽度相当，因此在去除外层的氧化硅侧墙后，剩余的氮化硅侧墙就比现有方法的氮化硅侧墙要薄，这便有利于在两个相邻的晶体管之间的间距c较小时对接触孔22的刻蚀。实验证实，本发明所述方法也可以实现b＜侧墙15的宽度，即a＞c，还可以将接触孔22的宽度a从0.17μm缩小到0.15μm，接触孔22到多晶硅栅极13的距离b从0.035μm缩小到0.02μm，即可以容忍两个多晶硅栅极13之间的间距a+2b从0.24μm缩小到0.19μm。
Claims (6)
1.一种自对准接触孔刻蚀的方法，其特征是，包括如下步骤：
第1步，采用光刻和刻蚀工艺在衬底之上刻蚀出多晶硅栅极，多晶硅栅极之上为第一氮化硅层；
第2步，在多晶硅栅极两侧下方的衬底中以离子注入工艺进行轻掺杂漏注入，形成轻掺杂区；
第3步，先在硅片上淀积一层第二氮化硅层，再以干法反刻第二氮化硅层，直至第一氮化硅层之上的第二氮化硅层去除，此时衬底之上的第二氮化硅层也被去除，在第一氮化硅层和多晶硅栅极的两侧就形成了氮化硅侧墙；
第4步，先在硅片上淀积一层第一氧化硅层，再以干法反刻第一氧化硅，直至第一氮化硅层之上的第一氧化硅层去除，此时衬底之上的第一氧化硅层也被去除，在氮化硅侧墙之外又形成了氧化硅侧墙；
第5步，将需要连接接触孔的多晶硅栅极上方的第一氮化硅层去除，并在该需要连接接触孔的多晶硅栅极之上、以及衬底之上淀积一层第二氧化硅层，第二氧化硅层又称牺牲氧化层；
第6步，在氧化硅侧墙的外侧下方的衬底中进行重掺杂源漏注入，形成重掺杂区；
第7步，去除牺牲氧化层和氧化硅侧墙；
第8步，先在硅片表面淀积一层PSG层，再以CMP工艺对PSG层研磨平坦化；
第9步，先在硅片表面淀积一层第三氧化硅层，第三氧化硅层为未掺杂的氧化硅，再以光刻和刻蚀工艺刻蚀出接触孔。
2.根据权利要求1所述的自对准接触孔刻蚀的方法，其特征是，所述方法第9步又包括：
第9.1步，在硅片表面淀积一层第三氧化硅层，第三氧化硅层为未掺杂的氧化硅；
第9.2步，对第三氧化硅层和部分PSG层进行刻蚀；
第9.3步，对剩余的PSG层进行刻蚀，直至露出多晶硅栅极或衬底。
3.根据权利要求1所述的自对准接触孔刻蚀的方法，其特征是，所述方法第1步中，所述第一氮化硅层的厚度为
4.根据权利要求1所述的自对准接触孔刻蚀的方法，其特征是，所述方法第3步中，所形成的氮化硅侧墙的宽度为
5.根据权利要求1所述的自对准接触孔刻蚀的方法，其特征是，所述方法第4步中，所形成的氧化硅侧墙的宽度为
6.根据权利要求4或5所述的自对准接触孔刻蚀的方法，其特征是，所述方法第4步中，所形成的氮化硅侧墙和氧化硅侧墙的总宽度为400～
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010602421.3A CN102543840B (zh) | 2010-12-23 | 2010-12-23 | 自对准接触孔刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010602421.3A CN102543840B (zh) | 2010-12-23 | 2010-12-23 | 自对准接触孔刻蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543840A CN102543840A (zh) | 2012-07-04 |
| CN102543840B true CN102543840B (zh) | 2014-02-26 |
Family
ID=46350388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010602421.3A Active CN102543840B (zh) | 2010-12-23 | 2010-12-23 | 自对准接触孔刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543840B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579317A (zh) * | 2012-08-10 | 2014-02-12 | 上海华虹Nec电子有限公司 | 栅极结构及制造方法 |
| CN104143511B (zh) * | 2013-05-09 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制作方法 |
| CN104576522B (zh) * | 2013-10-16 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 表面沟道cmos逻辑器件和sonos器件的集成方法 |
| CN105047614A (zh) * | 2015-06-07 | 2015-11-11 | 上海华虹宏力半导体制造有限公司 | 一种半导体存储器的制造方法 |
| CN112151450B (zh) * | 2019-06-26 | 2023-08-08 | 联华电子股份有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165880A (en) * | 1998-06-15 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits |
| CN1949479A (zh) * | 2005-10-11 | 2007-04-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件中双栅侧壁的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067250A (ja) * | 2005-09-01 | 2007-03-15 | Elpida Memory Inc | 半導体装置の製造方法 |
-
2010
- 2010-12-23 CN CN201010602421.3A patent/CN102543840B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165880A (en) * | 1998-06-15 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits |
| CN1949479A (zh) * | 2005-10-11 | 2007-04-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件中双栅侧壁的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543840A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8116121B2 (en) | Semiconductor device and manufacturing methods with using non-planar type of transistors | |
| US8847295B2 (en) | Structure and method for fabricating fin devices | |
| US20130323922A1 (en) | Split gate memory device with gap spacer | |
| US8164138B2 (en) | Recessed channel transistor | |
| US10276443B2 (en) | Insulating layer next to fin structure and method of removing fin structure | |
| US20130017654A1 (en) | Fabrication method for surrounding gate silicon nanowire transistor with air as spacers | |
| CN102543840B (zh) | 自对准接触孔刻蚀的方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN103779278A (zh) | Cmos管的形成方法 | |
| CN103227111B (zh) | 半导体器件的制造方法 | |
| CN103367131B (zh) | 鳍部、鳍部及鳍式场效应晶体管的形成方法 | |
| CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN104253048A (zh) | 堆叠纳米线制造方法 | |
| CN102810463B (zh) | 接触孔刻蚀方法 | |
| CN111081546B (zh) | 半导体结构及其形成方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN114613770A (zh) | 一种半导体器件及其制造方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| KR100680465B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN101800172A (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| CN104425347A (zh) | 浅沟槽隔离的制备方法 | |
| CN102956701B (zh) | 鳍式场效应管的结构及形成方法 | |
| CN103377898A (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN111696867B (zh) | 半导体结构及形成方法 | |
| KR101002550B1 (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140103 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140103 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |