CN103377898A - 半导体器件的形成方法、鳍式场效应管的形成方法 - Google Patents
半导体器件的形成方法、鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN103377898A CN103377898A CN2012101225747A CN201210122574A CN103377898A CN 103377898 A CN103377898 A CN 103377898A CN 2012101225747 A CN2012101225747 A CN 2012101225747A CN 201210122574 A CN201210122574 A CN 201210122574A CN 103377898 A CN103377898 A CN 103377898A
- Authority
- CN
- China
- Prior art keywords
- fin
- sub
- semiconductor device
- formation method
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有隔离层；形成贯穿所述隔离层厚度的开口；在所述开口内形成第一子鳍部，所述第一子鳍部中包含掺杂离子，且所述第一子鳍部表面低于隔离层表面；在所述开口内形成第二子鳍部，所述第二子鳍部位于所述第一子鳍部表面。相应的，发明人还提供了一种鳍式场效应管的形成方法，形成的半导体器件和鳍式场效应管的漏电流小，器件性能稳定。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及半导体器件的形成方法、鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种器件性能稳定的半导体器件的形成方法、鳍式场效应管的形成方法。
为解决上述问题，本发明的实施例提供了一种半导体器件的形成方法、包括：
提供半导体衬底，所述半导体衬底表面具有隔离层；
形成贯穿所述隔离层厚度的开口；
在所述开口内形成第一子鳍部，所述第一子鳍部中包含掺杂离子，且所述第一子鳍部表面低于隔离层表面；
在所述开口内形成第二子鳍部，所述第二子鳍部位于所述第一子鳍部表面。
可选地，所述第一子鳍部的形成工艺为选择性外延沉积工艺。
可选地，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
可选地，所述选择性外延沉积工艺采用的气体包括硅源气体和掺杂源气体。
可选地，所述选择性外延沉积工艺采用的气体还包括氯化氢和氢气。
可选地，所述硅源气体为SiH2Cl2或SiH4。
可选地，所述掺杂源气体可以为碳源气体、砷源气体、磷源气体或硼源气体。
可选地，所述碳源气体为C3H8或CH4；所述砷源气体为AsH3；所述磷源气体为PH3；所述硼源气体为B2H6。
可选地，所述第一子鳍部的形成步骤为：采用选择性外延沉积工艺形成第一子鳍薄膜；向所述第一子鳍薄膜掺杂离子，形成第一子鳍部。
可选地，所述第二子鳍部的形成工艺为选择性外延沉积工艺。
可选地，所述选择性外延沉积工艺的反应气体为SiH2Cl2、HCl和H2；或者SiH4、HCl和H2。
可选地，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
可选地，还包括：对所述第一子鳍部进行热处理。
可选地，所述热处理的工艺参数包括：热处理温度为600℃-1000℃，热处理压强为1个大气压，热处理时间为1min-30min。
可选地，还包括：在形成第一子鳍部前，对形成开口后的隔离层进行平坦化处理。
可选地，所述平坦化处理工艺为各向同性的刻蚀工艺或蒸气退火工艺。
可选地，所述蒸汽退火工艺的工艺参数范围为：温度为550℃-1000℃，压强为1个大气压，退火时间为1min-30min。
可选地，还包括：形成第二子鳍部后，去除部分厚度的隔离层，使剩余的所述隔离层表面低于所述第二子鳍部表面，且高于所述第一子鳍部表面或者与所述第一子鳍部表面齐平。
相应的，发明人还提供了一种鳍式场效应管的形成方法，包括：
提供如上述任一种方法形成的半导体器件；
形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构；
在所述栅极结构两侧的第一子鳍部内形成源/漏区。
可选地，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层。
可选地，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。
与现有技术相比，本发明具有以下优点：
首先在开口内形成第一子鳍部，所述第一子鳍部中包含掺杂离子，然后在所述开口内形成位于所述第一子鳍部表面的第二子鳍部，所述第二子鳍部内不存在掺杂离子，后续形成的半导体器件与第二子鳍部相接触处不会产生漏电流，形成的半导体器件的性能稳定。
进一步的，采用上述方法形成鳍式场效应管，所述鳍式场效应管的鳍部分为两部分形成，位于底部的第一子鳍部具有掺杂离子，利于增加鳍式场效应管沟道区的载流子迁移率，而位于顶部的第二子鳍部不具有掺杂离子，避免了栅极结构与鳍部顶部接触处产生栅漏电流，形成的鳍式场效应管的性能稳定。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2为鳍式场效应管的鳍部内的离子浓度随测量的点到鳍部顶部的距离之间变化的示意图；
图3为本发明实施例的半导体器件的形成方法的流程示意图；
图4-图8为本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术的鳍式场效应管的性能不稳定。
经过研究，发明人发现，影响鳍式场效应管的性能稳定性的原因有多个，其中一个原因是：现有技术在半导体衬底表面形成鳍部14(如图1所示)后，由所述鳍部14的顶部表面向鳍部14内部进行掺杂离子时，如图2中所示，图2中X轴代表鳍部14内的掺杂离子的浓度，Y轴代表鳍部14内任一点到鳍部14顶部的距离，理想掺杂情况下，希望掺杂后的离子浓度在鳍部14内的分布情况如曲线100所示，掺杂离子集中在鳍部14的中段部位，而鳍部14两端的离子浓度较少，且分布均一；然而，实际掺杂后的离子浓度在鳍部14内的分布情况如曲线110所示，所述鳍部14的中段部位的离子浓度最高，并且鳍部14内的离子浓度由中段部位向两端逐渐减小(doping tail)，所述鳍部14顶部也会不可避免的存在较多的掺杂离子，采用所述顶部具有较多掺杂离子的鳍部形成的鳍式场效应管，其栅极漏电流增加，鳍式场效应管的性能不稳定。
经过进一步研究，发明人发现，形成鳍部的过程中，可以先形成第一子鳍部，所述第一子鳍部中具有掺杂离子，然后形成第二子鳍部。这样既提高了鳍式场效应管沟道区的载流子迁移率，又不会导致栅极漏电流，形成的鳍式场效应管的性能稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参考图3，本发明实施例的半导体器件的形成方法，包括：
步骤S201，提供半导体衬底，所述半导体衬底表面具有隔离层；
步骤S203，形成贯穿所述隔离层厚度的开口；
步骤S205，在所述开口内形成第一子鳍部，所述第一子鳍部中包含掺杂离子，且所述第一子鳍部表面低于隔离层表面；
步骤S207，在所述开口内形成第二子鳍部，所述第二子鳍部位于所述第一子鳍部表面。
具体的，请参考图4-图8，图4-图8示出了本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图4，提供半导体衬底300，所述半导体衬底300表面具有隔离层301。
所述半导体衬底300用于为后续工艺提供工作平台。所述半导体衬底300为硅衬底(Si)或绝缘体上硅(SOI)。在本发明的实施例中，所述半导体衬底300的材料为单晶硅。
所述隔离层301用于隔离相邻的鳍部。所述隔离层301的材料为氧化硅、氮化硅、氮氧化硅等。所述隔离层301的形成工艺为沉积工艺，例如物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)。在本发明的实施例中，所述隔离层301后续用于形成浅沟槽隔离(STI)，所述隔离层301的材料为氧化硅，所述隔离层301的形成工艺为低压化学气相沉积工艺(LPCVD)。
请参考图5，形成贯穿所述隔离层301厚度的开口303。
所述开口303贯穿所述隔离层301厚度，后续用作形成鳍部的窗口。所述开口303的形成工艺为刻蚀工艺，例如干法刻蚀工艺。由于刻蚀所述隔离层301形成开口303的工艺已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，由于刻蚀所述隔离层301形成开口303的过程中，刻蚀气体不可避免会腐蚀部分隔离层表面，使所述隔离层表面凹凸不平。在本发明的实施例中，形成所述开口303后，在形成第一子鳍部以前，还包括：对形成开口303后的隔离层301进行平坦化处理，例如各向同性的刻蚀工艺(isotropic etching)或蒸气退火工艺(steam annealing)，使得隔离层301表面平坦。所述蒸气退火工艺为：在水蒸汽环境下，通入氩气或氦气对所述隔离层301表面进行退火。所述蒸气退火工艺的工艺参数范围为：温度为550℃-1000℃，压强为1个大气压，退火时间为1min-30min。
请参考图6，在所述开口303内形成第一子鳍部305，所述第一子鳍部305中包含掺杂离子，且所述第一子鳍部305表面低于隔离层301表面。
发明人发现，现有技术中影响鳍式场效应管的性能稳定性的其中一个原因为：鳍部顶部存在部分掺杂离子，采用所述顶部具有掺杂离子的鳍部形成的鳍式场效应管，其栅极漏电流增加，鳍式场效应管的性能不稳定。
经过进一步研究，发明人发现，形成鳍部的过程中，可以先形成第一子鳍部305，所述第一子鳍部305中具有掺杂离子，然后形成第二子鳍部。这样既提高了鳍式场效应管沟道区的载流子迁移率，又不会导致栅极漏电流，形成的鳍式场效应管的性能稳定。
所述第一子鳍部305用于后续构成鳍部。在本发明的一个实例中，所述第一子鳍部305的形成工艺为选择性外延沉积工艺，为了节省工艺步骤并使得掺杂离子在第一子鳍部305中分布均匀，所述选择性外延沉积工艺采用的气体包括硅源气体和掺杂源气体。其中，所述硅源气体为SiH2Cl2或SiH4，所述掺杂源气体为碳源气体、砷源气体、磷源气体或硼源气体，所述碳源气体为C3H8或CH4；所述砷源气体为AsH3；所述磷源气体为PH3；所述硼源气体为B2H6。为了加快沉积速率，所述选择性外延沉积工艺采用的气体还包括氯化氢和氢气。
在本发明的实施例中，形成第一子鳍部305时的选择性沉积工艺，采用的气体为：SiH2Cl2、C3H8、HCl和H2。所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托，形成的第一子鳍部305的质量好，后续形成的鳍式场效应管沟道区的载流子迁移率高，形成的鳍式场效应管的性能稳定。
需要说明的是，在本发明的其他实施例中，所述第一子鳍部305的形成步骤还可以为：采用选择性外延沉积工艺形成第一子鳍薄膜(未标示)；向所述第一子鳍薄膜掺杂离子，形成第一子鳍部305。所述形成第一子鳍薄膜时的选择性外延沉积工艺采用的反应气体为：SiH2Cl2、HCl和H2；或者SiH4、HCl和H2，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托，形成的第一子鳍部薄膜的质量可靠，后续形成的第一子鳍部305的质量好。
需要说明的是，在本发明的实施例中，还包括：对所述第一子鳍部305进行热处理，以使第一子鳍部305内的掺杂离子进一步扩散均匀，使后续形成的鳍式场效应管的沟道区载流子迁移率高。所述热处理的工艺参数包括：热处理温度(anneal tempreature)为600℃-1000℃，热处理压强(anneal pressure)为1个大气压，热处理时间(anneal time)为1min-30min。
请参考图7，在所述开口内形成第二子鳍部307，所述第二子鳍部307位于所述第一子鳍部305表面。
所述第二子鳍部307用于和第一子鳍部305一起构成鳍部。所述第二子鳍部307形成在第一子鳍部305表面，且所述第二子鳍部307的表面与所述隔离层301齐平。所述第二子鳍部307的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺的反应气体为SiH2Cl2、HCl和H2；或者SiH4、HCl和H2。所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
需要说明的是，由于后续隔离层301会被刻蚀，使得所述第二子鳍部307暴露于隔离层301表面，所述第二子鳍部307后续会和栅极结构相接触，为避免产生栅极漏电流，所述第二子鳍部307内不存在掺杂离子，提高了鳍式场效应管的性能不稳定。
请参考图8，形成第二子鳍部307后，去除部分厚度的隔离层301(图7所示)，使剩余的所述隔离层301a表面低于所述第二子鳍部307表面，且高于所述第一子鳍部305表面或者与所述第一子鳍部305表面齐平。
去除部分厚度的隔离层301，用于后续形成横跨所述鳍部(这里主要指第二子鳍部307)的顶壁和侧壁的栅极结构。其中，去除部分厚度的隔离层301的方法为刻蚀工艺，例如各向异性的干法或湿法刻蚀。由于刻蚀所述隔离层301的工艺已为本领域技术人员所熟知，在此不再赘述。
考虑到如果后续形成的栅极结构与所述第一子鳍部305相接触，所述第一子鳍部305内的掺杂离子容易导致栅漏电流的产生，破坏鳍式场效应管的性能，因此，本发明实施例中，剩余的所述隔离层301a表面低于所述第二子鳍部307表面，且高于所述第一子鳍部305表面或者与所述第一子鳍部305表面齐平。
本发明的实施例还提供了一种鳍式场效应管的形成方法，请继续参考图8，在剩余的隔离层301a表面形成横跨所述第二子鳍部307的顶壁和侧壁的栅极结构(未图示)；在所述栅极结构两侧的第一子鳍部305内形成源/漏区。
其中，所述栅极结构包括横跨所述第二子鳍部307的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层。所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。
所述源/漏区形成于所述栅极结构两侧的第一子鳍部305内。由于形成源/漏区的工艺已为本领域技术人员所熟知，在此不再赘述。
上述步骤完成之后，本发明实施例的鳍式场效应管的制作完成。由于仅位于所述鳍部底部的第一子鳍部具有掺杂离子，而所述位于所述鳍部顶部的第二子鳍部内没有掺杂离子，不会导致栅漏电流，形成的鳍式场效应管的性能好。
综上，首先在开口内形成第一子鳍部，所述第一子鳍部中包含掺杂离子，然后在所述开口内形成位于所述第一子鳍部表面的第二子鳍部，所述第二子鳍部内不存在掺杂离子，后续形成的半导体器件与第二子鳍部相接触处不会产生漏电流，形成的半导体器件的性能稳定。
进一步的，采用上述方法形成鳍式场效应管，所述鳍式场效应管的鳍部分为两部分形成，位于底部的第一子鳍部具有掺杂离子，利于增加鳍式场效应管沟道区的载流子迁移率，而位于顶部的第二子鳍部不具有掺杂离子，避免了栅极结构与鳍部顶部接触处产生栅漏电流，形成的鳍式场效应管的性能稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (21)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有隔离层；
形成贯穿所述隔离层厚度的开口；
在所述开口内形成第一子鳍部，所述第一子鳍部中包含掺杂离子，且所述第一子鳍部表面低于隔离层表面；
在所述开口内形成第二子鳍部，所述第二子鳍部位于所述第一子鳍部表面。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一子鳍部的形成工艺为选择性外延沉积工艺。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述选择性外延沉积工艺采用的气体包括硅源气体和掺杂源气体。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述选择性外延沉积工艺采用的气体还包括氯化氢和氢气。
6.如权利要求4所述的半导体器件的形成方法，其特征在于，所述硅源气体为SiH2Cl2或SiH4。
7.如权利要求4所述的半导体器件的形成方法，其特征在于，所述掺杂源气体可以为碳源气体、砷源气体、磷源气体或硼源气体。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述碳源气体为C3H8或CH4；所述砷源气体为AsH3；所述磷源气体为PH3；所述硼源气体为B2H6。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一子鳍部的形成步骤为：采用选择性外延沉积工艺形成第一子鳍薄膜；向所述第一子鳍薄膜掺杂离子，形成第一子鳍部。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二子鳍部的形成工艺为选择性外延沉积工艺。
11.如权利要求9或10所述的半导体器件的形成方法，其特征在于，所述选择性外延沉积工艺的反应气体为SiH2Cl2、HCl和H2；或者SiH4、HCl和H2。
12.如权利要求9或10所述的半导体器件的形成方法，其特征在于，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：对所述第一子鳍部进行热处理。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述热处理的工艺参数包括：热处理温度为600℃-1000℃，热处理压强为1个大气压，热处理时间为1min-30min。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第一子鳍部前，对形成开口后的隔离层进行平坦化处理。
16.如权利要求15所述的半导体器件的形成方法，其特征在于，所述平坦化处理工艺为各向同性的刻蚀工艺或蒸气退火工艺。
17.如权利要求16所述的半导体器件的形成方法，其特征在于，所述蒸汽退火工艺的工艺参数范围为：温度为550℃-1000℃，压强为1个大气压，退火时间为1min-30min。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成第二子鳍部后，去除部分厚度的隔离层，使剩余的所述隔离层表面低于所述第二子鳍部表面，且高于所述第一子鳍部表面或者与所述第一子鳍部表面齐平。
19.一种鳍式场效应管的形成方法，其特征在于，包括：
提供如权利要求1-18中任一种方法形成的半导体器件；
形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构；
在所述栅极结构两侧的第一子鳍部内形成源/漏区。
20.如权利要求19所述的鳍式场效应管的形成方法，其特征在于，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层。
21.如权利要求19所述的鳍式场效应管的形成方法，其特征在于，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210122574.7A CN103377898B (zh) | 2012-04-24 | 2012-04-24 | 半导体器件的形成方法、鳍式场效应管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210122574.7A CN103377898B (zh) | 2012-04-24 | 2012-04-24 | 半导体器件的形成方法、鳍式场效应管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103377898A true CN103377898A (zh) | 2013-10-30 |
| CN103377898B CN103377898B (zh) | 2015-12-16 |
Family
ID=49462848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210122574.7A Active CN103377898B (zh) | 2012-04-24 | 2012-04-24 | 半导体器件的形成方法、鳍式场效应管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103377898B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206438A (zh) * | 2015-02-11 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的方法和结构 |
| CN113540235A (zh) * | 2020-04-13 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050161739A1 (en) * | 2004-01-28 | 2005-07-28 | International Business Machines Corporation | Method and structure to create multiple device widths in finfet technology in both bulk and soi |
| US20110147711A1 (en) * | 2009-12-23 | 2011-06-23 | Ravi Pillarisetty | Non-planar germanium quantum well devices |
| CN102217074A (zh) * | 2008-09-16 | 2011-10-12 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管(finfet) |
-
2012
- 2012-04-24 CN CN201210122574.7A patent/CN103377898B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050161739A1 (en) * | 2004-01-28 | 2005-07-28 | International Business Machines Corporation | Method and structure to create multiple device widths in finfet technology in both bulk and soi |
| CN102217074A (zh) * | 2008-09-16 | 2011-10-12 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管(finfet) |
| US20110147711A1 (en) * | 2009-12-23 | 2011-06-23 | Ravi Pillarisetty | Non-planar germanium quantum well devices |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206438A (zh) * | 2015-02-11 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的方法和结构 |
| CN106206438B (zh) * | 2015-02-11 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 用于FinFET器件的方法和结构 |
| CN113540235A (zh) * | 2020-04-13 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103377898B (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487656B1 (ko) | 반도체 기판과 ″ｌ″형 스페이서 사이에 에어 갭을구비하는 반도체 소자 및 그 제조 방법 | |
| CN103426765A (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| CN103515209A (zh) | 鳍式场效应管及其形成方法 | |
| CN103426755A (zh) | 半导体器件及其形成方法 | |
| CN106558614A (zh) | 半导体结构及其形成方法 | |
| CN102969345B (zh) | 具有t型鳍部的鳍式场效应管及其形成方法 | |
| CN104752216A (zh) | 晶体管的形成方法 | |
| CN102005373B (zh) | 栅极及功率场效应管的制造方法 | |
| CN103377898B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN106876465A (zh) | Mos器件的栅氧化层结构及工艺方法 | |
| CN104282562A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN103000505B (zh) | 多栅器件的形成方法 | |
| KR20050038843A (ko) | 리세스 구조의 트랜지스터 제조방법 | |
| CN112951723A (zh) | 半导体结构及其形成方法 | |
| KR100529652B1 (ko) | 반도체 장치의 제조 방법 | |
| CN103456630B (zh) | Mos管及其形成方法 | |
| CN104143514B (zh) | 多栅极场效应晶体管的形成方法 | |
| US11374116B2 (en) | Semiconductor devices | |
| CN103426758B (zh) | 深耗尽沟道场效应晶体管及其制备方法 | |
| CN103000688A (zh) | 鳍式场效应管的结构及形成方法 | |
| CN103531471B (zh) | 一种mosfet及其制备方法 | |
| CN103456632B (zh) | Mos管及其形成方法 | |
| CN102956701B (zh) | 鳍式场效应管的结构及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |