CN104282562A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104282562A CN104282562A CN201310277123.5A CN201310277123A CN104282562A CN 104282562 A CN104282562 A CN 104282562A CN 201310277123 A CN201310277123 A CN 201310277123A CN 104282562 A CN104282562 A CN 104282562A
- Authority
- CN
- China
- Prior art keywords
- fin
- doping
- forming
- substrate
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000005669 field effect Effects 0.000 title claims abstract description 51
- 239000000463 material Substances 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中所述鳍式场效应晶体管包括：基底；位于所述基底上的第一鳍部，所述第一鳍部具有第一掺杂；位于所述第一鳍部上的第二鳍部，所述第二鳍部没有掺杂；或者，所述第二鳍部具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；横跨所述第一鳍部和所述第二鳍部的栅极。本发明提供的鳍式场效应晶体管能够有效调节驱动电流和减小漏电流，且能有效扩散所述鳍式场效应晶体管中产生的热量。
Description
技术领域
本发明涉及半导体领域，特别涉及到一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体技术的发展，半导体器件的关键尺寸在不断地缩小。当器件的关键尺寸持续减小时，常规的MOS场效应晶体管会因为关键尺寸太小而导致短沟道效应等缺点。鳍式场效应晶体管（FinFET）由于具有较大的沟道区，且能克服短沟道效应而得到了广泛的应用。
现有技术中，鳍式场效应晶体管的形成方法包括：
参考图1，提供基底10。
参考图2，在所述基底10上形成鳍部11。
形成所述鳍部11的方法为：在所述基底10上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；然后以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底10，形成鳍部11，并去除所述图形化的掩膜层。
参考图3，形成栅极20，所述栅极20横跨在所述鳍部11上。
在所述鳍式场效应晶体管中，所述鳍部11的上表面以及两侧的侧壁与所述栅极20相对的部分都能成为沟道区，与常规的CMOS场效应晶体管的沟道区相比，所述鳍式场效应晶体管中的沟道区得到增大，这有利于增大驱动电流。
但当鳍式场效应晶体管的关键尺寸持续减小时，沟道区增大，会带来以下三个缺点：
首先，沟道区增大可以提高鳍式场效应晶体管的驱动电流，但当驱动电流增加到一定值后，反而会增加所述鳍式场效应晶体管的功耗；
其次，沟道区增大，使得所述鳍式场效应晶体管中源极与漏极间的漏电流增大；
再次，所述鳍式场效应晶体管的功耗和漏电流增大还会导致鳍式场效应晶体管内产生更多的热量，如果所述热量聚集在所述鳍式场效应晶体管中，会严重影响所述鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是现有技术中，鳍式场效应晶体管由于沟道区大而导致功耗大、漏电流大以及热量无法有效扩散。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供基底；在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部，第一掺杂与第二掺杂的类型相同，且第二掺杂浓度小于第一掺杂浓度；或者，在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部；形成横跨所述第一鳍部和所述第二鳍部的栅极。
可选的，形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部的方法包括：在所述基底上形成具有第一掺杂的第一鳍部材料层；在具有第一掺杂的第一鳍部材料层上形成具有第二掺杂的第二鳍部材料层；在具有第二掺杂的第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和具有第二掺杂的第二鳍部材料层，刻蚀至第一鳍部材料层下表面。
可选的，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部的方法包括：在所述基底上形成具有第一掺杂的第一鳍部材料层；在具有第一掺杂的第一鳍部材料层上形成没有掺杂的第二鳍部材料层；在所述第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和所述第二鳍部材料层，刻蚀至所述第一鳍部材料层下表面。
可选的，形成所述第一鳍部和第二鳍部后，形成所述栅极前，还包括：在所述第一鳍部的全部侧壁或靠近基底的部分侧壁形成侧墙。
可选的，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
可选的，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部的方法包括：在所述基底上形成鳍部结构；在所述鳍部结构侧壁形成侧墙，所述侧墙的高度小于所述鳍部结构的高度，高出所述侧墙的鳍部结构为第二鳍部，侧壁被所述侧墙覆盖的鳍部结构为第一鳍部；在所述鳍部结构的上表面形成掩膜层；形成所述掩膜层后，对所述侧墙和所述第一鳍部进行掺杂，形成具有第一掺杂的第一鳍部；形成具有第一掺杂的第一鳍部后，去除所述掩膜层。
可选的，形成鳍部结构的方法为：在所述基底上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底，在基底上形成鳍部结构；在基底上形成鳍部结构后，去除所述图形化的掩膜层。
可选的，所述基底为绝缘体上硅基底，所述绝缘体上硅基底包括：底部衬底、位于底部衬底上的介质层和位于介质层上的顶部硅层；所述被刻蚀的部分厚度的基底为顶部硅层。
可选的，形成鳍部结构的方法为：使用沉积法或外延生长法在所述基底上形成鳍部结构材料层；在所述鳍部结构材料层上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；以所述图形化的掩膜层为掩膜，刻蚀所述鳍部结构材料层，刻蚀至所述鳍部结构材料层下表面，形成鳍部结构；形成鳍部结构后，去除所述图形化的掩膜层。
可选的，形成具有第一掺杂的第一鳍部后，形成所述栅极前，还包括：去除所述侧墙。
可选的，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
可选的，所述第一鳍部的材料为Si或SiGe；所述第二鳍部的材料为Si或SiGe。
可选的，所述第一掺杂为p型或n型掺杂。
本发明还提供一种鳍式场效应晶体管，包括：基底；位于所述基底上的第一鳍部，所述第一鳍部具有第一掺杂；位于所述第一鳍部上的第二鳍部，所述第二鳍部没有掺杂；或者，所述第二鳍部具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；横跨所述第一鳍部和所述第二鳍部的栅极。
可选的，还包括：位于所述第一鳍部侧壁的侧墙。
可选的，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
可选的，所述第一鳍部的材料为Si或SiGe；所述第二鳍部的材料为Si或SiGe。
可选的，所述第一掺杂为p型或n型掺杂。
与现有技术相比，本发明的技术方案具有以下优点：
鳍式场效应晶体管的阈值电压与鳍部内掺杂的杂质浓度有关，鳍部内的杂质浓度越高，鳍式场效应晶体管的阈值电压越高。当栅极上施加的电压达到阈值电压时，使鳍部内形成反型层，该反型层作为沟道区。在本技术方案中，第二鳍部内第二掺杂的浓度小于第一鳍部内第一掺杂的浓度；或者，第一鳍部具有第一掺杂，第二鳍部没有掺杂；当在栅极上施加电压时，随着电压的升高，首先会在所述第二鳍部内形成反型层，继续升高电压才有可能使所述第一鳍部内也形成反型层。通过控制栅极上的电压，使所述第二鳍部内形成反型层，而在所述第一鳍部内不形成反型层，这时，只有与栅极相对的所述第二鳍部才能成为所述鳍式场效应晶体管的沟道区；与所述第一鳍部和第二鳍部内都形成反型层的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体管的漏电流减小。本技术方案的鳍式场效应晶体管的沟道区可以通过所述第二鳍部的高度来调节，进而调节所述鳍式场效应晶体管的驱动电流，使所述驱动电流为一个较佳值，既能够保持所述鳍式场效应晶体管的较佳工作状态，又不会使所述鳍式场效应晶体管的功耗增大。所述第一鳍部可以作为所述鳍式场效应晶体管的散热元件，扩散所述鳍式场效应晶体管工作时产生的热量。
附图说明
图1至图3是现有技术中制备鳍式场效应晶体管的方法的立体结构示意图；
图4至图9是本发明第一实施例中制备鳍式场效应晶体管的方法的立体结构示意图；
图10至图12是本发明第三实施例中制备鳍式场效应晶体管的方法的立体结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参考图4，提供基底110。
在具体实施例中，所述基底110的材料可以为硅、硅锗、绝缘体上硅（siliconon insulator，简称SOI）等常规的半导体材料。
然后，在所述基底110上由下至上依次形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部，第一掺杂与第二掺杂的类型相同，且第二掺杂浓度小于第一掺杂浓度。
在具体实施例中，形成第一鳍部和第二鳍部的方法包括：
参考图5，在所述基底110上形成具有第一掺杂的第一鳍部材料层120。
形成第一鳍部材料层120的方法可以为化学气相沉积、物理气相沉积、原子层沉积、外延生长等本领域所熟知的技术。
在具体实施例中，所述第一鳍部材料层120的材料为Si或SiGe。
对所述第一鳍部材料层120进行掺杂的方法可以是：在形成所述第一鳍部材料层120期间，对所述第一鳍部材料层120进行原位掺杂；或者，在形成所述第一鳍部材料层120后，使用热扩散、离子注入等本领域所熟知的方法对所述第一鳍部材料层120进行掺杂。
在具体实施例中，所述第一掺杂为p型掺杂，如硼或镓。
继续参考图5，在具有第一掺杂的第一鳍部材料层120上形成具有第二掺杂的第二鳍部材料层121。
所述第一掺杂与第二掺杂的类型相同，即所述第二掺杂也为p型掺杂，如硼或镓。且第二掺杂浓度小于第一掺杂浓度。
在具体实施例中，所述第一掺杂与第二掺杂的材料相同，如所述第一掺杂与第二掺杂的材料都为硼，或者都为镓。
所述第二鳍部材料层121的材料、形成方法以及掺杂方法可参考所述第一鳍部材料层120的材料、形成方法以及掺杂方法。
参考图6，在具有第二掺杂的第二鳍部材料层121上形成图形化的掩膜层130，所述图形化的掩膜层130定义第一鳍部和第二鳍部的位置。
所述图形化的掩膜层130的材料可以为氮化硅、氮氧化硅等本领域所熟知的材料。
参考图7，以所述图形化的掩膜层130为掩膜，刻蚀具有第一掺杂的第一鳍部材料层120和具有第二掺杂的第二鳍部材料层121，刻蚀至第一鳍部材料层120下表面，形成具有第一掺杂的第一鳍部122和具有第二掺杂的第二鳍部123。形成第一鳍部122和第二鳍部123后，去除所述图形化的掩膜层130。
刻蚀具有第一掺杂的第一鳍部材料层120和具有第二掺杂的第二鳍部材料层121的方法可以为本领域所熟知的干法刻蚀或者湿法刻蚀。
在具体实施例中，为使刻蚀停止在所述第一鳍部材料层120下表面，而不损伤所述基底110，所述第一鳍部材料层120与所述基底110具有较大的刻蚀选择比。在其他实施例中，也可以在所述第一鳍部材料层120与所述基底110之间形成刻蚀停止层。
参考图8，形成所述第一鳍部122和所述第二鳍部123后，在所述第一鳍部122的侧壁形成侧墙140，所述侧墙140覆盖所述第一鳍部122的全部侧壁。
形成所述侧墙140的方法可以为：
在所述基底110、所述第一鳍部122和所述第二鳍部123上形成侧墙材料层；
利用回刻工艺刻蚀所述侧墙材料层，露出所述第二鳍部123的上表面和侧壁，在所述第一鳍部122的侧壁上形成侧墙140。
在其他实施例中，所述侧墙140也可以只覆盖所述第一鳍部122的部分侧壁。
在具体实施例中，所述侧墙140的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
参考图9，形成横跨所述第一鳍部122和所述第二鳍部123的栅极150。
在具体实施例中，在形成栅极150之前，还在所述第一鳍部122和所述第二鳍部123上形成栅介质层（图9中未示出），然后再在所述栅介质层上形成栅极150。
在具体实施例中，形成栅极150后，还包括：形成源极和漏极（图9中未示出）。
由于所述第一鳍部122侧壁形成侧墙140，当在栅极150上施加电压时，所述侧墙140起到了介质层的作用，削弱了第一鳍部122与栅极150之间的电场，因此，此设计比不在所述第一鳍部122侧壁形成侧墙140的设计，更难在所述第一鳍部122内形成反型层。即所述第一鳍部122侧壁形成侧墙140，有助于在栅极150上施加电压时，使所述第一鳍部122内不形成反型层。所述鳍式场效应晶体管与在所述第一鳍部122和第二鳍部123内都形成反型层的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体的漏电流减小。
以上描述仅以所述第一掺杂为p型掺杂为例，对鳍式场效应晶体管的形成方法进行说明。在其他实施例中，所述第一掺杂也可以为n型掺杂，如磷或砷。此时，所述第二掺杂也为n型掺杂。
以上描述仅以在所述第一鳍部122的侧壁形成侧墙140为例，对鳍式场效应晶体管的形成方法进行说明。在其他实施例中，也可以不在所述第一鳍部122的侧壁形成侧墙140。
本技术方案提供的鳍式场效应晶体管具有以下优点：
由于鳍式场效应晶体管阈值电压与鳍部内掺杂的杂质浓度有关，鳍部内的杂质浓度越高，鳍式场效应晶体管的阈值电压越高；当栅极上施加的电压达到阈值电压时，使鳍部内形成反型层，该反型层作为沟道区。在本技术方案中，第二鳍部123内第二掺杂的浓度小于第一鳍部122内第一掺杂的浓度；当在栅极150上施加电压时，随着电压的升高，首先会在所述第二鳍部123内形成反型层，继续升高电压才有可能使所述第一鳍部122内也形成反型层。通过控制栅极150上的电压，使所述第二鳍部123内形成反型层，而在所述第一鳍部122内不形成反型层，这时，只有与栅极150相对的所述第二鳍部123才能成为所述鳍式场效应晶体管的沟道区；与所述第一鳍部122和第二鳍部123内都形成反型层的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体管的漏电流减小。
其次，本技术方案的鳍式场效应晶体管的沟道区可以通过所述第二鳍部123的高度来调节，进而调节所述鳍式场效应晶体管的驱动电流，使所述驱动电流为一个较佳值，既能够保持所述鳍式场效应晶体管的较佳工作状态，又不会使所述鳍式场效应晶体管的功耗增大。
再次，所述第一鳍部122可以作为所述鳍式场效应晶体管的散热元件，扩散所述鳍式场效应晶体管工作时产生的热量。
第二实施例
第二实施例与第一实施例的区别在于：
第一鳍部122具有第一掺杂，第二鳍部123没有掺杂。在所述基底上形成第一鳍部122和第二鳍部123的方法包括：
在所述基底上形成具有第一掺杂的第一鳍部材料层；
在具有第一掺杂的第一鳍部材料层上形成没有掺杂的第二鳍部材料层；
在所述第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；
以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和所述第二鳍部材料层，刻蚀至所述第一鳍部材料层下表面，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部。
形成鳍式场效应晶体管的其他步骤可以参考第一实施例的相关步骤。
场效应晶体管的优点可以参考第一实施例。
第三实施例
第三实施例与第一实施例的区别在于：
在所述基底110上形成所述第一鳍部122和第二鳍部123的方法包括：
参考图10，在所述基底110上形成鳍部结构124。
在具体实施例中，在所述基底110上形成鳍部结构124的方法可以为：
使用沉积法或外延生长法在所述基底110上形成鳍部结构材料层；
在所述鳍部结构材料层上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；
以所述图形化的掩膜层为掩膜，刻蚀所述鳍部结构材料层，刻蚀至所述鳍部结构材料层下表面；
刻蚀所述鳍部结构材料层后，去除所述图形化的掩膜层。
在具体实施例中，所述鳍部结构124的材料为Si或SiGe。
参考图11，在所述鳍部结构侧壁形成侧墙140，所述侧墙140的高度H1小于所述鳍部结构124的高度H2。其中，高出所述侧墙140的鳍部结构为第二鳍部123，侧壁被所述侧墙140覆盖的鳍部结构为第一鳍部122。图11中，为区分所述第一鳍部122和所述第二鳍部123，在所述第一鳍部122和所述第二鳍部123之间使用实线将其分开。
所述侧墙140的形成方法可以参考第一实施例中侧墙140的形成方法。
继续参考图11，在所述鳍部结构124的上表面形成掩膜层131。
形成所述掩膜层131后，对所述侧墙140和所述第一鳍部122进行掺杂，形成具有第一掺杂的第一鳍部122。
在具体实施例中，对所述侧墙140和所述第一鳍部122进行掺杂的方法可以为热扩散、离子注入等本领域所熟知的方法。
使用离子注入对所述侧墙140和所述第一鳍部122进行掺杂的方法包括：
使用离子注入对所述侧墙140进行掺杂；
然后对所述侧墙140进行热处理，热处理过程中，所述侧墙140内掺杂的杂质扩散进入所述第一鳍部122，进而对所述第一鳍部122也进行了掺杂。
参考图12，对所述侧墙140和所述第一鳍部122进行掺杂后，去除所述掩膜层131。
去除所述掩膜层131后，形成横跨所述第一鳍部122和所述第二鳍部123的栅极。
在其他实施例中，对所述侧墙140和所述第一鳍部122进行掺杂后，形成栅极前，也可以去除所述侧墙140。
其他信息可以参考第一实施例。
第四实施例
第四实施例与第三实施例的区别在于：
在所述基底110上形成鳍部结构124的方法为：
在所述基底110上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；
以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底，在基底上形成鳍部结构124；
在基底上形成鳍部结构124后，去除所述图形化的掩膜层。
所述基底110可以为绝缘体上硅基底，所述绝缘体上硅基底包括：底部衬底、位于底部衬底上的介质层和位于介质层上的顶部硅层；所述被刻蚀的部分厚度的基底为顶部硅层。
其他信息可以参考第三实施例。
第五实施例
参考图9，鳍式场效应晶体管，包括：
基底110；
位于所述基底上的第一鳍部122；
位于所述第一鳍部上的第二鳍部123；
横跨所述第一鳍部122和所述第二鳍部123的栅极150。
所述第一鳍部122具有第一掺杂，所述第二鳍部123没有掺杂；或者，
所述第二鳍部123具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度。
所述鳍式场效应晶体管还包括：覆盖所述第一鳍部122全部侧壁的侧墙140。
在其他实施例中，所述侧墙140也可以只覆盖所述第一鳍部122靠近基底的部分侧壁；或者，没有所述侧墙140。
其他材料和结构信息可参考第一实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部，第一掺杂与第二掺杂的类型相同，且第二掺杂浓度小于第一掺杂浓度；或者，
在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部；
形成横跨所述第一鳍部和所述第二鳍部的栅极。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部的方法包括：
在所述基底上形成具有第一掺杂的第一鳍部材料层；
在具有第一掺杂的第一鳍部材料层上形成具有第二掺杂的第二鳍部材料层；
在具有第二掺杂的第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；
以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和具有第二掺杂的第二鳍部材料层，刻蚀至第一鳍部材料层下表面。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部的方法包括：
在所述基底上形成具有第一掺杂的第一鳍部材料层；
在具有第一掺杂的第一鳍部材料层上形成没有掺杂的第二鳍部材料层；
在所述第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；
以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和所述第二鳍部材料层，刻蚀至所述第一鳍部材料层下表面。
4.如权利要求2或3所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一鳍部和第二鳍部后，形成所述栅极前，还包括：
在所述第一鳍部的全部侧壁或靠近基底的部分侧壁形成侧墙。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部的方法包括：
在所述基底上形成鳍部结构；
在所述鳍部结构侧壁形成侧墙，所述侧墙的高度小于所述鳍部结构的高度，高出所述侧墙的鳍部结构为第二鳍部，侧壁被所述侧墙覆盖的鳍部结构为第一鳍部；
在所述鳍部结构的上表面形成掩膜层；
形成所述掩膜层后，对所述侧墙和所述第一鳍部进行掺杂，形成具有第一掺杂的第一鳍部；
形成具有第一掺杂的第一鳍部后，去除所述掩膜层。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，形成鳍部结构的方法为：
在所述基底上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；
以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底，在基底上形成鳍部结构；
在基底上形成鳍部结构后，去除所述图形化的掩膜层。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述基底为绝缘体上硅基底，所述绝缘体上硅基底包括：底部衬底、位于底部衬底上的介质层和位于介质层上的顶部硅层；
所述被刻蚀的部分厚度的基底为顶部硅层。
9.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，形成鳍部结构的方法为：
使用沉积法或外延生长法在所述基底上形成鳍部结构材料层；
在所述鳍部结构材料层上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；
以所述图形化的掩膜层为掩膜，刻蚀所述鳍部结构材料层，刻蚀至所述鳍部结构材料层下表面，形成鳍部结构；
形成鳍部结构后，去除所述图形化的掩膜层。
10.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，形成具有第一掺杂的第一鳍部后，形成所述栅极前，还包括：去除所述侧墙。
11.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一鳍部的材料为Si或SiGe；
所述第二鳍部的材料为Si或SiGe。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一掺杂为p型或n型掺杂。
14.一种鳍式场效应晶体管，其特征在于，包括：
基底；
位于所述基底上的第一鳍部，所述第一鳍部具有第一掺杂；
位于所述第一鳍部上的第二鳍部，所述第二鳍部没有掺杂；或者，
所述第二鳍部具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；
横跨所述第一鳍部和所述第二鳍部的栅极。
15.如权利要求14所述的鳍式场效应晶体管，其特征在于，还包括：
覆盖所述第一鳍部的全部侧壁或靠近基底的部分侧壁的侧墙。
16.如权利要求15所述的鳍式场效应晶体管，其特征在于，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
17.如权利要求14所述的鳍式场效应晶体管，其特征在于，所述第一鳍部的材料为Si或SiGe；
所述第二鳍部的材料为Si或SiGe。
18.如权利要求14所述的鳍式场效应晶体管，其特征在于，所述第一掺杂为p型或n型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310277123.5A CN104282562A (zh) | 2013-07-03 | 2013-07-03 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310277123.5A CN104282562A (zh) | 2013-07-03 | 2013-07-03 | 鳍式场效应晶体管及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104282562A true CN104282562A (zh) | 2015-01-14 |
Family
ID=52257341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310277123.5A Pending CN104282562A (zh) | 2013-07-03 | 2013-07-03 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282562A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816414A (zh) * | 2015-12-02 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107293490A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107359200A (zh) * | 2015-01-15 | 2017-11-17 | 三星电子株式会社 | 具有非对称鳍形图案的半导体器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158764A1 (en) * | 2006-01-10 | 2007-07-12 | Freescale Semiconductor, Inc. | Electronic device including a fin-type transistor structure and a process for forming the electronic device |
| US20100244103A1 (en) * | 2009-03-30 | 2010-09-30 | International Business Machines Corporation | Structure and method of fabricating finfet |
| CN102137445A (zh) * | 2010-09-16 | 2011-07-27 | 华为软件技术有限公司 | 电信网络数据业务流的控制方法、装置和一种通信系统 |
| CN102656699A (zh) * | 2009-12-23 | 2012-09-05 | 英特尔公司 | 非平面锗量子阱装置 |
| WO2013022753A2 (en) * | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
| CN103137445A (zh) * | 2011-12-05 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 形成Finfet掺杂鳍状物的方法 |
| TW201324776A (zh) * | 2011-12-15 | 2013-06-16 | United Microelectronics Corp | 鰭式場效電晶體 |
-
2013
- 2013-07-03 CN CN201310277123.5A patent/CN104282562A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158764A1 (en) * | 2006-01-10 | 2007-07-12 | Freescale Semiconductor, Inc. | Electronic device including a fin-type transistor structure and a process for forming the electronic device |
| US20100244103A1 (en) * | 2009-03-30 | 2010-09-30 | International Business Machines Corporation | Structure and method of fabricating finfet |
| CN102656699A (zh) * | 2009-12-23 | 2012-09-05 | 英特尔公司 | 非平面锗量子阱装置 |
| CN102137445A (zh) * | 2010-09-16 | 2011-07-27 | 华为软件技术有限公司 | 电信网络数据业务流的控制方法、装置和一种通信系统 |
| WO2013022753A2 (en) * | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
| CN103137445A (zh) * | 2011-12-05 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 形成Finfet掺杂鳍状物的方法 |
| TW201324776A (zh) * | 2011-12-15 | 2013-06-16 | United Microelectronics Corp | 鰭式場效電晶體 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107359200A (zh) * | 2015-01-15 | 2017-11-17 | 三星电子株式会社 | 具有非对称鳍形图案的半导体器件 |
| CN106816414A (zh) * | 2015-12-02 | 2017-06-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN106816414B (zh) * | 2015-12-02 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN107293490A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541238B2 (en) | FinFET and fabrication method thereof | |
| US10741453B2 (en) | FinFET device | |
| US8759943B2 (en) | Transistor having notched fin structure and method of making the same | |
| TWI552347B (zh) | 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 | |
| CN107403835B (zh) | 半导体装置及其制作工艺 | |
| CN109427582B (zh) | 半导体结构及其形成方法 | |
| US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| JP2011507231A (ja) | シリコン−ゲルマニウムナノワイヤ構造およびその形成方法 | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| KR102241974B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN109216470B (zh) | 半导体结构及其形成方法 | |
| CN104517847A (zh) | 无结晶体管及其形成方法 | |
| US8928082B2 (en) | JLT (junction-less transistor) device and method for fabricating the same | |
| CN111223778A (zh) | 半导体结构及其形成方法 | |
| CN106935505B (zh) | 鳍式场效应晶体管的形成方法 | |
| US10707305B2 (en) | Method of fabricating tunneling transistor | |
| CN109473398B (zh) | 半导体元件及其制造方法 | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN107591436B (zh) | 鳍式场效应管及其形成方法 | |
| CN104282562A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104347416B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN112582265A (zh) | 半导体结构及其形成方法 | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150114 |
|
| RJ01 | Rejection of invention patent application after publication |