TWI552347B - 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 - Google Patents

使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 Download PDF

Info

Publication number
TWI552347B
TWI552347B TW102128055A TW102128055A TWI552347B TW I552347 B TWI552347 B TW I552347B TW 102128055 A TW102128055 A TW 102128055A TW 102128055 A TW102128055 A TW 102128055A TW I552347 B TWI552347 B TW I552347B
Authority
TW
Taiwan
Prior art keywords
semiconductor
gate structure
layer
dopant
source
Prior art date
Application number
TW102128055A
Other languages
English (en)
Other versions
TW201419539A (zh
Inventor
詹 候尼史奇爾
史帝芬 費拉候史奇
拉夫 尹葛恩
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201419539A publication Critical patent/TW201419539A/zh
Application granted granted Critical
Publication of TWI552347B publication Critical patent/TWI552347B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
一般而言，本揭露係關於積體電路領域並且更尤指其中使用到絕緣體上覆半導體技術的積體電路。
積體電路通常包括大量尤其包括場效電晶體在內的電路元件。在場效電晶體中，可藉由在閘極電極與通道區之間提供電絕緣的閘極絕緣層將閘極電極與通道區分開。所提供的是相鄰的通道區、源極區和汲極區。
通道區、源極區和汲極區係形成於半導體材料中，其中通道區的摻雜不同於源極區和汲極區的摻雜。取決於施加至閘極電極的電壓，可在接通狀態(on-state)與斷開狀態(off-state)之間切換場效電晶體。
為了改良包括場效電晶體在內之積體電路的效能，已提出利用絕緣體上覆半導體技術。在絕緣體上覆半導體技術中，電晶體的源極、通道和汲極區係形成於例如矽的半導體材料薄層中。半導體材料薄層係置於例如矽的半導體材料基底之上、並且係藉由例如二氧化矽的電絕緣材料與基底分開。對照於其中場效電晶體係基於主體 半導體基底(bulk semiconductor substrate)而形成的積體電路，絕緣體絕緣體上覆半導體技術容許降低寄生電容與漏電流以及積體電路關於離子化照射的敏感度。
然而，絕緣體上覆半導體技術具有與其相關聯的某些特定問題，包括所謂的浮體效應(floating body effect)。絕緣體上覆半導體場效電晶體的本體(body)以絕緣基底形成電容器。在此電容器上，電荷可累積並且造成包括場效電晶體閥電壓對其先前狀態的依存性以及通道電導可控制度降低在內的負面效應。
已針對改良絕緣體上覆半導體場效電晶體效能提出各種方法。
美國第2011/0291196 A1號揭露基於絕緣體上覆半導體基底包括FinFET或三閘電晶體的半導體裝置。半導體裝置包括其上方形成有形式通常呈二氧化矽材料之埋置型絕緣層的矽基底。此外，複數半導體晶鰭(fin)係經提供並且代表初始形成於埋置型絕緣層上的矽層「殘料(residues)」。晶鰭包括源極區、汲極區、以及通道區。通道區沿著晶鰭長度方向的擴展(extension)係由包括如多晶矽與間隔件結構(spacer structure)等電極材料的閘極電極結構所決定。閘極介電材料於晶鰭側壁以及晶鰭頂部表面上(若屬三閘電晶體)使電極材料與通道區的半導體材料分開。
其中通道區係形成於晶鰭中的電晶體可具有改良的通道可控制性。
此外，已提出完全空乏型場效電晶體。完全空乏型場效電晶體係使用絕緣體上覆半導體結構予以形成，其中置於絕緣體層上的半導體層具有小於通道空乏寬度的厚度。因此，電荷以及從而場效電晶體的本體電位是固定的，其有助於避免或至少降低浮體效應並且改良通道可控制性。
完全空乏型場效電晶體的製造將參照第1圖予以說明。
第1圖表示半導體結構100的概要剖面圖。半導體結構包括基底101。在基底101上，形成的是電絕緣層102。半導體層103係形成於電絕緣層102上。基底101、電絕緣層102、以及半導體層103提供絕緣體上覆半導體結構。
可包括有淺凹槽隔離結構(shallow trench isolation structure)的凹槽隔離104使半導體層103其中形成有完全空乏型場效電晶體105之主動區的一部位與半導體層103的其它部位(圖未示)分開。閘極結構106係置於半導體層103上。閘極結構106包括其可包括介電常數大於二氧化矽之高k材料的閘極絕緣層107以及包括有金屬部位108與多晶矽部位109的閘極電極110。與閘極電極110相鄰提供的是藉由襯裡層(liner layer)與閘極電極110分開的側壁間隔件112。場效電晶體105再包括與閘極結構106相鄰的源極區114和汲極區116。源極區114與汲極區116其摻雜不同於閘極電極110下方的通道區115，並 且可包括在側壁間隔件112下方擴展的源極與汲極擴展部。
這些特徵係使用包括氧化、結合(bonding)、切割(cleaving)、和研磨半導體晶圓而提供絕緣體上覆半導體結構的技術，以及如沉積、氧化、光微影、蝕刻、和離子佈植等用於形成場效電晶體的技術予以形成。
尤其是，源極區114和汲極區116的形成、以及源極與汲極擴展部的形成可包括第1圖中箭號113所概示的一或多道離子佈植製程。
在離子佈植製程中，半導體基底100係以摻質的加能離子(energetic ions)予以撞擊。離子係納入(incorporated into)半導體層103的半導體材料內並且提供源極區114和汲極區116的摻雜。通道區115係藉由閘極結構106而免於離子。儘管用於形成源極區114和汲極區116的離子佈植製程可在形成側壁間隔件112之後予以進行，用於形成源極和汲極擴展部的離子佈植仍可在形成側壁間隔件112之前予以進行。
然而，由於半導體層103部位在離子佈植製程中利用加能離子的撞擊，半導體層103材料的晶體結構可遭到破壞，以至於可在源極區114與汲極區116中、並且也有可能在源極與汲極擴展部中得到非晶材料。
因此，半導體層103相鄰閘極結構106的部位遭到非晶化(amorphized)。由於具有薄半導體層103之絕緣體上覆半導體結構用於形成完全空乏型場效電晶體105 而在非晶化材料下方實質未留有晶體半導體材料，故無法藉由熱退火製程使非晶化材料輕易地重新恢復(re-healed)。
源極區114和汲極區116的非晶結構可在通道區115與源極區114之間以及在通道區115與汲極區116之間導致電阻上升。此外，源極區114和汲極區116的非晶結構可導致分別電連接於源極區114與汲極區116之間的接觸電阻提升、並且導致場效電晶體105的漏電流增加。
完全空乏型場效電晶體類似如上所述的問題也可在形成絕緣體上覆半導體FinFET或三閘電晶體時出現。
鑑於上述情形，本揭露提供其可克服或至少降低前述某些或所有問題的裝置及方法。
本文所揭露的描述性方法包括提供包含基底、位於基底上之電絕緣層以及位於電絕緣層上之半導體特徵的半導體結構。閘極結構係形成於半導體特徵上。經原位摻雜的半導體材料係沉積在半導體特徵相鄰閘極結構的部位上。摻質從經原位摻雜的半導體材料擴散到半導體特徵相鄰閘極結構的部位。摻質進入半導體特徵相鄰閘極結構部位的擴散在半導體特徵中形成經摻雜的源極和汲極區。
本文所述的另一描述性方法包含提供半導體結構，該半導體結構包含半導體基底、位於基底上之一層電絕緣材料、位於電絕緣材料上之第一半導體特徵以及 位於電絕緣材料上之第二半導體特徵。第一閘極結構係形成於第一半導體特徵上，以及第二閘極結構係形成於第二半導體特徵上。形成有第一遮罩(mask)。第一遮罩覆蓋第二閘極結構和第二半導體特徵並且未覆蓋第一閘極結構和第一半導體特徵。第一經原位摻雜半導體材料係沉積在相鄰第一閘極結構的第一半導體特徵上。第一經原位摻雜半導體材料包括第一摻質。移除第一遮罩，並且形成第二遮罩。第二遮罩覆蓋第一閘極結構和第一半導體特徵並且未覆蓋第二閘極結構和第二半導體特徵。第二經原位摻雜半導體材料係沉積在相鄰第二閘極結構的第二半導體特徵上。第二經原位摻雜半導體材料包括不同於第一摻質的第二摻質。移除第二遮罩，並且進行退火製程。在退火製程中，一部分第一摻質從第一經原位摻雜半導體材料擴散到相鄰第一閘極結構的第一半導體特徵的部位內。一部分第二摻質從第二經原位摻雜半導體材料擴散到相鄰第二閘極結構的第二半導體特徵的部位內。
本文所揭露的描述性裝置包括半導體結構。半導體結構包括半導體基底、位於半導體基底上的電絕緣材料以及位於電絕緣材炓上的半導體特徵。閘極結構係置於半導體特徵上。凸起源極區和凸起汲極區係相鄰閘極結構置於半導體特徵上。半導體特徵在凸起源極區和凸起汲極區下方的部位其摻雜不同於半導體特徵在閘極結構下方的部位，並且包括相同於凸起源極區和凸起汲極區的摻質。半導體特徵在凸起源極區下方和凸起汲極區下方的 部位具有實質單晶結構。
100‧‧‧半導體結構
101‧‧‧基底
102‧‧‧電絕緣層
103‧‧‧半導體層
104‧‧‧凹槽隔離
105‧‧‧場效電晶體
106‧‧‧閘極結構
107‧‧‧閘極絕緣層
108‧‧‧金屬部位
109‧‧‧多晶矽部位
110‧‧‧閘極電極
112‧‧‧側壁間隔件
113‧‧‧箭號
114‧‧‧源極區
115‧‧‧通道區
116‧‧‧汲極區
200‧‧‧半導體結構
201‧‧‧基底
202‧‧‧電絕緣層
203‧‧‧半導體層
204、205、206‧‧‧凹槽隔離部
207‧‧‧場效電晶體
208‧‧‧另一場效電晶體
209‧‧‧閘極絕緣層
210‧‧‧金屬部位
211‧‧‧多晶矽部位
212‧‧‧閘極電極
213‧‧‧襯裡層
214‧‧‧側壁間隔件
215‧‧‧封裝件
216、217、218、219‧‧‧層件
220‧‧‧閘極絕緣層
221‧‧‧金屬部位
222‧‧‧多晶矽部位
223‧‧‧閘極電極
224‧‧‧襯裡層
225‧‧‧側壁間隔件
226‧‧‧封裝件
227、228、229、230‧‧‧層件
231‧‧‧遮罩
232‧‧‧箭號、沉積製程
233‧‧‧凸起源極區
234‧‧‧凸起汲極區
235‧‧‧沉積製程
236‧‧‧遮罩
237‧‧‧凸起源極區
238‧‧‧凸起汲極區
239‧‧‧源極區
240‧‧‧汲極區
241‧‧‧源極區
242‧‧‧汲極區
243、244、245、246、247、248‧‧‧矽化物區
249‧‧‧閘極結構
250‧‧‧閘極結構
300‧‧‧半導體結構
301‧‧‧基底
302‧‧‧電絕緣層
303‧‧‧導電半導體特徵
304、305、306‧‧‧細長型半導體線
401‧‧‧虛擬閘極電極
402‧‧‧虛擬閘極絕緣層
403‧‧‧側壁間隔件
404‧‧‧閘極結構
405‧‧‧源極側部
406‧‧‧汲極側部
501‧‧‧凸起源極區
502‧‧‧凸起汲極區
503、504‧‧‧矽化物區
505‧‧‧源極區
506‧‧‧汲極區
601‧‧‧介電層
701‧‧‧凹部
801‧‧‧閘極絕緣層
802‧‧‧閘極電極
進一步具體實施例係界定在附加申請專利範圍內並且參照附圖經由底下的詳細說明將變得更顯而易知，其中：第1圖表示習知絕緣體上覆半導體在製造程序階段中的概要剖面圖；第2a至2d圖表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的概要剖面圖；第3a、3b和3c圖分別表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的上視圖和剖面圖；第4a、4b和4c圖分別表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的上視圖和剖面圖；第5a、5b和5c圖分別表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的上視圖和剖面圖；第6a、6b和6c圖分別表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的上視圖和剖面圖；第7a、7b和7c圖分別表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的上視圖和剖面圖；以及第8a、8b和8c圖分別表示根據具體實施例的半導體結構在根據具體實施例的方法階段中的上視圖和剖面圖。
儘管本揭露係參照如下文詳細說明所述的 具體實施例以及在圖式中予以說明，應理解下文的詳細說明以及圖式用意不在於限制本文所揭露的技術主題於所揭露的特殊描述性具體實施例，反而所述描述性具體實施例僅示例本揭露的各種態樣，其範疇係由附加的申請專利範圍所界定。
第2a圖表示根據具體實施例的半導體結構200在用於製造根據具體實施例之半導體結構之方法的第一階段中的剖面圖。
半導體結構200包括半導體基底201。半導體基底201可提供如矽之半導體材料的晶圓形式。可在基底201上形成電絕緣層202和半導體層203。基底201、電絕緣層202和半導體層203提供絕緣體上覆半導體基底。
電絕緣層202可包括如二氧化矽的介電材料，並且可為厚度範圍由大約10奈米(nm)至大約20奈米的超薄埋置型氧化物(UT-BOX)。
半導體層203可包括矽。在其中半導體層203包括有矽的具體實施例中，半導體層203可包括應變矽或非應變矽。在某些具體實施例中，半導體層203可包括不同於矽的半導體材料，例如矽鍺、矽碳化物或例如砷化鎵之類的III-V族材料。
半導體層203可具有適用於形成完全空乏型場效電晶體的厚度，例如範圍由大約5奈米到大約8奈米的厚度。
半導體結構200再包括可使半導體層203 之部位彼此分開並且可在半導體層203的部位之間提供電絕緣的凹槽隔離部204、205、206。半導體層203由凹槽隔離部204、205所包圍的部位可提供其由形成有場效電晶體207主動區的半導體特徵，以及半導體層203由凹槽隔離部205、206所包圍的部位可提供其中形成有另一場效電晶體208主動區的半導體特徵。在具體實施例中，某些或所有凹槽隔離部204、205、206可為部分連續凹槽隔離結構。
場效電晶體207包括在半導體層203由凹槽隔離部204、205所包圍部位上形成的閘極結構249。閘極結構249包括閘極絕緣層209和閘極電極212。閘極電極212可包括金屬部位210和多晶矽部位211。
在具體實施例中，閘極絕緣層209可由介電常數高於二氧化矽的介電材料所製成，例如大於四的介電常數。閘極絕緣層209可包括鉿矽氮氧化物(HfSiON)及/或二氧化鉿(HfO2)。
閘極電極212的金屬部位210可包括適用於將閘極電極212之工函數(work function)適配(adapting to)於半導體層203半導體材料之工函數的金屬。閘極電極212之金屬部位210的材料可取決於電晶體207是p型通道電晶體或n型通道電晶體。在其中電晶體207為n型通道電晶體的具體實施例中，金屬可包括La、LaN或TiN。在其中電晶體207為p型通道電晶體的具體實施例中，金屬可包括AI、AIN或TiN。
在其它具體實施例中，閘極絕緣層209可包 括二氧化矽、以及閘極電極212可由直接置於閘極絕緣層209上的多晶矽所製成。
封裝件215(encapsulation)可置於閘極電極212上。封裝件215可包括複數層件216、217、218、219，其中層件216、218係由第一材料所製成，以及層件217、219係由第二材料所製成。
第一材料與第二材料可經選擇致使其可互相選擇性蝕刻。在材料相對於另一材料的選擇性蝕刻中，當兩材料係曝露於選擇性蝕刻製程中所用的蝕刻劑時，材料的蝕刻率(etch rate)大於另一材料的蝕刻率，以至於材料相較於另一材料受到蝕刻劑影響的程度較大。在具體實施例中，封裝件215的層件216、218可包括二氧化矽，以及封裝件215的層件217、219可包括氮化矽。
閘極結構249再包括相鄰閘極電極212的側壁間隔件214。襯裡層213可置於閘極電極212與側壁間隔件214之間。側壁間隔件214可包括二氧化矽，以及襯裡層213可包括氮化矽。在其它具體實施例中，側壁間隔件214可包括氮化矽，以及襯裡層213可包括二氧化矽。
側壁間隔件214可具有以垂直於閘極電極212側表面方向測量大約8奈米的厚度，以及襯裡層213可具有大約4.5奈米的厚度。
類似於電晶體207，電晶體208包括閘極結構250。閘極結構250係形成於半導體層203由凹槽隔離部205、206所包圍的部位上。閘極結構250可包括閘極絕 緣層220以及包括有金屬部位221與多晶矽部位222的閘極電極223。封裝件226可置於閘極電極223上，其中封裝件226包括例如二氧化矽之第一材料製成的層件227、229、以及例如氮化矽之第二材料製成的層件228、230，其中第一材料和第二材料可互相選擇性蝕刻。在其它具體實施例中，可略去閘極電極223的金屬部位221，以及閘極電極223可由直接置於閘極絕緣層220上的多晶矽所製成。
電晶體208之閘極電極223和閘極絕緣層220的進一步特徵可相當於電晶體207之閘極電極212和閘極絕緣層209的特徵，然而，其中不同的材料可予以用於閘極電極212、223的金屬部位210、221。在具體實施例中，電晶體207可為n型通道電晶體，其中閘極電極212的金屬部位210包括La、LaN或TiN，以及電晶體208可為p型通道電晶體，其中閘極電極223的金屬部位221包括AI、AIN或TiN。
側壁間隔件225可相鄰閘極電極223而置，在閘極223與側壁間隔件225之間具有襯裡層224。側壁間隔件225和襯裡層224可具有相當於上述電晶體207之襯裡層213和側壁間隔件214的特徵。
為了提供半導體結構200的上述特徵，包括有基底201之絕緣體上覆半導體結構、電絕緣層202和半導體層203的形成可藉由形成包括兩晶圓結合之絕緣體上覆半導體結構的技術，其中至少一晶圓具有一層電絕緣層 202介電材料形成於其上，隨選性地(optionally)於其中氫已佈植到晶圓內的位置切割其中一晶圓，並且研磨所切割晶圓的半導體材料以提供由已切割晶圓之一部分所製成的半導體層203的平滑表面。
其後，可形成凹槽隔離部204、205、206。凹槽隔離部204、205、206可為淺凹槽隔離結構並且可藉由包括光微影、蝕刻、氧化及沉積在內用於形成淺凹槽隔離結構的技術予以形成。
然後，可藉由沉積閘極絕緣層209、220的材料、金屬部位210、221、閘極電極212、223的多晶部位211、222以及封裝件215、226的層件216至219和227至230，並且利用光微影和蝕刻製程結構化材料形成閘極絕緣層209、220、閘極電極212、223以及封裝件215、226。
其後，可藉由如原子層沉積等沉積技術沉積襯裡層213、224的材料並且可形成側壁間隔件214、225。側壁間隔件214、225的形成可包括實質等向性沉積一層側壁間隔件214、225的材料。
在其中測壁間隔件214、225包括二氧化矽的具體實施例中，可為了在半導體結構200上沉積一層二氧化矽而進行其中矽酸四乙酯(TEOS)係當作反應氣體(reactant gas)、並且化學氣相沉積製程係以相對較低壓力予以實施的化學氣相沉積製程。化學氣相沉積製程的特徵可相當於用於形成二氧化矽層的已知LPTEOS沉積製程。在其它具體實施例中，形成側壁間隔件214、225的材料層 可藉由例如高溫氧化(HTO)的其它製程形成。在其中側壁間隔件214、225包括氮化矽的具體實施例中，可在半導體結構200上實質等向沉積氮化矽。
在實質等向沉積一層側壁間隔件214、225的材料之後，可進行例如反應式離子蝕刻製程的異向性蝕刻製程以供移除半導體結構200表面實質水平部位上的部分層件，例如部分材料層203表面和封裝件215、226頂部表面，而如閘極電極212、226側壁等半導體結構200斜面上的部分層件則留在半導體結構200的表面上。
襯裡層213、224可當作異向性蝕刻製程用蝕刻中止層(etch stop layers)。在形成側壁間隔件214、231之後，可移除部份襯裡層213、224，並且可在電晶體208上形成遮罩231。遮罩231覆蓋電晶體208但未覆蓋電晶體207。尤其是，遮罩231未覆蓋電晶體207的閘極結構249以及半導體層203相鄰閘極結構249的部位。
遮罩231可為硬罩(hardmask)，例如包括氮化矽的硬罩，並且可藉由沉積一層遮罩231材料並且藉由光微影和蝕刻結構化材料。
在形成遮罩231之後，可藉由第2a圖中箭號232所概示的沉積製程在半導體層203相鄰閘極結構249的部位上沉積半導體材料。
沉積製程232可為選擇性沉積製程，例如選擇性磊晶生長製程，其係適用將半導體材料沉積在半導體層203相鄰閘極結構249的曝露部位上但不在半導體結構 200其表面以不同於半導體層203材料的材料所覆蓋的部位上。
尤其是，可改變(adapt)沉積製程232以使得實質上無半導體材料沉積或僅沉積少量半導體材料於二氧化矽及/或氮化矽上。因此，凹槽隔離結構204、205、側壁間隔件214、襯裡層213以及封裝件215最上層219的曝露部位上實質未沉積半導體材料或僅沉積少量半導體材料。此外，實質無半導體材料沉積或僅沉積少量半導體材料於遮罩231上。
藉由沉積製程232在半導體層203相鄰閘極結構249的曝露部位上半導體材料的沉積形成相鄰閘極結構249的凸起汲極區234和凸起源極區233。
在具體實施例中，凸起源極區233和凸起汲極區234可包括矽。在此等具體實施例中，沉積製程232可為矽選擇性沉積用的選擇性磊晶生長製程。尤其是，沉積製程232可為化學氣相沉積製程或電漿增強型化學氣相沉積製程，其中使用的是如SiCl4、SiHCl3或SiH2Cl2等包括氯的反應氣體及/或其中使用的是例如HCl等包括氯還有如SiH4或Si2H6等包括矽的化合物。氯原子可與沉積在二氧化矽或氮化矽上的矽起化學反應並且產生可從反應室予以抽出的氣態反應產物，而包括結晶矽在內沉積於半導體結構200表面上的矽可留在半導體結構200上並且形成凸起源極區233和凸起汲極區234。
沉積製程232不一定要是如上所述的化學 氣相沉積製程或電漿增強型化學氣相沉積製程。或者，也可使用分子束磊晶(MBE)或有機金屬化學氣相沉積(MOCVD)。
此外，凸起源極區233和凸起汲極區234不一定要由矽所製成。在具體實施例中，凸起源極區233和凸起汲極區234可包括如矽鍺或矽碳化物等化合物半導體材料。用於在半導體層203上選擇性沉積矽鍺或矽碳化物的沉積技術可包括化學氣相沉積、電漿增強型化學氣相沉積、分子束磊晶或有機金屬化學氣相沉積。形成凸起源極區233和凸起汲極區234的半導體材料不同於半導體層203材料，由於半導體層203材料與凸起源極和汲極區233、234的晶格常數不同，而可有助於在閘極電極212下方電晶體207的通道區中提供彈性應變。可藉由對凸起源極區233和凸起汲極區234選擇適當材料改變應變類型(拉伸或壓縮)。凸起源極和汲極區用材料包括矽碳化物，其可有助於在形成於包含矽、以及矽鍺之半導層203上時於n型電晶體中提供適用於增加電子遷移率的彈性應變，其可在形成於包含矽之半導體層203上時於p型電晶體中適用於提升電子遷移率的彈性應變。
可改變沉積製程232而得以摻雜凸起源極區233和凸起汲極區234的半導體材料。為此，可在沉積製程232期間供應其可為包括摻質之化合物或呈原子或分子形式之摻質的摻質種類。因此，摻質係納入凸起源極區233和凸起汲極區234的半導體材料內，以及凸起源極區 233和凸起汲極區234係由經摻雜的半導體材料所製成。在其中電晶體207為n型通道場效電晶體的具體實施例中，可在沉積製程232期間藉由供應如磷化氫(PH3)或砷化氫(AsH3)等摻質種類在凸起源極區233和凸起汲極區234的半導體材料內含括如磷(P)或砷(As)等n型摻質。在其中電晶體體207為p型通道場效電晶體的具體實施例中，可在沉積製程232期間藉由供應如硼、二氟化硼(BF2)及/或乙硼烷(B2H6)等摻質種類以如硼之類的p型摻質摻雜凸起源極區233和凸起汲極區234。
第2b圖表示半導體結構200在製造程序隨後階段中的概要剖面圖。
在沉積凸起源極區233和凸起汲極區234的半導體材料之後可移除遮罩231。為此，可使用相對半導體結構200其它材料適用於選擇性移除遮罩231材料的蝕刻製程。尤其是，可改變蝕刻製程以選擇性移除遮罩231的材料相對於側壁間隔件225、凹槽隔離部204、205、206的材料和半導體材料或材料層203的半導體材料及凸起源極與汲極區233、234。在其中遮罩231包括氮化矽的具體實施例中，凹槽隔離部204、205、206包括二氧化矽以及包括二氧化矽的側壁間隔件214、225，可使用如利用磷酸(H3PO4)之濕蝕刻製程或例如使用包括例如CHF3及/或C2F2在內之蝕刻氣體之反應式離子蝕刻(RIE)之乾蝕刻製程等蝕刻製程以供選擇性移除關於二氧化矽的氮化矽以及如矽、矽鍺及/或矽碳化物等半導體材料。
如以上詳述，封裝件215的最上層219可包括氮化矽。因此，在其遮罩231包括氮化矽的具體實施例中，於移除遮罩231時，也可移除封裝件215的最上層219。如二氧化矽等不同材料所製成的層件218可當作蝕刻中止層，保護層件218下方封裝件215之層件216、217和閘極結構249之部位免受蝕刻劑所影響。類似地，在移除遮罩231時，可移除封裝件226的最上層230。
可在例如其中使用有稀氫氟酸(DHF)之清理製程的遮罩231移除之後進行清理製程期間移除封裝件215的層件218和封裝件226的層件229。
在移除遮罩231之後，可在電晶體207上方形成遮罩236。遮罩236覆蓋閘極結構249、半導體層203在電晶體207中的部位以及凸起源極與汲極區233、234，並且未覆蓋電晶體208。尤其是，遮罩236未覆蓋半導體層203相鄰閘極結構250的部位。
遮罩236可藉由在半導體結構200上沉積一層例如氮化矽的遮罩236材料並且藉由光微影和蝕刻圖案化此層件以致移除此層件在電晶體208上之部位而予以形成。
在形成遮罩236之後，可進行沉積製程235用於在半導體層203相鄰閘極結構250的部位上沉積半導體材料。類似於以上關於第2a圖所述的沉積製程232，沉積製程235可為選擇性沉積製程，例如選擇性磊晶生長製程，其中半導體材料係沉積在半導體層203相鄰閘極結構 250的曝露部位，但僅少量半導體材料或實質無半導體材料係沉積於遮罩236、凹槽隔離部205、206、側壁間隔件225以及封裝件226的層件228上。
為了進行沉積製程235，可使用上述沉積製程232中任一技術。然而，凸起源極區237與凸起汲極區238的材料不一定要等同於凸起源極區233與凸起汲極區234的材料。尤其是，在電晶體207為p型通道電晶體與n型通道電晶體之其一以及電晶體208為p型通道電晶體與n型通道電晶體之另一的具體實施例中，可改變沉積製程235中所沉積凸起源極區237與凸起汲極區238的材料以提供材料層230在電晶體208中之部位不同於材料層230在電晶體207中之部位的應變類型。
在沉積製程期間，可供應摻質，以至於凸起源極區237與凸起汲極區238係根據電晶體208的類型(p型通道或n型通道)予以原位摻雜。
沉積製程235的進一步特徵可相當於上述沉積製程232的特徵。
第2c圖表示半導體結構200在製造程序隨後階段中的概要剖面圖。
在電晶體208中形成凸起源極區237與凸起汲極區238之後，可由相同於遮罩236之材料所製成的封裝件215、226之層件217、228和遮罩236其移除可藉由適用於選擇性移除相對如凹槽隔離部204、205、206、側壁間隔件214、225以及封裝件215、226之層件216、227 等半導體結構200其它材料之遮罩236材料的蝕刻製程。用於移除遮罩236的蝕刻製程具有特徵相當於上述用於移除遮罩231之蝕刻製程的特徵。
移除遮罩236之後，可進行退火製程。退火製程可為熱退火製程，如快速熱退火，其中半導體結構200係以來自燈件或雷射的輻射(radiation)予以照射。半導體結構200對輻射的吸收可使半導體結構200的溫度升高。在其它具體實施例中，可在烘箱(oven)內進行退火製程。退火製程可於大約550℃至大約700℃的溫度範圍進行，並且可於大約15分鐘至大約45分鐘的時間範圍進行。
退火製程使凸起源極區233與凸起汲極區234中一部分摻質擴散到閘極結構249下方的材料層203的部位內。此外，在退火製程期間，在電晶體208中的凸起源極區237與凸起汲極區238中一部分摻質可擴散到半導體層203在電晶體208中的部位內。
摻質擴散造成源極區239在凸起源極區203下方形成以及汲極區240在凸起汲極區234下方形成。由於摻質可依基底201的厚度方向(垂直第2c圖的圖式平面)以及垂直於基底201厚度方向的橫向(lateral directions)(平行第2c圖的圖式平面)同時擴散，來自凸起源極區233與凸起汲極區234的摻質可擴散到半導體層203在側壁間隔件214下方及/或閘極電極211下方的部位內。因此，源極區239與汲極區240可與閘極結構249具有重疊部(overlap)，類似於以上參照第1圖所述的源極與汲極擴展。 然而，可選擇退火製程的溫度及持續時間而在閘極電極212下方一部位其內實質未出現摻質擴散。此部位提供電晶體207的通道區。
類似地，由於摻質從凸起源極與汲極區237、238擴散到半導體層203在電晶體208中的部位，故電晶體208中源極區241係形成於凸起源極區237下方以及汲極區242係形成於凸起汲極區238下方。由於摻質擴散到垂直於基底201厚度方向的橫向內，故源極區241與汲極區242可與閘極結構250具有重疊部。然而，半導體層203在閘極電極226下方有一部位其內實質未出現摻質擴散。此部位提供電晶體208的通道區。
因此，在退火製程中，可形成經摻雜源極區239、241以及經摻雜汲極區240、242，其中不需要離子佈植製程。因此，可避免離子佈植製程如半導體材料非晶化等負面效應，其可有助於提供各別電晶體207、208之源極與汲極區239、240、241、242和通道區之間較低的電阻、電晶體207、208驅動電流的改良、電晶體207、208較低的漏電流、及/或包含有電晶體207、208之積體電路生產時較佳的良率。
在退火製程之前，或至少在沉積製程232、235之前，半導體層203在閘極電極212下方之部位的摻雜可實質等於半導體結構203相鄰閘極結構249之部位的摻雜，其中源極與汲極區239、240將在退火製程中形成。
類似地，在退火製程之前，或至少在沉積 製程232、235之前，半導體層203在閘極電極223下方之部位的摻雜可實質等於半導體層203相鄰閘極結構250之部位的摻質，其中源極與汲極區241、242將在退火製程中形成。
在具體實施例中，退火製程之前半導體層203在電晶體207、208中之部位裡的摻質濃度可約等於形成閘極結構249、250之前半導體層203中的初始摻質濃度，或半導體層203在電晶體207、208中的部位在退火製程之前可實質未經摻雜。
第2d圖表示半導體結構200在製造程序隨後階段中的概要剖面圖。
在其中形成源極區239、241和汲極區240、242的退火製程之後，可在電晶體207的凸起源極區233、閘極電極212之多晶矽部位211以及凸起汲極區234中形成矽化物區243、244、245。類似地，可在電晶體208的凸起源極區237、閘極電極223之多晶矽部位222以及凸起汲極區238中形成矽化物區246、247、248。
為此，藉由蝕刻製程移除封裝件215的層件216和封裝件226的層件227之後，可在半導體結構200上沉積一層如鎳、鈷、鉑、鈦、鎢或鎳鉑合金之類的金屬，並且可進行進一步退火製程用於在凸起源極區233、237、閘極電極212、223之多晶矽部位211、222以及凸起汲極區234、238中的金屬與半導體材料之間引發化學反應。其後，可藉由蝕刻製程移除未與半導體材料反應的金屬殘料。
對照於其中未形成矽化物區243、244、245、246、247、248的具體實施例，矽化物區243、244、245、246、247、248可提供電晶體207、208之間較低的接觸電阻以及連接至電晶體207、208用的電接觸。
將參照第3a至8c圖說明進一步具體實施例。
第3a圖表示根據具體實施例之半導體結構300在根據具體實施例的製造程序階段中的概要上視圖。第3b圖表示半導體結構300沿著劃線A-A的概要剖面圖以及第3c圖表示半導體結構300沿著劃線B-B的概要剖面圖。
半導體結構300包括可由如矽之類半導體材料所製成的基底301、可由如二氧化矽之類介電材料所製成的電絕緣層302、以及在電絕緣層302上所形成細長型半導體線304、305、306組成之導電半導體特徵303。
半導體特徵303可包括矽或如矽鍺、矽碳化物或如砷化鎵等III-V族半導體材料之類的另一種半導體材料。
半導體結構300可如下文予以形成。所提供的是絕緣體上覆半導體結構。絕緣體上覆半導體結構包括基底301、電絕緣層302以及一層要由其形成半導體特徵303的半導體材料。在具體實施例中，絕緣體上覆半導體結構可為極薄型絕緣體上覆半導體(ETSOI)結構，其中電絕緣層302具有範圍從大約10奈米到大約20奈米的厚度， 以及半導體材料層具有範圍從大約5奈米到大約8奈米的厚度。
用於提供絕緣體上覆半導體結構的技術可相當於以上在第2a圖說明前文中所述包括有基底201、電絕緣層202以及半導體層203之絕緣體上覆半導體結構的形成技術。
半導體材料層可使用光微影和蝕刻技術予以結構化以供形成細長型半導體線304、305、306。在結構化層此半導體材料時，移除細長型半導體線304、305、306之間的半導體材料，而半導體材料層留在電絕緣層302上的部位則形成細長型半導體線304、305、306。
細長型半導體線304、305、306依細長型半導體線304、305、306長度方向(與第3a圖的圖示呈垂直以及與第3c圖的圖示呈水平)的延伸可大於細長型半導體線304、305、306依細長型半導體線304、305、306寬度方向(與第3a與3b圖的圖示呈水平)的延伸。
在具體實施例中，細長型半導體線304、305、306依寬度方向的延伸範圍如同細長型半導體線304、305、306由其形成之半導體材料層的厚度。在具體實施例中，細長型半導體線304、305、306可具有範圍從大約5奈米到大約8奈米的寬度，並且可形成奈米線。在其它具體實施例中，細長型半導體線304、305、306的寬度及/或細長型半導體線304、305、306的厚度可較大。
為了光微影形成具有範圍從大約5奈米到 大約8奈米之寬度的細長型半導體線304、305、306，可使用其容許形成尺寸實質小於光微影製程中所用輻射波長之特徵的複數圖案化技術。
第4a、4b、以及4c圖表示半導體結構300在製造程序隨後階段中的概要圖。第4a圖表示半導體結構300的概要上視圖，以及第4b和4c圖分別表示沿著劃線A-A和B-B的概要剖面圖。
虛擬閘極絕緣層402和虛擬閘極電極401係在細長型半導體線304、305、306上形成。可利用如化學氣相沉積及/或電漿增強型化學氣相沉積等沉積製程藉由沉積例如一層厚度範圍從大約2奈米到大約3奈米之二氧化矽的一層虛擬閘極絕緣層材料以及例如一層厚度範圍從大約40奈米到大約60奈米之一層多晶矽的一層虛擬閘極電極材料、並且利用光微影和蝕刻圖案化虛擬閘極絕緣材料和虛擬閘極電極材料的層件而形成虛擬閘極絕緣層402和虛擬閘極電極401。
可相鄰閘極電極401形成側壁間隔件403。側壁間隔件401可包括氮化矽。類似於以上第2a至2d圖具體實施例前文中所述側壁間隔件214、225的形成，可藉由實質等向性沉積一層側壁間隔件403材料並且進行異向性蝕刻製程而形成側壁間隔件。在一些具體實施例中，類似於上述襯裡層213、224的襯裡層(圖未示)可置於閘極電極401與側壁間隔件403之間。
虛擬閘極絕緣層402、虛擬閘極電極401、 側壁間隔件403以及隨選性襯裡層形成閘極結構404。
閘極結構404具有源極側405和汲極側406，其中源極側405和汲極側406係置於閘極結構404的相對側。閘極結構404未覆蓋整體細長型半導體線304、305、306。反而，細長型半導體線304、305、306在閘極結構404之源極側405和汲極側406上的部位係未被閘極結構404所覆蓋。因此，細長型半導體線304、305、306從閘極結構404的源極側405延伸到汲極側406。
第5a、5b和5c圖表示半導體結構300在製造程序隨後階段中的概要圖。第5a圖表示半導體結構300的概要上視圖，以及第5b和5c圖分別表示沿劃線A-A和B-B的概要剖面圖。
凸起源極區501係形成於閘極結構404的源極側405上。閘極結構404的汲極側406上形成有凸起汲極區502。
可藉由在細長型半導體線304、305、306相鄰閘極結構404的部位上沉積經原位摻雜半導體材料而形成凸起源極區501和凸起汲極區502。凸起源極區501和凸起汲極區502的摻質類型可相當於電晶體要在半導體結構300形成的類型。尤其是，在其中要形成p型通道場效電晶體的具體實施例中，凸起源極區501和凸起汲極區502可包括p型摻質，以及在其中要形成n型通道場效電晶體的具體實施例中，凸起源極區501和凸起汲極區502可包 括n型摻質。
凸起源極區501和凸起汲極區502的材料可如同形成細長型半導體線304、305、306所用的材料，或者不同的材料可用於凸起源極區501和凸起汲極區502，另一方面，並且用於細長型半導體線304、305、306，另一方面，用以提供如第2a至2d圖具體實施例中凸起源極和汲極233、234、237、238前文說明中所詳述細長型半導體線304、305、306中的應變。
凸起源極區501和凸起汲極區502的形成可包括選擇性磊晶生長製程，其中凸起源極區501和凸起汲極區502的材料係沉積在細長型半導體線304、305、306的曝露部位上，但在閘極結構404上實質未出現材料沉積。在其中虛擬閘極電極401包括多晶矽的具體實施例中，一或多封裝層類似於前文第2a至2d圖具體實施例中所述封裝件215、226之層件(圖未示)，例如氮化矽層，可予以在虛擬閘極電極401上形成以至於虛擬閘極電極401上實質未出現無材料沉積或僅有少量材料沉積。
在具體實施例中，形成凸起源極區501和凸起汲極區502期間可由例如含氮化矽硬罩的遮罩覆蓋半導體結構300的部位未在第5a至5c圖中顯示，以及可藉由例如硬罩之遮罩覆蓋半導體結構300的部位顯示於第5a至5c圖中，時值凸起源極與汲極區類似於形成於第5a至5c圖未顯示的半導體結構300其他部位中的凸起源極區501、502。因此，可在半導體基底300的不同部位中形成 經不同摻雜的凸起源極和汲極區。
在形成凸起源極區501和凸起汲極區502之後，可進行用於將摻質從凸起源極區501和凸起汲極區502擴散到細長型半導體線304、305、306相鄰閘極結構404之部位內的退火製程。因此可在各條細長型半導體線304、305、306中形成源極區505和汲極區506。由於來自凸起源極區501和凸起汲極區502的摻質可依平行於基底301之厚度方向(垂直第5b和5c圖的圖示)以及半導體300之橫向(平行第5b和5c圖的圖示)二者擴散，源極區505和汲極區506的部位可在閘極結構404下方擴展。
因此，在退火製程中，可在細長型半導體線304、305、306中形成經摻雜的源極和汲極區505、506而無需可能導致細長型半導體線304、305、306半導體材料非晶化的離子佈植製程。在退火製程之前，或至少在形成凸起源極區501和凸起汲極區502之前，細長型半導體線其中將在退火製程中形成源極區505和汲極區506之部位中的摻質濃度可實質等於閘極結構404下方細長型半導體線304、305、306其中置有通道區的部位中的摻質濃度，或細長型半導體線304、305、306可實質未摻雜。
經實施用於將摻質從凸起源極區501和凸起汲極區502擴散到細長型半導體線304、305、306內之退火製程的特徵可相當於以上參照第2a至2d圖所述具體實施例中用於形成源極與汲極區239、240、241、242之退火製程的特徵。
在具體實施例中，可在凸起源極區501和凸起汲極區502中形成矽化物區503、504。為此，可在半導體結構300上沉積金屬層，以及可進行退火製程以供啟始金屬層之金屬與凸起源極區501和凸起汲極區502之半導體材料之間的化學反應。形成矽化物區503、504的特徵可相當於以上參照第2a至2d圖所述具體實施例中形成矽化物區243至248的特徵。形成矽化物期間可藉由封裝件保護虛擬閘極電極401的多晶矽，以至於虛擬閘極電極401中無矽化物形成。
第6a、6b和6c圖表示半導體結構300在製造程序隨後階段中的概要圖。第6a圖表示概要上視圖，以及第6b和6c圖分別表示沿著劃線A-A和B-B的概要剖面圖。
在形成矽化物區503、504之後，可在半導體結構300上形成介電層601。在具體實施例中，介電層可包括二氧化矽，並且可藉由其中當作反應劑的矽酸四乙酯(TEOS)的化學氣相沉積製程或電漿增強型化學氣相沉積製程予以形成。
在形成介電層601之後，可進行例如化學機械研磨製程的平整化製程用於提供實質平整的半導體結構300表面並且用於曝露虛擬閘極電極401。在其中包括二氧化矽及/或氮化矽的封裝件係置於虛擬閘極電極401上的具體實施例中，封裝件也可在化學機械研磨製程期間被移除。
第7a、7b和7c圖表示半導體結構300在製 造程序隨後階段中的概要圖。第7a圖表示概要上視圖，以及第7b和7c圖分別表示沿著劃線A-A和B-B的概要剖面圖。
在其中曝露有虛擬閘極電極401的平整化製程之後，可移除虛擬閘極電極401和虛擬閘極絕緣層402。這可藉由適於選擇性移除虛擬閘極電極401材料相對於介電層601和虛擬閘極絕緣層402材料及複數材料的第一蝕刻製程以及適於選擇性移除虛擬閘極絕緣層402材料相對於細長型半導體線304、305、306的材料之第二蝕刻製程予以完成。
虛擬閘極電極401和虛擬閘極絕緣層402的移除在半導體結構300中形成凹部701(recess)。如第7a和7b圖所示，在凹部701的底部曝露有電絕緣層302和細長型半導體線304、305、306的部位。
第8a、8b和8c圖表示半導體結構300在製造程序隨後階段中的概要圖。第8a圖表示概要上視圖，以及第8b和8c圖分別表示沿著劃線A-A和B-B的概要剖面圖。
在形成凹部701之後，可在凹部701中形成閘極絕緣層801和閘極電極802。為此，可為了在半導體結構300上沉積閘極絕緣層801的一或多種材料而進行一或多道沉積製程。此一或多道沉積製程可為異向性沉積製程，以至於凹部701的側壁上實質無或僅少量閘極絕緣層801材料沉積。
閘極絕緣層801可包括高k材料，其具有大於二氧化矽的介電常數，例如大於四的介電常數。在具體實施例中，閘極絕緣層801可包括二氧化鉿及/或鉿矽氮氧化物。
在形成閘極絕緣層801之後，可形成閘極電極802。為此，可為了在半導體結構300上沉積閘極電極802的一或多種材料而進行一或多道沉積製程。沉積製程可為異向性沉積製程。
閘極電極802可包括具有工函數適於細長型半導體線304、305、306的半導體材料工函數的金屬。在具體實施例中，不同的金屬可用於半導體結構300不同部位中的p型電晶體和n型電晶體。
在具體實施例中，整體閘極電極802可由金屬所製成。在其它具體實施例中，閘極電極802可包括金屬部位和多晶矽部位，類似於以上第2a至2d圖具體實施例前文中所述的閘極電極212、223。
在沉積閘極電極802材料或複數材料之後，可為了移除已在介電層601上沉積的閘極絕緣層材料和閘極電極材料而進行例如化學機械研磨製程的平整化製程。
因此，可形成三閘場效電晶體，其中閘極電極802係置於細長型半導體線304、305、306所提供的晶鰭上方。
其後，可根據標準處理流程形成對凸起源 極與汲極區501、502和閘極電極802以及背端接線的電接觸。
在以上說明中，已參照第2a至2d圖說明其中完全空乏型場效電晶體係在形成源極與汲極區之前形成的具體實施例，並且已參照第3a至8c圖說明其中三閘電晶體之閘極電極係在形成源極與汲極區之後形成的具體實施例。然而，本揭露不侷限於此等具體實施例。在其它具體實施例中，可在形成三閘電晶體中使用以上參照第2a至2d圖所述的閘極先製方法，以及可在形成完全空乏型場效電晶體時使用以上參照第3a至8c圖所述的閘極後製方法。
本揭露的進一步改進及變化鑑於本揭露對於所屬領域的技術人員將是顯而易知的。因此，本說明係要予以推斷為僅屬描述，並且其目的在於指導所屬領域的技術人員用於實行本文所揭露原理的通用方式。要理解本文所示與所述形式是為了目前較佳的具體實施例。
200‧‧‧半導體結構
201‧‧‧基底
202‧‧‧電絕緣層
203‧‧‧半導體層
204、205、206‧‧‧凹槽隔離部
207‧‧‧場效電晶體
208‧‧‧另一場效電晶體
209‧‧‧閘極絕緣層
210‧‧‧金屬部位
211‧‧‧多晶矽部位
212‧‧‧閘極電極
213‧‧‧襯裡層
214‧‧‧側壁間隔件
215‧‧‧封裝件
216、217、218、219‧‧‧層件
220‧‧‧閘極絕緣層
221‧‧‧金屬部位
222‧‧‧多晶矽部位
223‧‧‧閘極電極
224‧‧‧襯裡層
225‧‧‧側壁間隔件
226‧‧‧封裝件
227、228、229、230‧‧‧層件
231‧‧‧遮罩
232‧‧‧箭號、沉積製程
233‧‧‧凸起源極區
234‧‧‧凸起汲極區
249‧‧‧閘極結構

Claims (24)

  1. 一種用於製造半導體結構的方法，包含：提供包含基底、位於該基底上之電絕緣層和形成於該電絕緣層上之一或多條細長型半導體線的半導體結構；形成虛擬閘極結構於該一或多條細長型半導體線上，該虛擬閘極結構包括虛擬閘極絕緣層、形成於該虛擬閘極絕緣層上的虛擬閘極電極、以及相鄰該虛擬閘極電極所形成的側壁間隔件，其中該一或多條細長型半導體線從該虛擬閘極結構的源極側延伸至該虛擬閘極結構的汲極側；沉積經原位摻雜的半導體材料於該一或多條細長型半導體線形成於相鄰該虛擬閘極結構的各該汲極和源極側的部位上；以及使摻質從該經原位摻雜的半導體材料擴散到該一或多條細長型半導體線形成於相鄰該虛擬閘極結構的各該汲極和源極側的該部位內，該摻質進入該一或多條細長型半導體線形成於相鄰該虛擬閘極結構之各該汲極和源極側的該部位的擴散在該一或多條細長型半導體線中形成經摻雜的源極與汲極區；形成介電層於該半導體結構上以及該虛擬閘極結構上方；在形成該介電層之後，研磨該半導體結構藉以曝露該虛擬閘極電極； 從該半導體結構移除被曝露之該虛擬閘極電極和該虛擬閘極絕緣層藉以在該半導體結構中形成凹部，該一或多條細長型半導體線的部位係曝露於該凹部的底部；形成包括具有介電常數大於二氧化矽的材料的閘極絕緣層以及包括金屬的閘極電極於該凹部內。
  2. 如申請專利範圍第1項所述的方法，其中，沉積該經原位摻雜的半導體材料包含進行選擇性生長製程，其中，該經原位摻雜的半導體材料係在該一或多條細長型半導體線之曝露部位上予以選擇性沉積。
  3. 如申請專利範圍第2項所述的方法，其中，該選擇性生長製程係選自包含化學氣相沉積、電漿增強型化學氣相沉積、有機金屬化學氣相沉積和分子束磊晶的群組。
  4. 如申請專利範圍第2項所述的方法，其中，摻質種類係在該選擇性生長製程期間予以供應。
  5. 如申請專利範圍第1項所述的方法，其中，擴散該摻質材料包含進行退火製程。
  6. 如申請專利範圍第1項所述的方法，其中，該一或多條細長型半導體線相鄰該虛擬閘極結構的各該汲極和源極側的該部位和該一或多條細長型半導體線形成在該虛擬閘極結構下方的部位係實質未經摻雜至少直到沉積該經原位摻雜的半導體材料。
  7. 如申請專利範圍第1項所述的方法，其中，該一或多 條細長型半導體線形成於相鄰該虛擬閘極結構之各該汲極和源極側的該等部位的摻雜係實質相同於該一或多條細長型半導體線形成在該虛擬閘極結構下方之部位的摻雜至少直到沉積該經原位摻雜的半導體材料。
  8. 如申請專利範圍第1項所述的方法，進一步包含形成矽化物於該經原位摻雜的半導體材料中。
  9. 如申請專利範圍第1項所述的方法，其中，該一或多條細長型半導體線包含形成於該電絕緣層上的半導體層之一部位。
  10. 一種用於製造半導體結構的方法，包含：提供半導體結構，該半導體結構包含半導體基底、位於該基底上之一層電絕緣材料、位於該電絕緣材料上之第一半導體特徵以及位於該電絕緣材料上之第二半導體特徵；形成位於該第一半導體特徵上且包括有第一封裝件的第一閘極結構和位於該第二半導體特徵上且包括有第二封裝件的第二閘極結構，該第一封裝件包括第一複數材料層且該第二封裝件包括第二複數材料層；在半導體結構上方形成第一遮罩，其中，該第一遮罩覆蓋該第二閘極結構和該第二半導體特徵，以及該第一遮罩未覆蓋該第一閘極結構和該第一半導體特徵；沉積第一經原位摻雜的半導體材料於相鄰該第一閘極結構之該第一半導體特徵的部份上，該第一經原 位摻雜的半導體材料包含第一摻質；移除該第一遮罩，其中，移除該第一遮罩包括從該個別的第一和第二閘極結構上方移除該第一和第二複數材料層各自的至少第一層，並在該個別的第一和第二閘極結構上方留下該第一和第二複數材料層各自的至少第二層；形成第二遮罩，其中，該第二遮罩覆蓋該第一閘極結構和該第一半導體特徵，以及該第二遮罩未覆蓋該第二閘極結構和該第二半導體特徵；沉積第二經原位摻雜的半導體材料於相鄰該第二閘極結構之該第二半導體特徵的部份上，該第二經原位摻雜的半導體材料包含不同於該第一摻質的第二摻質；移除該第二遮罩，其中，移除該第二遮罩包括從該個別的第一和第二閘極結構上方移除該第一和第二複數材料層各自的至少第三層，並在該個別的第一和第二閘極結構上方留下該第一和第二複數材料層各自的至少第二層；以及進行退火製程，其中，該第一摻質的部份從該第一經原位摻雜的半導體材料擴散到該第一半導體特徵相鄰該第一閘極結構的該部位內，以及該第二摻質的部份從該第二經原位摻雜的半導體材料擴散到該第二半導體特徵相鄰該第二閘極結構的該部位內。
  11. 如申請專利範圍第10項所述的方法，其中，該第一摻 質與該第二摻質的其中之一摻質為p型摻質，而該第一摻質與該第二摻質的其中另一摻質為n型摻質。
  12. 如申請專利範圍第11項所述的方法，其中，該第一與該第二遮罩各為包含氮化矽、氮氧化矽和二氧化矽的至少其一的硬罩。
  13. 如申請專利範圍第12項所述的方法，其中，在沉積該第一經原位摻雜的半導體材料期間或沉積該第二經原位摻雜的半導體材料期間所曝露的包括該第一和第二封裝件的該第一和第二複數層全都包含氮化矽、氮氧化矽和二氧化矽的至少其一。
  14. 如申請專利範圍第13項所述的方法，其中，沉積該第一經原位摻雜的半導體材料和沉積該第二經原位摻雜的半導體材料各包含進行選擇性生長製程，其中，該第一和第二硬罩任一者的該材料或該第一和第二閘極結構的任何曝露部位上實質無經原位摻雜的半導體材料沉積。
  15. 如申請專利範圍第10項所述的方法，其中，該第一與該第二經原位摻雜的半導體材料包含不同的半導體材料。
  16. 如申請專利範圍第10項所述的方法，其中，該第一半導體特徵包含半導體層的第一部位，以及該第二半導體特徵包含半導體層的第二部位。
  17. 如申請專利範圍第10項所述的方法，其中，該第一半導體特徵包含從該第一閘極結構之源極側延伸到該第 一閘極結構之汲極側的一或多條第一細長型半導體線，該第一閘極結構的該汲極側與該第一閘極結構的該源極側相對，以及該第二半導體特徵包含從該第二閘極結構之源極側延伸到該第二閘極結構之汲極側的一或多條第二細長型半導體線，該第二閘極結構的該汲極側與該第二閘極結構的該源極側相對。
  18. 如申請專利範圍第10項所述的方法，進一步包含在沉積該第一和第二原位摻雜半導體材料之前，形成鄰近該第一閘極結構的第一側壁間隔件以及形成鄰近該第二閘極結構的第二側壁間隔件。
  19. 一種半導體裝置，包含：半導體結構，包含半導體基底、位於該半導體基底上之電絕緣材料和位於該電絕緣材料上之複數橫向區隔開的半導體線；閘極結構，位於該複數橫向區隔開的半導體線上且橫向延伸跨過各該複數橫向區隔開的半導體線；凸起源極區和凸起汲極區，位於各該複數橫向區隔開的半導體線的側部位上，該複數橫向區隔開的半導體線係相鄰該閘極結構個別的源極和汲極側，且從該閘極結構個別的源極和汲極側橫向延伸離開；其中，各該複數橫向區隔開的半導體線的該側部位的摻雜與各該複數橫向區隔開的半導體線位於該閘極結構下方之部位的摻雜係為不同，並且包含相同於該凸起源極區和該凸起汲極區的摻質，以及 其中，各該複數橫向區隔開的半導體線的該側部位具有實質單晶結構。
  20. 如申請專利範圍第19項所述的半導體裝置，其中，該凸起源極區和該凸起汲極區包含不同於該複數橫向區隔開的半導體線的半導體材料。
  21. 如申請專利範圍第20項所述的半導體裝置，其中，該複數橫向區隔開的半導體線包含應變矽、實質非應變矽、矽碳化物、矽鍺和III-V族半導體材料之至少其一。
  22. 如申請專利範圍第20項所述的半導體裝置，其中，該凸起源極區和該凸起汲極區包含矽、矽鍺、矽碳化物以及III-V族半導體材料之至少其一。
  23. 如申請專利範圍第19項所述的半導體裝置，其中，該凸起源極區和該凸起汲極區各包含矽化物。
  24. 如申請專利範圍第19項所述的半導體裝置，進一步包括絕緣體上覆半導體FinFET電晶體和絕緣體上覆半導體三閘電晶體的其中之一。
TW102128055A 2012-11-15 2013-08-06 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜 TWI552347B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/678,124 US8835936B2 (en) 2012-11-15 2012-11-15 Source and drain doping using doped raised source and drain regions

Publications (2)

Publication Number Publication Date
TW201419539A TW201419539A (zh) 2014-05-16
TWI552347B true TWI552347B (zh) 2016-10-01

Family

ID=50680872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128055A TWI552347B (zh) 2012-11-15 2013-08-06 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜

Country Status (3)

Country Link
US (1) US8835936B2 (zh)
CN (1) CN103824777B (zh)
TW (1) TWI552347B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US8963208B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Semiconductor structure including a semiconductor-on-insulator region and a bulk region, and method for the formation thereof
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
FR3005372B1 (fr) * 2013-05-06 2016-12-09 Commissariat A L Energie Atomique Et Aux Energies Alternatives Procede de realisation d'un film en silicium-germanium a teneur en germanium variable
US20150076607A1 (en) * 2013-09-18 2015-03-19 International Business Machines Corporation Fin field effect transistor with merged metal semiconductor alloy regions
FR3012258A1 (fr) * 2013-10-23 2015-04-24 St Microelectronics Crolles 2 Procede de realisation de transistors nmos et pmos sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
US9245974B2 (en) * 2014-02-24 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Performance boost by silicon epitaxy
KR102208063B1 (ko) * 2014-04-22 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10084060B2 (en) * 2014-08-15 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US9443871B2 (en) * 2015-01-08 2016-09-13 Globalfoundries Inc. Cointegration of bulk and SOI semiconductor devices
US9437445B1 (en) * 2015-02-24 2016-09-06 International Business Machines Corporation Dual fin integration for electron and hole mobility enhancement
KR102389363B1 (ko) * 2015-06-26 2022-04-22 인텔 코포레이션 기판 상의 갈륨 질화물(GaN) 트랜지스터 구조체들
US9799524B2 (en) * 2015-07-17 2017-10-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Extended drain MOS device for FDSOI devices
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
US9786657B1 (en) * 2016-04-04 2017-10-10 Globalfoundries Inc. Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
US9786546B1 (en) 2016-04-06 2017-10-10 International Business Machines Corporation Bulk to silicon on insulator device
US9865607B1 (en) * 2016-06-27 2018-01-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of making a fully depleted semiconductor-on-insulator programmable cell and structure thereof
TWI692871B (zh) * 2016-08-03 2020-05-01 聯華電子股份有限公司 半導體結構及其製作方法
US10580863B2 (en) * 2017-10-10 2020-03-03 Globalfoundries Inc. Transistor element with reduced lateral electrical field
US10510838B2 (en) * 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. High surface dopant concentration formation processes and structures formed thereby
US10658510B2 (en) * 2018-06-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure
US11101364B2 (en) * 2019-03-08 2021-08-24 Globalfoundries U.S. Inc. Field-effect transistors with diffusion blocking spacer sections
CN111293114B (zh) * 2020-03-13 2022-07-01 上海晶丰明源半导体股份有限公司 源漏完全硅金属化的场效应晶体管及其制造方法
TWI828907B (zh) * 2020-05-12 2024-01-11 聯華電子股份有限公司 半導體製程
CN116207142B (zh) * 2023-05-04 2023-07-18 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072553A1 (en) * 2008-09-23 2010-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. METAL GATE STRESS FILM FOR MOBILITY ENHANCEMENT IN FinFET DEVICE
US20110037125A1 (en) * 2009-08-17 2011-02-17 International Business Machines Corporation Extremely thin silicon on insulator (etsoi) complementary metal oxide semiconductor (cmos) with in-situ doped source and drain regions formed by a single mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
DE102008049717B4 (de) * 2008-09-30 2010-10-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal
US8445340B2 (en) * 2009-11-19 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sacrificial offset protection film for a FinFET device
DE102010029527B4 (de) 2010-05-31 2012-04-05 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
US8435845B2 (en) * 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
US20130026575A1 (en) * 2011-07-28 2013-01-31 Synopsys, Inc. Threshold adjustment of transistors by controlled s/d underlap
US20130214358A1 (en) * 2012-02-17 2013-08-22 International Business Machines Corporation Low external resistance etsoi transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072553A1 (en) * 2008-09-23 2010-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. METAL GATE STRESS FILM FOR MOBILITY ENHANCEMENT IN FinFET DEVICE
US20110037125A1 (en) * 2009-08-17 2011-02-17 International Business Machines Corporation Extremely thin silicon on insulator (etsoi) complementary metal oxide semiconductor (cmos) with in-situ doped source and drain regions formed by a single mask

Also Published As

Publication number Publication date
US20140131735A1 (en) 2014-05-15
CN103824777B (zh) 2017-11-28
US8835936B2 (en) 2014-09-16
TW201419539A (zh) 2014-05-16
CN103824777A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI552347B (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
US11855219B2 (en) Passivated and faceted for fin field effect transistor
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
US9230989B2 (en) Hybrid CMOS nanowire mesh device and FINFET device
TWI604613B (zh) 包含延伸環繞一個或多個通道區之閘極電極的電晶體
US9093466B2 (en) Epitaxial extension CMOS transistor
US20140231914A1 (en) Fin field effect transistor fabricated with hollow replacement channel
US9660035B2 (en) Semiconductor device including superlattice SiGe/Si fin structure
KR20150050338A (ko) Ｆⅰｎｆｅｔ 디바이스를 형성하기 위한 메커니즘들
US6812105B1 (en) Ultra-thin channel device with raised source and drain and solid source extension doping
JP2011082519A (ja) 集積回路及びその製造方法
KR20140055907A (ko) 반도체 소자 및 그 제조 방법
US20030230779A1 (en) Semiconductor device and method for manufacturing the same
US20150270284A1 (en) Junction butting in soi transistor with embedded source/drain
US20220293760A1 (en) Epitaxial structure for source/drain contact
US11575003B2 (en) Creation of stress in the channel of a nanosheet transistor
JP2024507600A (ja) 非対称の閾値電圧を有するナノシート金属酸化膜半導体電界効果トランジスタ
US9306033B2 (en) Semiconductor device and fabrication method thereof
CN114512405A (zh) 减小FinFET器件寄生电容的方法
CN113745111B (zh) 半导体器件及其形成方法
CN111627815B (zh) 非平面型场效应晶体管的形成方法
TWI521709B (zh) 半導體結構及積體電路之製造方法
TW202416360A (zh) 半導體裝置及其形成方法