DE102008049717B4 - Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal Download PDF

Info

Publication number
DE102008049717B4
DE102008049717B4 DE102008049717A DE102008049717A DE102008049717B4 DE 102008049717 B4 DE102008049717 B4 DE 102008049717B4 DE 102008049717 A DE102008049717 A DE 102008049717A DE 102008049717 A DE102008049717 A DE 102008049717A DE 102008049717 B4 DE102008049717 B4 DE 102008049717B4
Authority
DE
Germany
Prior art keywords
silicon
layer
material layer
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008049717A
Other languages
English (en)
Other versions
DE102008049717A1 (de
Inventor
Uwe Griebenow
Jan Hoentschel
Kai Frohberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008049717A priority Critical patent/DE102008049717B4/de
Priority to US12/552,548 priority patent/US8017504B2/en
Publication of DE102008049717A1 publication Critical patent/DE102008049717A1/de
Application granted granted Critical
Publication of DE102008049717B4 publication Critical patent/DE102008049717B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren mit:
Bilden einer ersten Materialschicht (107A) auf einem siliziumenthaltenden kristallinen Halbleitergebiet (102A);
Bilden einer zweiten Materialschicht (107B), die aus Silizium aufgebaut ist, auf der ersten Materialschicht (107A);
Bilden einer dritten Materialschicht (107C), die aus einer silizium- und germaniumenthaltenden Halbleiterlegierung aufgebaut ist, auf der zweiten Materialschicht (107B); und
Bilden mindestens einer Gateelektrode (151) eines p-Kanaltransistors (151) über der dritten Materialschicht (107C); wobei
die erste Materialschicht (107A) aus einer Silizium-Kohlenstoff-Legierung, einer Silizium-Germanium-Legierung, einer Silizium-Zinn-Legierung oder einer Silizium-Germanium-Zinn-Legierung besteht, so dass eine kompressive Verspannung oder Zugverspannung in der zweiten (107B) und dritten Materialschicht (107C) verursacht wird.

Description

  • Im Allgemeinen betrifft die vorliegende Erfindung aufwendige integrierte Schaltungen mit modernen Transistorelementen, die Gatestrukturen mit hoher Kapazität und mit einer metallenthaltenden Elektrode und einem dielektrischen Material mit großem ε mit erhöhter Permittivität aufweisen, im Vergleich zu Gatedielektrika, etwa Siliziumdioxid und Siliziumnitrid.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa CPU's, Speicherbauelemente, ASIC's (anwendungsspezifische integrierte Schaltungen) und dergleichen erfordert das Herstellen einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die im Wesentlichen das Leistungsverhalten der integrierten Schaltungen bestimmt. Im Allgemeinen wird eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, d. h. beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht-dotierten Gebiet gebildet sind, etwa einem Kanalgebiet, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor wird die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines lei tenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Da die Geschwindigkeit des Erzeugens des Kanals von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften bestimmen, ist daher die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands mit einer verknüpften Erhöhung des Kanalwiderstand „ein wesentliches Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird die Mehrzahl integrierter Schaltungen auf der Grundlage von Silizium hergestellt auf Grund der im Wesentlichen unbegrenzten Verfügbarkeit, der gut verstandenen Eigenschaften des Siliziums und der dazugehörigen Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die überragende Bedeutung des Siliziums in der Halbleiterherstellung und die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei höheren Temperaturen stabil und erlaubt somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielweise für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne dass die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
  • Aus den zuvor genannten Gründen wird Siliziumdioxid vorzugsweise als Gateisolationsschicht in Feldeffekttransistoren eingesetzt, die Gateelektrode, die häufig aus Polysilizium oder anderen metallenthaltenden Materialien gebildet ist, von dem Siliziumkanalgebiet trennt. Durch das stetige Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets stets verringert, um damit die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorleistungsverhalten durch die Span nung gesteuert wird, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets zu einer ausreichend hohen Ladungsdichte zu invertieren, so dass der gewünschte Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitgestellt wird, ist ein gewisses Maß an kapazitiver Kopplung, durch den aus der Gatelektrode, dem Kanalgebiet und dem dazwischen angeordneten Siliziumdioxid gebildet ist, beizubehalten. Es zeigt sich jedoch, dass die Verringerung der Kanallänge eine höhere kapazitive Ankopplung notwendig macht, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und einer größeren Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv verkleinerte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit einer reduzierten Schwellwertspannung weisen einen exponentiellen Zuwachs der Leckströme auf, während auch eine größere kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Somit muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um damit die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu schaffen. Beispielsweise erfordert eine Kanallänge von 0,08 μm ein Gatedielektrikum, das als Siliziumdioxid hergestellt ist, was ungefähr 1,2 nm dick ist. Obwohl allgemeinen Hochgeschwindigkeitstransistorelemente mit extrem kurzen Kanal vorzugsweise für Hochgeschwindigkeitsanwendungen eingesetzt werden, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Anwendungen verwendet werden, etwa Speichertransistorelemente, führen dennoch die relativ hohen Leckströme, die durch das direkte Tunneln von Ladungsträgern durch ein sehr dünnes Siliziumdioxidgatedielektrikum hervorgerufen werden, zu Werten für eine Oxiddicke im Bereich von 1 bis 2 nm, die auch mit den Anforderungen für leistungsorientierte Schaltungen nicht mehr verträglich sind.
  • Daher wurde das Ersetzen von Siliziumdioxid als Material für Gateisolationsschichten vorgeschlagen, insbesondere für extrem dünne Siliziumdioxidgateschichten. Mögliche alternative Materialien sind solche Materialien, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht für eine kapazitive Kopplung sorgt, die etwa durch eine extrem dünne Siliziumdioxidschicht erreicht wird. Typischerweise wird eine Dicke, die zum Erreichen einer spezifizierten kapazitiven Ankopplung an Siliziumdioxid erforderlich ist, als eine Kapazitätsäquivalentsdicke (CET) bezeichnet. Somit erscheint es auch auf dem ersten Blick einfach, das Siliziumdioxid durch Materialien mit großem ε zu ersetzen, um damit eine Kapazitätsäquivalentdicke im Bereich von 1 nm oder weniger zu erhalten.
  • Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Wenn eine aufwendige Gatearchitektur auf der Grundlage von Dielektrika mit großem ε verwendet wird, kann zusätzlich das Transistorleistungsverhalten verbessert werden, indem ein geeignetes leitende Material für die Gateelektrode verwendet wird, um das für gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zu dem Gatedielektrikum zeigt, wodurch die effektive Kapazität zwischen dem Kanalgebiet und der Gatelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine bessere Kapazität verwendet wird, wenn dies mit der gleichen Dicke wie eine Siliziumdioxidschicht vorgesehen wird, wobei zusätzlich die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits kann ein nicht-Polysiliziummaterial, etwa Titannitrid, und dergleichen hergestellt werden, so dass dieses mit dem dielektrischen Material mit großem ε in Kontakt ist, wodurch das Auftreten einer Verarmungszone im Wesentlichen vermieden wird. Da typischerweise eine geringe Schwellwertspannung des Transistors, d. h. die Spannung, bei der sie ein leitender Kanal in dem Kanalgebiet ausbildet, wünschenswert ist, um einen hohen Durchlassstrom zu erreichen, erfordert typischerweise die Steuerbarkeit des entsprechenden Kanals ein ausgeprägtes laterales Dotierstoffprofil und entsprechende Dotierstoffgradienten, zumindest in der Nähe der pn-Übergänge. Daher werden sogenannte Halo-Gebiete mittels Ionenimplantation hergestellt, um damit eine Dotierstoffsorte einzuführen, deren Leitfähigkeitsart der Leitfähigkeitsart verbleibenden Kanals und des verbleibenden Halbleitergebiets entspricht, um damit den resultierenden Dotierstoffgradienten am pn-Übergang zu „erhöhen”, nachdem die entsprechenden Erweiterungsgebiete und tiefen Drain- und Sourcegebiete hergestellt sind. Auf diese Weise kann die Schwellwertspannung des Transistors deutlich die Steuerbarkeit des Kanalgebiets bestimmen, wobei eine ausgeprägte Variabilität der Schwellwertspannung bei geringeren Gatelängen beobachtet werden kann. Somit kann durch das Vorsehen eines geeigneten Halo-Implantationsgebiets die Steuerbarkeit des Kanals verbessert werden, wodurch auch die Variablitität der Schwellwertspannung verringert wird, was ansonsten auch als Schwellwertvariabilität bezeichnet wird, und wodurch auch ausgeprägte Schwankungen des Transistor leistungsverhaltens mit einer Schwankung der Gatelänge verringert wird. Da die Schwellwertspannung der Transistoren wesentlich durch die Austrittsarbeit des metallenthaltenden Gatematerials bestimmt ist, muss eine geeignete Einstellung der effektiven Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt werden.
  • Beispielsweise werden geeignete metallenthaltende Gateelektrodenmaterialien, etwa Titannitrid und dergleichen häufig eingesetzt, wobei die entsprechende Austrittsarbeit so eingestellt wird, dass sie für eine Art an Transistor geeignet ist, etwa n-Kanaltransistoren, während p-Kanaltransistoren eine andere Austrittsarbeit erfordern und damit ein unterschiedlich behandeltes Titannitridmaterial oder ein anderes geeignetes metallenthaltendes Material benötigen, um damit die gewünschte Schwellwertspannung zu erreichen. In diesem Falle sind komplexe und aufwendige Fertigungsschemata erforderlich, um unterschiedliche Gateelektrodenmaterialien bereitzustellen, so dass diese den Erfordernissen der unterschiedlichen Transistortypen entsprechen. Aus diesem Grunde wurde auch vorgeschlagen, die Schwellwertspannung der Transistorbauelemente geeignet einzustellen, indem ein speziell gestaltetes Halbleitermaterial an der Grenzfläche zwischen dem dielektrischen Material mit großem ε und dem Kanalgebiet des Transistorbauelements vorgesehen wird, um damit in geeigneter Weise die Bandlücke des speziell gestalteten Halbleitermaterials „festzulegen” in Bezug auf die Austrittsarbeit des metallenthaltenden Gateelektrodenmaterials, wodurch die gewünschte geringe Schwellwertspannung des betrachteten Transistors erhalten wird. Typischerweise wird ein entsprechendes speziell gestaltetes Halbleitermaterial, etwa Silizium/Germanium und dergleichen, in Form einer epitaktischen Aufwachstechnik hergestellt, die ebenfalls einen zusätzlichen komplexen Prozessschritt repräsentiert, was jedoch für eine geringere Gesamtprozesskomplexität im Vergleich zu dem Bereitstellen der unterschiedlichen metallenthaltenden Gateelektrodenmaterialien bietet, oder wodurch eine höhere Flexibilität im Erzeugen geeigneter Transistoreigenschaften bietet. Da der zusätzliche epitaktische Aufwachsprozess einen ausgeprägten Aufwand im Hinblick auf die Durchlaufzeit und somit die Fertigungskosten repräsentiert, betrifft die vorliegende Offenbarung Techniken und Halbleiterbauelemente, in denen weitere Vorteile im Hinblick auf das Transistorleistungsverhalten erreicht werden, wobei zumindest einige der Nachteile, die mit aufwendigen Transistorarchitekturen mit dielektrischem Material mit großem ε und metallenthaltenden Elektrodenmaterialien verknüpft sind, vermieden oder zumindest reduziert werden.
  • Die DE 10 2004 033 149 A1 beschreibt ein Verfahren zur Herstellung eines Silizium-Wafers mit einer Silizium-Germanium-Kohlenstoff-Schicht, einer Siliziumschicht und einer weiteren Silizium-Germanium-Kohlenstoff-Schicht.
  • Die EP 1 672 700 A2 und die US 2006/0148143 A1 beschreiben die Anpassung von Bandlücken in Halbleiterbauteilen mithilfe spannungsinduzierender Materialien.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Halbleiterbauelemente und Techniken, in denen eine bessere Prozessflexibilität auf der Grundlage epitaktischer Aufwachsprozesse erreicht wird, die vor dem Bilden einer Gateelektrodenstruktur ausgeführt werden, die in einigen anschaulichen hierin offenbarten Aspekten eine aufwendige Architektur auf der Grundlage von Dielektrika mit großem ε in Verbindung mit metallenthaltenden Materialien umfassen. Zu diesem Zweck werden gemäß einigen anschaulichen hierin offenbarten Ausführungsformen unterschiedliche Halbleiterschichten auf einem aktiven Gebiet hergestellt, wodurch die Möglichkeit geschaffen wird, eine gewünschte Art an Verformung in dem Kanalgebiet des Transistors zu erzeugen, wobei auch eine effiziente Anpassung von Transistoreigenschaften, etwa der Schwellwertspannung und dergleichen möglich ist.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Materialschicht auf einem siliziumenthaltenden kristallinen Halbleitergebiet; Bilden einer zweiten Materialschicht, die aus Silizium aufgebaut ist, auf der ersten Materialschicht; Bilden einer dritten Materialschicht, die aus einer silizium- und germaniumenthaltenden Halbleiterlegierung aufgebaut ist, auf der zweiten Materialschicht; und Bilden mindestens einer Gateelektrode eines p-Kanaltransistors über der dritten Materialschicht; wobei die erste Materialschicht aus einer Silizium-Kohlenstoff-Legierung, einer Silizium-Germanium-Legierung, einer Silizium-Zinn-Legierung, oder einer Silizium-Germanium-Zinn-Legierung besteht, so dass eine kompressive Verspannung oder Zugverspannung in der zweiten und dritten Materialschicht verursacht wird.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen Transistor, der ein siliziumenthaltendes Halbleitergebiet aufweist, das über einem Substrat gebildet ist. Des weiteren umfasst der Transistor eine Gateelektrodenstruktur, die über dem siliziumenthaltenden Halbleitergebiet ausgebildet ist, wobei die Gateelektrodenstruktur eine Gateisolationsschicht mit großem ε und ein metallenthaltendes Elektrodenmaterial aufweist, das auf der Gateisolationsschicht mit großem ε gebildet ist. Ferner umfasst der Transistor ein Kanalgebiet mit einem Halbleitermaterial zur Einstellung der Bandlücke, das mit der Gateisolationsschicht mit großem ε in Kontakt ist, während auch eine verformte Siliziumschicht in dem Kanalgebiet vorgesehen ist, die auf einer verformungsinduzierenden Halbleiterschicht gebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung mehrerer Halbleitermaterialien auf entsprechenden aktiven Gebieten zeigen, um in selektiver Weise Bandlückeneigenschaften der Verformung in einem der aktiven Gebiete gemäß anschaulicher Ausführungsformen einzustellen;
  • 1d bis 1g schematisch Querschnittsansichten des Halbleiterbauelements in weiter fortgeschrittenen Fertigungsphasen zeigen, in denen die mehreren Halbleitermaterialien von einem der aktiven Gebiete gemäß anschaulicher Ausführungsformen entfernt werden;
  • 1h schematisch das Halbleiterbauelement in einer weiter fortgeschrittenen Fertigungsphase zeigt, in der die grundlegenden Transistorkonfigurationen auf der Grundlage einer aufwendigen Gateelektrodenstruktur gemäß anschaulicher Ausführungsformen fertiggestellt sind; und
  • 1i schematisch das Halbleiterbauelement in einer Fertigungsphase zeigt, in der geeignete Halbleitermaterialien, etwa ein verformungsinduzierendes Halbleitermaterial und ein Material zum Einstellen der Bandlücke selektiv auf der Grundlage epitaktischer Aufwachstechniken gemäß noch weiterer anschaulicher Ausführungsformen gebildet werden.
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Techniken bereit, in denen epitaktische Aufwachsverfahren in einer frühen Fertigungsphase angewendet werden, d. h. vor dem Bilden entsprechender Gateelektrodenstrukturen, um damit die Transistoreigenschaften moderner Bauelemente einzustellen, während gleichzeitig die Möglichkeit geschaffen wird, das Leistungsverhalten zumindest einer Art an Transistoren zu verbessern, indem beispielsweise ein verformungsinduzierendes Halbleitermaterial während der epitaktischen Aufwachssequenz hergestellt wird, um damit eine gewünschte Art an Verformung in dem Kanalgebiet des betrachteten Transistors zu erzeugen. Z. B. wird, wie zuvor erläutert ist, in aufwendigen Vorgehensweisen die Bandlücke des Halbleitermaterials, das direkt mit der Gateisolationsschicht in Kontakt ist, im Hinblick auf die Austrittsarbeit eines metallenthaltenden Elektrodenmaterials angepasst, wodurch speziell gestaltete Halbleitermaterialien, etwa Silizium/Germanium erforderlich sind, das eine geringere Bandlückenenergie im Vergleich zu Silizium besitzt. Beispielsweise kann auf der Grundlage einer Silizium/Germanium-Legierung die Schwellwertspannung von p-Kanaltransistoren in geeigneter Weise in Bezug auf das metallenthaltende Elektrodenmaterial eingestellt werden, während gleichzeitig eine geeignete Sequenz an Halbleitermaterialien während des epitaktischen Wachstumsprozesses vorgesehen wird, die zusätzlich das Erzeugen einer gewünschten moderat hohen Kompressiverformung ermöglicht. Zusätzlich zu dem gesamten Leistungsgewinn, der durch die anspruchsvolle Gateelektrodenstruktur erreicht wird, kann auch eine grundlegende Verformungskomponente in dem Kanalgebiet des Transistors erreicht werden, die zu einer erhöhten Ladungsträgerbeweglichkeit führt. Bekanntlich kann das Erzeugen einer Verformung in einem siliziumbasierte Halbleitermaterial die Ladungsträgerbeweg lichkeit modifizieren, wobei für standardmäßige Kristallbedingungen in einem siliziumbasierten Material eine kompressive Verformung zu einer Steigerung der Beweglichkeit von Löchern führt, während eine Zugverformungskomponente für eine höhere Elektronenbeweglichkeit sorgt und damit auch den Durchlassstrom der entsprechenden Transistoren verbessert. Somit kann durch das Vorsehen eines oder mehrerer verformungsinduzierender Mechanismen das Leistungsverhalten von n-Kanaltransistoren und/oder p-Kanaltransistoren deutlich verbessert werden, wobei gleichzeitig der für das Einstellen der elektronischen Eigenschaften der Grenzfläche zwischen dem Gatedielektrikum und dem Kanalgebiet erforderliche epitaktische Aufwachsprozesse vorteilhaft ausgenutzt werden kann, um einen zusätzlichen verformungsinduzierende Mechanismus, zumindest für eine Art an Transistoren, bereitzustellen. In einigen anschaulichen hierin offenbarten Ausführungsformen wird ein Stapel aus Schichten in einem sehr effizienten epitaktischen Aufwachsprozess geschaffen, wobei der Stapel eine erste Materialschicht aufweist, die ein verformungsinduzierendes Material repräsentiert, auf welcher ein entsprechendes Siliziummaterial in einem verformten Zustand aufgewachsen wird, wodurch die gewünschte Art an Verformung in dem Kanalgebiet bereitgestellt wird, das noch zu bilden ist, während eine nachfolgende Schicht als eine „Bandlückeneinstellschicht” verwendet wird, in der die Materialzusammensetzung so gewählt ist, dass die gewünschte Bandlücke entsprechend der Austrittsarbeit des Gateelektrodenmaterials, das über dem Schichtstapel zu bilden ist, zu erhalten. Beispielsweise wird für p-Kanaltransistoren das Bandlücken einstellende Material in Form einer Silizium/Germanium-Legierung vorgesehen, wodurch die gewünschte geringe Schwellwertspannung in Verbindung mit dem betrachteten Gateelektrodenmaterial erreicht wird, während das verformungsinduzierende Halbleitermaterial in Form eines Silizium/Kohlenstoffmaterials bereitgestellt wird. In einigen anschaulichen Ausführungsformen werden diese Materialien in der gleichen Abscheidekammer oder zumindest in der gleichen Abscheideanlage aufgebracht, ohne dass dazwischenliegende Transportaktivitäten erforderlich sind, wodurch für einen sehr effizienten Gesamtfertigungsablauf gesorgt ist. Beispielsweise werden die Schicht in-situ ohne Unterbrechung der entsprechenden Niederdruck- oder Vakuumbedingungen hergestellt, indem einfach die Zufuhr der Vorstufengase geändert wird, um damit die gewünschte Konfiguration des Schichtstapels zu erhalten, wobei bei Bedarf auch ein gradueller Übergang von einem Material zu einem anderen geeignet zum Steuern der Gasdurchflussraten erreicht werden kann. Somit wird ein hohes Maß an Flexibilität bei der Einstellung des gesamten Transistorleistungsverhaltens erreicht, ohne dass in unnötiger Weise weitere Prozesskomplexität im Vergleich zu Lösungen verursacht wird, in denen ein Bandlücken einstellendes Material vorgesehen wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch einen Querschnitt eines Halbleiterbauelements 100 in einer frühen Fertigungsphase. Wie gezeigt, umfasst das Bauelement 100 ein Substrat 101, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darüber eine siliziumenthaltende Halbleiterschicht 102 zu bilden. Beispielsweise repräsentiert das Substrat 101 ein Siliziumsubstrat, ein isolierendes Trägermaterial und dergleichen. Ferner kann das Bauelement 100 eine vergrabene isolierende Schicht (nicht gezeigt) zumindest in speziellen Bereichen des Halbleiterbauelements 100 aufweisen, wenn eine SOI-(Silizium-auf-Isolator-)Konfiguration erforderlich ist. In der gezeigten Fertigungsphase umfasst die Halbleiterschicht 102 ein erstes Halbleitergebiet 102a, das als ein aktives Gebiet bezeichnet wird, und das als ein im Wesentlichen kristallines Halbleitergebiet verstanden wird, in welchem geeignete Dotierstoffprofile zu bilden sind, um zumindest einen pn-Übergang für ein noch zu bildendes Transistorelement herzustellen. In ähnlicher Weise umfasst die Halbleiterschicht 102 ein zweites aktives Gebiet oder Halbleitergebiet 102b, wobei die Gebiete 102a, 102b lateral durch eine Isolationsstruktur 103 getrennt sind, etwa eine flache Grabenisolation und dergleichen. Ferner ist eine Puffer- oder Deckschicht 104, die beispielsweise aus Siliziumdioxid und dergleichen hergestellt ist, oder eine natürliche Oxidschicht über den Halbleitergebieten 102a, 102b gebildet, wobei dies von der gesamten Prozessstrategie abhängt.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Unterteilen der Halbleiterschicht 102 in die Gebiete 102a, 102b durch Herstellen der entsprechenden Isolationsstrukturen 103 wird eine entsprechende grundlegende Dotierung vorgesehen, beispielsweise durch Implantationen und dergleichen. In anderen Fallen werden die grundlegenden Dotierstoffkonzentrationen vor dem Herstellen der Isolationsstrukturen 103 bereitgestellt. Vor, während oder nach den entsprechenden Prozesssequenzen kann sich die Deckschicht 104 beispielsweise in Form eines natürlichen Oxids bilden oder in Form eines anderen Materials, das sich beispielsweise während der Ausheizzyklen zum Aktivieren der Dotierstoffsorte, die zuvor in die Gebiete 102a, 102b eingeführt wurde, bildet. Beispielsweise erhält in einer anschaulichen Ausfüh rungsformen das Halbleitergebiet 102a eine grundlegende n-Dotierung, um ein entsprechendes aktives Gebiet für einen p-Kanaltransistor zu erzeugen. In ähnlicher Weise empfängt das Gebiet 102b eine p-Dotierstoffsorte, um die grundlegenden Transistoreigenschaften für einen n-Kanaltransistor zu schaffen.
  • 1b zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung eines Reinigungsprozesses 105 unterliegt, der so gestaltet ist, dass das Bauelement 100 für einen nachfolgenden epitaktischen Aufwachsprozess vorbereitet wird. Beispielsweise umfasst der Reinigungsprozess 105 einen nasschemischen Ätzschritt, beispielsweise auf der Grundlage wässriger Flusssäure (HF), um Siliziumdioxidmaterial zusammen mit Kontaminationsstoffen und dergleichen zu entfernen, die sich auf freiliegenden Oberflächenbereichen während der vorhergehenden Fertigungsprozesse abgelagert haben können.
  • 1c zeigt schematisch das Halbleiterbauelement 100, wenn es in eine Abscheideumgebung 106 eingebracht ist, die in einer beliebigen geeigneten Abscheideanlage eingerichtet wird, die eine oder mehrere Prozesskammer aufweist, um darin einen oder mehrere Abscheideschritte auszuführen. Beispielsweise wird die Abscheideumgebung 106 auf der Grundlage gut bekannter Prozessparameter eingerichtet, um ein siliziumbasiertes Material auf den entsprechenden Halbleitergebieten 102a, 102b zu bilden, die als ein Schablonenmaterial dienen. Beispielsweise können gut bekannte siliziumenthaltende Vorstufenmaterialien der Abscheideumgebung 106 zugeführt werden, während gleichzeitig geeignete Abscheidebedingungen eingestellt werden, etwa das Auswählen einer geeigneten Substrattemperatur im Bereich von ungefähr 600 bis 800°C, wobei auch weitere Komponenten zugeführt werden, wie sie für das Erreichen der gewünschten Zusammensetzung des abzuscheidenden Halbleitermaterials erforderlich sind. Wie ferner gezeigt ist, werden die entsprechenden Prozessparameter in einer anschaulichen Ausführungsform so gewählt, dass ein im Wesentlichen selektives Abscheideverhalten erreicht wird, in welchem eine deutliche Materialabscheidung im Wesentlichen auf freigelegte kristalline Oberflächenbereiche beschränkt ist, d. h. die Halbleitergebiete 102a, 102b, während eine Materialabscheidung auf dielektrischen Schichten deutlich reduziert oder im Wesentlichen vermieden wird. In einer anschaulichen Ausführungsform wird die Abscheideumgebung 106 in geeigneter Weise so eingestellt, dass eine erste Materialschicht 107a abgeschieden wird, die auch als eine verformungsinduzierende Schicht bezeichnet wird, da die natürliche Gitterkonstante des Materials der Schicht 107a sich von der Gitterkonstante des Materials der Gebiete 102a, 102b unterscheidet, die als Siliziummaterial vorgesehen sein können. Beispielsweise wird durch Abscheiden einer Silizium/Kohlenstofflegierung als die Schicht 107a ein moderat stark zugverformter Zustand erreicht, da die natürliche Gitterkonstante des Silizium/Kohlenstoffs kleiner ist als die Gitterkonstante eines Siliziummaterials. Da das Siliziummaterial als eine Schablone für den epitaktischen Aufwachsprozess der Schicht 107a dient, besitzt das Material darin ebenfalls die Gitterkonstante des Schablonenmaterials, woraus sich ein verformter Zustand ergibt, in welchem die Materialschicht 107a die Neigung besitzt, sich zusammen zu ziehen. Somit kann durch Abscheiden einer zweiten Materialschicht 107b in Form eines Halbleitermaterials mit einer größeren natürlichen Gitterkonstante als die natürliche Gitterkonstante der Schicht 107b die Kontraktionskräfte an der Oberfläche der Schicht 107a zu einer kompressiven Verspannung werden, die auf die Materialschicht 107b ausgeübt wird, wodurch darin eine kompressive Verformung erzeugt wird. Danach wird eine weitere Materialschicht 107c mit einer geeigneten Zusammensetzung gebildet, um in geeigneter Weise die Bandlückenenergie in Bezug auf die Austrittsarbeit eines Gateelektrodenmaterials festzulegen, das über der Schicht 107c in einer späteren Fertigungsphase zu bilden ist. Beispielsweise ist die Materialschicht 107c aus eine Silizium/Germanium-Legierung aufgebaut, wodurch eine erforderliche Verschiebung des Valenzbandes für mehrere gut etablierte metallenthaltende Gateelektrodenmaterialien erreicht wird. Wie zuvor erläutert ist, können die entsprechenden Zusammensetzungen der Schichten 107a, 107b, 107c geeignet so festgelegt werden, dass die gewünschte Größe an Verformung, etwa eine kompressive Verformung, erreicht wird, wenn ein Silizium/Kohlenstoffmaterial in der Schicht 107a vorgesehen wird. In anderen Fallen wird ein Silizium/Germanium-Material, ein Silizium/Zinn-Material, ein Silizium/Germanium/Zinn-Material für die Schicht 107a vorgesehen, wenn eine entsprechende Zugverformungskomponente in den darüber liegenden Materialien 107b, 107c gewünscht ist. Beispielsweise ist eine Zugverformung für n-Kanaltransistoren vorteilhaft und in diesem Falle wird eine entsprechende Schwellwertanpassung mittels der Schicht 107c gemäß den diesbezüglichen Prozesserfordernissen ausgeführt. Ferner kann, wie zuvor angegeben ist, der Abscheideprozess 106 in einer einzelnen Abscheidekammer ausgeführt werden, ohne dass der entsprechende Niederdruck- oder Vakuumzustand unterbrochen wird, was im Weiteren auch als ein in-situ-Prozess bezeichnet wird, wodurch ein sehr effizienter Transfertigungsablauf erreicht wird. In diesem Falle kann ein gradueller Übergang der Materialzusammensetzung des Stapels aus Schichten 107a, ..., 107c, der auch als Schichtstapel 107 bezeichnet wird, erreicht wird, indem die Zufuhr der entsprechenden Vorstufengase gesteuert wird. In einigen anschaulichen Ausführungsformen kann sogar ein im Wesentlichen kontinuierlicher Übergang von einem kohlenstoffenthaltenden Siliziummaterial zu einem germaniumenthaltenden Siliziummaterial innerhalb des Schichtstapels 107 bewerkstelligt werden, so dass entsprechende Grenzflächen oder Übergänge zwischen einzelnen Schichten „verschmiert” sind, wobei dies von den ausgewählten Prozessparametern abhängt. In jedem Falle kann ein verformungsinduzierendes Material auf den Halbleitergebieten 102a, 102b hergestellt werden und auf der Oberseite des Schichtstapels 107 wird ein entsprechendes Halbleitermaterial mit der geeigneten Bandlücke oder Valenzbandkante vorgesehen, so dass die entsprechende Schwellwertspannung gemäß einer noch zu bildenden Gateelektrodenstruktur eingestellt wird. Z. B. wird eine Abscheidesequenz in dem Abscheideprozess 107 mit einem silizium- und kohlenstoffenthaltenden Vorstufenmaterial begonnen, wobei die Zufuhr des kohlenstoffenthaltenden Materials in dem epitaktischen Aufwachsprozess reduziert wird und schließlich vollständig unterbrochen wird, wobei auch eine mehr oder weniger langen Zeitdauer oder unmittelbar nach dem Unterbrechen der Kohlenstoffquelle die Zufuhr eines germaniumenthaltenen Vorstufenmaterials begonnen wird und die entsprechende Konzentration des Germaniums in der Abscheideumgebung 106 erhöht wird, bis eine gewünschte endgültige Konzentration erreicht ist.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Schutzschicht 108 auf freigelegten Oberflächenbereichen zumindest des Schichtstapels 107 gebildet ist. Z. B. wird die Schutzschicht 108 durch einen Oxidationsprozess hergestellt, der durch gut etablierte Techniken bewerkstelligt werden kann, etwa für einen Ofenprozess in einer oxidierenden Umgebung, durch einen plasmaunterstützten Oxidationsprozess, einen nasschemischen Oxidationsprozess und dergleichen. In anderen anschaulichen Ausführungsformen wird die Schutzschicht 108 durch Abscheidung hergestellt, beispielsweise durch Abscheiden eines Siliziumdioxidmaterials, eines Siliziumnitridmaterials oder eines anderen geeigneten Materials, das als ein Hartmaskenmaterial in einer späteren Fertigungsphase dient. Es sollte beachtet werden, dass in diesem Falle die Schicht 108 auch auf der Oberseite der Isolationsstruktur 103 gebildet ist. In einigen anschaulichen Ausführungsformen wird die Schutzschicht 108 in Form eines dielektrischen Materials mit großem ε vorgesehen, etwa in Form von Hafniumoxid, das in der weiteren Bearbeitung verwendet werden kann und daher sind entsprechende Prozessanlagen und Abscheiderezepte während des Fertigungsablaufs für die Herstellung des Halbleiterbauelements 100 verfügbar. Beispielsweise besitzt Hafniumoxid typischerweise eine höhere Ätzresistenz in Bezug auf eine Vielzahl von Ätzrezepten und bietet daher bessere Ätzselektivität im Vergleich zu Siliziumdioxid oder anderen gut etablierten dielektrischen Materialien.
  • 1e zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Ätzumgebung 109 ausgesetzt ist, um einen freigelegten Bereich der Schutzschicht 108 zu entfernen, wobei eine Ätzmaske 110 den Schichtstapel 107, der über dem Halbleitergebiet 102 abgebildet ist, abdeckt. Beispielsweise wird der Ätzprozess 109 auf der Grundlage von Flusssäure ausgeführt, wodurch in effizienter Weise Siliziumdioxidmaterial entfernt wird. In anderen Fällen wird ein anderer geeigneter nasschemischer oder Trockenätzprozess ausgeführt, um die Schutzschicht 108 zu entfernen.
  • 1f zeigt schematisch das Bauelement 100 während eines weiteren Ätzprozesses 111, der so gestaltet ist, dass die Ätzmaske 110 und/oder der freigelegte Bereich des Schichtstapels 107 entfernt wird, während die Schutzschicht 108, möglicherweise in Verbindung mit der Lackmaske 110, zumindest während einer anfänglichen Phase des Prozesses 111 den Schichtstapel 107 über dem Halbleitergebiet 102a schützt. Es sollte beachtet werden, dass eine Vielzahl von nasschemischen Ätzrezepten verfügbar sind, um die Ätzmaske 110 und auch die Halbleitermaterialien des Schichtstapels 107 zu entfernen. Beispielsweise kann Tetramethylammoniumhydroxid (TMAH) verwendet werden, das Lackmaterial entfernt und auch siliziumbasierte Materialien bei erhöhten Temperaturen und einer entsprechenden hohen Konzentration ätzt. Andererseits zeigt TMAH eine hohe Ätzselektivität in Bezug auf Siliziumdioxid und Siliziumnitrid. Folglich kann der freigelegte Bereich des Schichtstapels 107 in einer sehr gut steuerbaren Weise entfernt werden, ohne dass in unerwünschter Weise Material des Gebiets 102b abgetragen wird, während gleichzeitig die Schutzschicht 108 zuverlässig die Integrität des Schichtstapels 107 über dem Halbleitergebiet 102a bewahrt.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist der Schichtstapel 107 über dem Halbleitergebiet 102 freigelegt, während die Materialien des Schichtstapels 107 im Wesentlichen vollständig von oberhalb des Halbleitergebiets 102b entfernt sind, was während des Ätzprozesses 111 (siehe 1f) erreicht würde. Andererseits ist die Schutzschicht 108 (siehe 1f) auf der Grundlage gut etablierter Rezepte entfernt worden, etwa einem Ätzschritt unter Anwendung von Flusssäure und dergleichen. In diesem Zustand ist das Halbleiterbauelement 100 für die Ausbildung einer geeigneten Gateelektrodenstruktur vorbereitet, die ein dielektrisches Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial aufweist, wie dies auch zuvor erläutert ist. Folglich ist eine entsprechende Verformungskomponente 107s, etwa eine kompressive Verformungskomponente, in einem ausgeprägten Teil des Schichtstapels 107 vorhanden, d. h. in den Schichten 107b und zu einem gewissen Grade in der Schicht 107c, wodurch die Beweglichkeit von Löchern verbessert wird wie dies zuvor erläutert ist. Beim Herstellen einer Gateelektrodenstruktur auf dem Schichtstapel 107 wird somit die Verformungskomponente 107s innerhalb eines entsprechenden Kanalgebiets des Transistorbauelements, wodurch die Ladungsträgerbeweglichkeit darin verbessert wird und somit ein höherer Durchlassstrom und ein höhere Schaltgeschwindigkeit erreicht werden. Für die zuvor beschriebene Konfiguration der Schichten 107a, 107b und 107c, d. h. einer Silizium/Kohlenstoff-Legierung, ein Siliziummaterial gefolgt von einer Silizium/Germanium-Legierung, wird eine kompressive Verformungskomponente erhalten. In anderen Fällen wird eine Zugverformungskomponente erreicht, indem die Schicht 107a in Form eines Halbleitermaterials mit einer größeren natürlichen Gitterkonstante im Vergleich zu den Materialien in den Gebieten 102a und in der Schicht 107b vorgesehen wird. Folglich ist das in 1g gezeigte Halbleiterbauelement 100 für die Herstellung aufwendiger Gateelektrodenstrukturen vorbereitet.
  • 1h zeigt schematisch das Halbleiterbauelement 100 in einer weiteren fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 151 in und über dem Halbleitergebiet 102a gebildet und umfast eine Gateelektrodenstruktur 151 mit einer Gatedielektrikumsschicht 151b, die auf dem Schichtstapel 107 gebildet ist, oder zumindest auf einem Teil davon, um eine Grenzfläche 151 zu bilden. Des weiteren umfasst die Gateelektrodenstruktur 151 ein metallenthaltendes Gateelektrodenmaterial 151a, das auf der Gateisolationsschicht 151b gebildet ist, wobei der Schichtstapel 107, d. h. die Schicht 107c, zumindest an der Grenzfläche 151c für die gewünschte Anpassung des Frerenzbandes in Bezug auf die Austrittsarbeit des Materials 151a sorgt, um damit die gewünschte Schwellwertspannung zu erreichen wie dies zuvor erläutert ist. Beispielsweise wird das Gateelektrodenmaterial 151a in Form des titanenthaltenden Materials vorgesehen, während das dielektrische Material mit großem ε 151b aus Hafniumoxid aufgebaut ist und dergleichen, wie dies auch zuvor erklärt ist. Somit dient zumindest ein Teil des Schichtstapels 107 als ein Kanalgebiet 152, wobei die Verformungskomponente 107s (siehe 1g) somit für eine höhere Ladungsträgerbeweglichkeit sorgt. In einer anschaulichen Ausführungsform werden zusätzliche verfor mungsinduzierende Kräfte in dem Transistor 150a erzeugt, beispielsweise in Form einer eingebetteten Halbleiterlegierung 154, etwa einer Silizium/Germanium-Legierung, wenn der Transistor 150a einen p-Kanaltransistor repräsentiert. Ferner umfasst der Transistor 150a eine Seitenwandabstandshalterstruktur 155, die an Seitenwänden der Gateelektrodenstruktur 151 gebildet ist, wobei die Abstandshalterstruktur 155 verwendet wird, um ein Dotierstoffprofil von Drain- und Sourcegebieten 153 zu definieren, die in dem Halbleitergebiet 152a und möglicherweise in einem Teil des Schichtstapels 107 abhängig von den gesamten Bauteilerfordernissen gebildet sind. In anderen Fällen wird das Dotierstoffprofil für die Drain- und Sourcegebiete 153 auf der Grundlage einer in-situ-Dotierung des Materials 154 erreicht, wenn dieses vorgesehen ist, wodurch Implantation hervorgerufene Schäden und damit eine Verformungsrelaxation in der Nähe des Kanalgebiets 152 verringert wird.
  • In der gezeigten Ausführungsform umfasst das Halbleiterbauelement 100 ferner einen zweiten Transistor 150b, etwa einen n-Kanaltransistor, der eine Gateelektrodenstruktur 151 aufweist, wobei das Gateelektrodenmaterial 151a mit seiner Auftrittsarbeit an die elektrischen Eigenschaften des Halbleitergebiets 102b angepasst ist, um damit eine gewünschte Schwellwertspannung zu erhalten. Das in 1h gezeigte Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Fertigungstechniken hergestellt werden, wozu beispielsweise das Abscheiden des dielektrischen Gatematerials mit großem ε gehört, woran sich das Bilden eines geeigneten Gateelektrodenmaterials anschließt, möglicherweise in Form eines Platzhaltermaterials, das in einer späteren Phase ersetzt wird, wobei dies von den gesamten Prozessstrategien abhängt. Somit können nach dem Strukturieren des Gateelektrodenmaterials oder des entsprechenden Platzhaltermaterials die Drain- und Sourcegebiete 153 auf Basis der Abstandshalterstruktur 155 abhängig von den gesamten Bauteilerfordernissen hergestellt werden. Es sollte beachtet werden, dass während einer beliebigen geeigneten Fertigungsphase die Halbleiterlegierung 154 beispielsweise durch Bilden entsprechender Aussparungen in dem Halbleitergebiet 102a und dem Schichtstapel 107 und durch epitaktisches Aufwachsen eines entsprechenden verformungsinduzierenden Materials hergestellt werden kann. Zu diesem Zweck sind gut etablierte Prozesstechniken verwendbar. Des weiteren wird während einer geeigneten Fertigungsphase ein entsprechendes Platzhaltermaterial, etwa Polysilizium, durch das Gateelektrodenmaterial 151 ersetzt, wenn das Material 151a nicht mit Prozessstechniken kompatibel ist, die zur Herstellung der grundlegenden Transistorkonfiguration angewendet werden, wozu Hochtemperaturprozes se, etwa Ausheizprozesse zum Aktivieren der Dotiermittel und zum Rekristallisieren durch von Implantation hervorgerufenen Schäden gehören.
  • Folglich erhalten die Transistoren 150a, 150b eine aufwendige Gateelektrodenstruktur 151, wobei die Schwellwertspannung effizient auf der Grundlage des Vorsehens eines geeigneten Bandlücken einstellenden Materials, etwa der Schicht 107c, eingestellt wird, während gleichzeitig die gesamte Ladungsträgerbeweglichkeit in dem Kanalgebiet 152 des Transistors 150a durch Vorsehen des entsprechenden verformungsinduzierenden Materials erhöht wird. Somit kann die entsprechende epitaktische Aufwachsprozesssequenz gleichzeitig für die Schwellwertanpassung und für das Bereitstellen eines verformungsinduzierenden Mechanismus benutzt werden, wodurch die zusätzliche Prozesskomplexität kompensiert oder sogar überkompensiert wird, die durch den frühen epitaktischen Wachstumsprozess eingeführt wird.
  • 1i zeigt schematisch das Halbleiterbauelement 100, in welchem der epitaktische Aufwachstprozess 106 auf der Grundlage einer Wachstumsmaske 113 ausgeführt wird, die in Form eines geeigneten dielektrischen Materials, etwa Siliziumnitrid, Siliziumdioxid und dergleichen vorgesehen wird. In diesem Falle kann der Schichtstapel 107 während der Prozesssequenz 106 gebildet werden, wie dies auch zuvor erläutert ist, während die Maske 113 selektiv durch gut etablierte nasschemische Ätzrezepte entfernt werden kann, ohne dass der Schichtstapel 107 wesentlich beeinflusst wird. Nach dem Abtragen der Wachstumsmaske 113 wird die weitere Bearbeitung fortgesetzt, wie dies auch zuvor beschrieben ist.
  • Es gilt also: Die vorliegende Erfindung stellt Techniken und Halbleiterbauelemente bereit, in denen eine bessere Flexibilität bei der Einstellung von Transistoreigenschaften in einer Prozesssequenz erreicht wird, in der auch eine aufwendige Gateelektrodenstruktur vorgesehen wird. Zu diesem Zweck wird ein epitaktischer Aufwachsprozess verwendet, um die Schwellwertspannung zumindest einer Art von Transistoren anzupassen, während auch eine gewünschte Art an Verformung in dem Kanalgebiet bereitgestellt wird.

Claims (15)

  1. Verfahren mit: Bilden einer ersten Materialschicht (107A) auf einem siliziumenthaltenden kristallinen Halbleitergebiet (102A); Bilden einer zweiten Materialschicht (107B), die aus Silizium aufgebaut ist, auf der ersten Materialschicht (107A); Bilden einer dritten Materialschicht (107C), die aus einer silizium- und germaniumenthaltenden Halbleiterlegierung aufgebaut ist, auf der zweiten Materialschicht (107B); und Bilden mindestens einer Gateelektrode (151) eines p-Kanaltransistors (151) über der dritten Materialschicht (107C); wobei die erste Materialschicht (107A) aus einer Silizium-Kohlenstoff-Legierung, einer Silizium-Germanium-Legierung, einer Silizium-Zinn-Legierung oder einer Silizium-Germanium-Zinn-Legierung besteht, so dass eine kompressive Verspannung oder Zugverspannung in der zweiten (107B) und dritten Materialschicht (107C) verursacht wird.
  2. Verfahren nach Anspruch 1, wobei Bilden zumindest der Gateelektrode (151) umfasst: Bilden einer Gatedielektrikumsschicht (151B) auf der dritten Materialschicht (107C) und Bilden einer metallenthaltenden Elektrode (151A) auf der Gatedielektrikumsschicht (151B).
  3. Verfahren nach Anspruch 2, wobei die Gatedielektrikumsschicht (151B) ein dielektrisches Material mit einer Dielektrizitätskonstante von ungefähr 10 oder höher aufweist.
  4. Verfahren nach Anspruch 1, wobei die erste, die zweite (107B) und die dritte Materialschicht (107C) in-situ in einer Abscheideumgebung gebildet werden, ohne dass (107C) in-situ in einer Abscheideumgebung gebildet werden, ohne dass ein Niederdruckzustand der Abscheideumgebung unterbrochen wird.
  5. Verfahren nach Anspruch 1, wobei eine Germaniumkonzentration der dritten Materialschicht (107C) an einer Grenzfläche zwischen der zweiten (107B) und der dritten Materialschicht (107C) am geringsten ist und mit zunehmender Dicke der dritten Materialschicht (107C) zunimmt.
  6. Verfahren nach Anspruch 1, wobei eine Kohlenstoffkonzentration der ersten Materialschicht (107A) an einer Grenzfläche zwischen der ersten (107A) und der zweiten Materialschicht (107B) am geringsten ist.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Bilden der ersten (107A) und/oder der zweiten (107B) und/oder der dritten Materialschicht (107C) auf dem siliziumenthaltenden Halbleitergebiet (102A) und auf einem zweiten siliziumenthaltenden Halbleitergebiet (102B) in einem gemeinsamen Abscheideprozess und selektives Entfernen der ersten (107A) und/oder der zweiten (107B) und/oder der dritten Materialschicht (107C) von dem zweiten siliziumenthaltenden Halbleitergebiet (102B).
  8. Verfahren nach Anspruch 7, wobei jede der ersten (107A), der zweiten (107B) und der dritten Materialschicht (107C) auf dem siliziumenthaltenden Halbleitergebiet (102A) und auf dem zweiten siliziumenthaltenden Halbleitergebiet (102B) gebildet wird.
  9. Verfahren nach Anspruch 7, das ferner umfasst: Bilden eines n-Kanaltransistors (151) in und über dem zweiten siliziumenthaltenden Halbleitergebiet (102B).
  10. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Hartmaskenmaterials (110) auf einem zweiten siliziumenthaltenden Halbleitergebiet (102B), und wobei die erste (107A), die zweite (107B) und die dritte Materialschicht (107C) selektiv auf dem siliziumenthaltenden Halbleitermaterial gebildet werden.
  11. Halbleiterbauelement mit: einem Transistor (151) mit einem siliziumenthaltenden Halbleitergebiet (102A), das über einem Substrat gebildet ist; einer Gateelektrodenstruktur (151), die über dem siliziumenthaltenden Halbleitergebiet (102A) gebildet ist, wobei die Gateelektrodenstruktur (151) eine Gateisolationsschicht mit großem ε und ein metallenthaltendes Elektrodenmaterial aufweist, das auf der Gateisolationsschicht mit großem ε gebildet ist; und einem Kanalgebiet mit einem Halbleitermaterial zur Einstellung einer Bandlücke, das mit der Gateisolationsschicht mit großem ε und einer verformten Siliziumschicht, die auf einer verformungsinduzierenden Halbleiterschicht gebildet ist, in Kontakt ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei das verformungsinduzierende Halbleitermaterial eine Silizium/Kohlenstoff-Legierung aufweist.
  13. Halbleiterbauelement nach Anspruch 12, wobei das Halbleitermaterial zur Einstellung der Bandlücke eine Silizium/Germanium-Legierung aufweist.
  14. Halbleiterbauelement nach Anspruch 13, wobei eine Konzentration an Germanium in der Silizium/Germanium-Legierung am geringsten ist an einer Grenzfläche zwischen der verformten Siliziumschicht und dem Halbleitermaterial zur Einstellung der Bandlücke.
  15. Halbleiterbauelement nach Anspruch 12, wobei eine Konzentration des Kohlenstoffs entlang einer Dicke der verformungsinduzierenden Halbleiterschicht variiert.
DE102008049717A 2008-09-30 2008-09-30 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal Active DE102008049717B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008049717A DE102008049717B4 (de) 2008-09-30 2008-09-30 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal
US12/552,548 US8017504B2 (en) 2008-09-30 2009-09-02 Transistor having a high-k metal gate stack and a compressively stressed channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008049717A DE102008049717B4 (de) 2008-09-30 2008-09-30 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Publications (2)

Publication Number Publication Date
DE102008049717A1 DE102008049717A1 (de) 2010-05-06
DE102008049717B4 true DE102008049717B4 (de) 2010-10-14

Family

ID=42056410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008049717A Active DE102008049717B4 (de) 2008-09-30 2008-09-30 Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Country Status (2)

Country Link
US (1) US8017504B2 (de)
DE (1) DE102008049717B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011003439B4 (de) * 2011-02-01 2014-03-06 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
US8835936B2 (en) * 2012-11-15 2014-09-16 Globalfoundries Inc. Source and drain doping using doped raised source and drain regions
US10622356B2 (en) * 2016-01-19 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US11211256B2 (en) * 2020-02-26 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method with CMP for metal ion prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004033149A1 (de) * 2004-07-08 2006-02-09 Infineon Technologies Ag Verfahren zum Herstellen eines integrierten Schaltkreises und Substrat mit vergrabener Schicht
EP1672700A2 (de) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Feldeffekt-Halbleiterbauelement
US20060148143A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation METHOD OF CREATING A Ge-RICH CHANNEL LAYER FOR HIGH-PERFORMANCE CMOS CIRCUITS

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818938B1 (en) * 2002-12-10 2004-11-16 National Semiconductor Corporation MOS transistor and method of forming the transistor with a channel region in a layer of composite material
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1672700A2 (de) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Feldeffekt-Halbleiterbauelement
DE102004033149A1 (de) * 2004-07-08 2006-02-09 Infineon Technologies Ag Verfahren zum Herstellen eines integrierten Schaltkreises und Substrat mit vergrabener Schicht
US20060148143A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation METHOD OF CREATING A Ge-RICH CHANNEL LAYER FOR HIGH-PERFORMANCE CMOS CIRCUITS

Also Published As

Publication number Publication date
US20100078653A1 (en) 2010-04-01
US8017504B2 (en) 2011-09-13
DE102008049717A1 (de) 2010-05-06

Similar Documents

Publication Publication Date Title
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102008035816B4 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
DE102009006886B4 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009021485A1 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102010002450B4 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102008059648A1 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102010063774A1 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102008049717B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE