DE102011080438B3 - Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor - Google Patents

Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor Download PDF

Info

Publication number
DE102011080438B3
DE102011080438B3 DE102011080438A DE102011080438A DE102011080438B3 DE 102011080438 B3 DE102011080438 B3 DE 102011080438B3 DE 102011080438 A DE102011080438 A DE 102011080438A DE 102011080438 A DE102011080438 A DE 102011080438A DE 102011080438 B3 DE102011080438 B3 DE 102011080438B3
Authority
DE
Germany
Prior art keywords
forming
drain
semiconductor
gate electrode
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011080438A
Other languages
English (en)
Inventor
Ina Ostermay
Ralf Illgen
Stefan Flachowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102011080438A priority Critical patent/DE102011080438B3/de
Priority to US13/550,138 priority patent/US20130032877A1/en
Application granted granted Critical
Publication of DE102011080438B3 publication Critical patent/DE102011080438B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66636Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

Bei der Herstellung komplexer Halbleiterbauelemente mit Metallgateelektrodenstrukturen mit großem ε und n-Kanaltransistoren wird ein besseres Leistungsverhalten erreicht, indem epitaktisch aufgewachsene Halbleitermaterialien eingebaut werden, beispielsweise eine verformungsinduzierende Silizium/Kohlenstofflegierung in Verbindung mit einem n-dotierten Siliziummaterial, so dass ein akzeptabler Schichtwiderstand erreicht wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Generell betrifft die vorliegende Erfindung die Herstellung sehr komplexer integrierter Schaltungen, die zumindest n-Kanaltransistoren aufweisen, die eine Metallgateelektrodenstruktur mit großem ε in Verbindung mit epitaktisch aufgewachsenen Materialien aufweisen, etwa verformungsinduzierenden Halbleiterlegierungen, die in den Drain- und Sourcebereichen ausgebildet sind.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICS (anwendungsspezifischen integrierten Schaltungen) und dergleichen, macht es notwendig, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen darstellen, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Gegenwärtig wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einem leicht dotierten oder nicht dotierten Gebiet gebildet sind, etwa einem Kanalgebiet, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine ebene Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
  • Gegenwärtig werden die meisten integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Siliziumgebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizprozesse erforderlich sind, um Dotiermittel zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, so dass der gewünschte Durchlassstrom bei einer vorgegebenen Versorgungsspannung erreicht wird, muss ein gewisser Grad an kapazitiver Kopplung aufrecht erhalten werden, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es erweist sich jedoch, dass die Verringerung der Kanallänge bei einer ebenen Transistorkonfiguration eine größere kapazitive Kopplung in Verbindung mit aufwendigen lateralen und vertikalen Dotierstoffprofilen in den Drain- und Sourcegebieten erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte planare Transistoren mit einer relativ geringen Versorgungsspannung und damit mit einer geringeren Schwellwertspannung zeigen eine exponentielle Zunahme der Leckströme auf Grund der erforderlichen erhöhten kapazitiven Kopplung der Gateelektrode an das Kanalgebiet. D. h., konventioneller Weise wird die Dicke der Siliziumdioxidschicht entsprechend verringert, um die erforderliche Kapazität zwischen der Gateelektrode und dem Kanalgebiet zu erreichen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-Gateisolationsschicht hervorgerufen wird, erreicht daher ggf. Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Erfordernissen für viele Arten von Schaltungen verträglich sind.
  • Aus diesem Grunde wurden neue Strategien entwickelt, um die Beschränkungen zu überwinden, die durch hohe Leckströme für äußerst dünne siliziumoxidbasierte Gateisolationsschichten auferlegt werden. Eine vielversprechende Vorgehensweise ist das Ersetzen der konventionellen dielektrischen Materialien zumindest teilweise durch dielektrische Materialien mit einer Dielektrizitätskonstante, die deutlich größer ist als die Dielektrizitätskonstante von siliziumdioxidbasierten Materialien. Beispielsweise können dielektrische Materialien, die auch als dielektrische Materialien mit großem ε bezeichnet werden, mit einer Dielektrizitätskonstante von 10,0 oder deutlich höher verwendet werden, etwa in Form von Hafniumoxid, Zirkonoxid und dergleichen. Zusätzlich zu dem Vorsehen eines dielektrischen Materials mit großem ε in den Gateisolationsschichten können auch geeignete metallenthaltende Materialien eingebaut werden, da die erforderlichen Werte für die Austrittsarbeit für p-Kanaltransistoren und n-Kanaltransistoren nicht mehr auf der Grundlage standardmäßiger Polysiliziumgatematerialien in Verbindung mit den dielektrischen Materialien mit großem ε erreicht werden können. Zu diesem Zweck werden geeignete metallenthaltende Materialien so vorgesehen, dass die empfindlichen dielektrischen Materialien mit großem ε abgedeckt werden und als eine Quelle für den Einbau einer geeigneten Metallsorte dienen, etwa in Form von Lanthan, Aluminium und dergleichen, um in geeigneter Weise die Austrittsarbeit für n-Kanaltransistoren bzw. p-Kanaltransistoren einzustellen. Auf Grund der Anwesenheit eines metallenthaltenden leitenden Materials kann auch die Ausbildung einer Verarmungszone, wie sie typischerweise in polysiliziumbasierten Elektrodenmaterialien auftritt, im Wesentlichen vermieden werden.
  • Der Vorgang des Herstellens einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε erfordert ggf. eine moderat komplexe Prozesssequenz, um eine geeignete Austrittsarbeit für die Transistoren der unterschiedlichen Leitfähigkeitsart einzustellen und auf Grund der Tatsache, dass dielektrische Materialien mit großem ε typischerweise sehr empfindlich sind, wenn sie den Einfluss gewisser Prozessbedingungen ausgesetzt werden, etwa hohen Temperaturen in Anwesenheit von Sauerstoff, und dergleichen.
  • Zusätzlich zum Vorsehen komplexer Gateelektrodenstrukturen kann das Transistorverhalten auch deutlich verbessert werden, indem eine Verformung in dem Kanalgebiet zumindest einer Transistorart, etwa in p-Kanaltransistoren, vorgesehen wird. Es ist gut bekannt, dass das Bereitstellen einer kompressiven Verformung entlang der Stromflussrichtung in einem Siliziumkanalgebiet mit einer standardmäßigen Kristallkonfiguration zu einer besseren Beweglichkeit von Löchern in dem Kanalgebiet führt, wodurch auch der Durchlassstrom des p-Kanaltransistors erhöht wird. Aus diesem Grunde wurde eine Vielzahl an verformungsinduzierenden Mechanismen entwickelt, wobei eine vielversprechende Vorgehensweise auf einer verformungsinduzierenden Halbleiterlegierung beruht, die in das aktive Gebiet von p-Kanaltransistoren nach der Herstellung der Gateelektrodenstruktur eingebettet wird. Dazu werden Aussparungen in dem aktiven Gebiet lateral benachbart zu der Gateelektrodenstruktur hergestellt und die Aussparungen werden nachfolgend mit einem verformungsinduzierenden Halbleiterlegierungsmaterial, etwa einem Silizium/Germanium-Material wieder aufgefüllt, das in einem verformten Zustand aufgewachsen wird, der wiederum eine gewünschte kompressive Verformungskomponente in dem Kanalgebiet hervorruft. Das verformungsinduzierende Silizium/Germanium-Material kann auf der Grundlage selektiver epitaktischer Aufwachstechniken abgeschieden werden, in denen die Prozessparameter so eingestellt sind, dass eine merkliche Materialabscheidung auf kristalline Siliziumbereiche beschränkt ist, während eine Materialabscheidung auf dielektrischen Oberflächenbereichen unterdrückt ist. Um ein unerwünschtes Materialwachstum auf den Gateelektrodenstrukturen zu vermeiden, muss das Polysiliziummaterial zuverlässig zumindest während des selektiven epitaktischen Aufwachsprozesses eingeschlossen werden. Zu diesem Zweck werden die Gateelektrodenstrukturen typischerweise mit einem dielektrischen Deckmaterial, etwa einem Siliziumnitridmaterial, versehen, und es wird eine Siliziumnitridabstandshalterschicht typischerweise so vorgesehen, dass die n-Kanaltransistoren bedeckt sind, wohingegen die Siliziumnitridabstandshalterschicht in Seitenwandabstandshalterelemente an der Gateelektrodenstruktur des p-Kanaltransistors strukturiert wird, wobei in der gleichen Ätzsequenz auch die entsprechenden Aussparungen in dem aktiven Gebiet des p-Kanaltransistors hergestellt werden.
  • Bei einer weiteren Verringerung der gesamten Transistorabmessungen haben die leistungssteigernden Mechanismen, etwa die verformungsinduzierende Halbleiterlegierung, die in p-Kanaltransistoren vorgesehen wird, eine geringere Wirkung auf das gesamte Transistorleistungsverhalten. Daher wird die verformungsinduzierende Effizienz in den p-Kanaltransistoren typischerweise erhöht, indem etwa die Germaniumkonzentration vergrößert wird, der laterale Abstand des verformungsinduzierenden Silizium/Germanium-Materials von dem Kanalgebiet reduziert wird, und dergleichen. Um ähnliche leistungssteigernde Mechanismen für n-Kanaltransistoren einzuführen, wurde vorgeschlagen, ein Silizium/Kohlenstoffmaterial in die Drain- und Sourcebereiche von n-Kanaltransistoren einzubauen, so dass eine gewünschte Zugverformung in dem Kanalgebiet hervorgerufen wird. Dazu wird eine Kohlenstoffkonzentration bis zu 2 Atomprozent oder mehr in die Drain- und Sourcebereiche eingebaut, wodurch eine gewünschte hohe Zugverformung erreicht wird. Auf diese Weise kann die Elektronenbeweglichkeit deutlich erhöht werden, wobei jedoch auf Grund der Anwesenheit des Kohlenstoffs in dem Siliziumbasismaterial der Reihenwiderstand des Halbleitermaterials deutlich ansteigt. Als Folge davon werden die Vorteile, die durch den Einbau des Kohlenstoffmaterials zur Steigerung der Elektronenbeweglichkeit erreicht werden, kompensiert oder überkompensiert durch die Zunahme des Widerstands in dem aktiven Gebiet, so dass insgesamt das Transistorleistungsverhalten nicht ansteigt oder sogar absinkt. Da die schließlich erreichte Leistungsfähigkeit komplexer Transistoren, etwa von n-Kanaltransistoren, von einer Reihe von Faktoren abhängt, etwa den Verformungsbedingungen in dem Kanalgebiet, die wiederum von den lateralen Abstand des verformungsinduzierenden Materials zu dem Kanalgebiet abhängen, oder den grundsätzlichen elektronischen Eigenschaften des Halbleitermaterials in den Drain- und Sourcebereichen, dem Schichtwiderstand von Metallsilizidgebieten, die in den Drain- und Sourcegebieten ausgebildet sind, der Dotierstoffkonzentration der Drain- und Sourceerweiterungsgebiete und dergleichen, wurden eine Vielzahl von Prozessstrategien im Zusammenhang mit dem Bereitstellen komplexer Metallgateelektrodenstrukturen mit großem ε vorgeschlagen, wobei jedoch eine Leistungssteigerung von n-Kanaltransistoren geringer als erwartet ausfällt.
  • Die DE 10 2008 035 812 B4 offenbart ein n-dotiertes Halbleitermaterial, das durch epitaktisches Aufwachsen in den Drain- und Sourcebereichen eines Transistors gebildet wird und zum Bilden von Drain- und Sourceerweiterungsgebieten dient.
  • Im Hinblick auf die zuvor beschriebene Situation ist es die Aufgabe der vorliegenden Erfindung Halbleiterbauelemente und Fertigungstechniken bereitzustellen, in denen n-Kanaltransistoren mit besserem Leistungsverhalten auf der Grundlage epitaktisch aufgewachsener Halbleitermaterialien bereitgestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die vorliegende Erfindung
  • Generell stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen n-Kanaltransistoren auf der Grundlage einer verformungsinduzierenden Halbleiterlegierung oder eines n-dotierten Halbleitermaterials hergestellt werden, wobei dieses Material durch epitaktische Aufwachstechniken erzeugt wird, um generell das Leistungsvermögen des Transistors zu verbessern. In einigen anschaulichen Ausführungsformen wird eine verformungsinduzierende kohlenstoffenthaltende Halbleiterlegierung epitaktisch aufgewachsen, wobei die vorteilhafte Wirkung der erhöhten Elektronenbeweglichkeit erreicht wird, ohne jedoch zu einem insgesamt erhöhten Reihenwiderstand der n-Kanaltransistoren in unerwünschter Weise beizutragen. Dazu wird ein Halbleitermaterial auf dem kohlenstoffenthaltenden Halbleiterlegierungsmaterial vorzugsweise mit einer hohen Dotierstoffkonzentration hergestellt, wodurch der Schichtwiderstand eines Silizidmaterials verringert wird, das in den Drain- und Sourcebereichen herzustellen ist. In Verbindung mit den Drain- und Sourceerweiterungsgebieten, die in einer frühen Fertigungsphase vorgesehen werden, kann ein generell besseres Transistorleistungsverhalten erreicht werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Beschichtungsmaterials auf einem aktiven Gebiet und einer Gateelektrodenstruktur eines n-Kanaltransistors, wobei die Gateelektrodenstruktur auf dem aktiven Gebiet ausgebildet ist. Das Verfahren umfasst ferner das Bilden von Drain- und Sourceerweiterungsgebieten in dem aktiven Gebiet. Des weiteren umfasst das Verfahren das Bilden eines n-dotierten Halbleitermaterials nach dem Bilden der Drain- und Sourceerweiterungsgebiete durch epitaktisches Aufwachsen derart, dass eine Verbindung zu den Drain- und Sourceerweiterungsgebieten entsteht.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer Gateelektrodenstruktur über einem aktiven Gebiet und das Bilden von Drain- und Sourceerweiterungsgebieten in dem aktiven Gebiet. Ferner umfasst das Verfahren das Bilden einer kohlenstoffenthaltenden Halbleiterlegierung in dem aktiven Gebiet derart, dass es mit den Drain- und Sourceerweiterungsgebieten in Verbindung steht. Das Verfahren umfasst ferner das Bilden eines Halbleitermaterials selektiv auf der kohlenstoffenthaltenden Halbleiterlegierung nach dem Bilden der Drain- und Sourceerweiterungsgebiete, wobei das Halbleitermaterial eine reduzierte Kohlenstoffkonzentration im Vergleich zu der kohlenstoffenthaltenden Halbleiterlegierung aufweist. Das Verfahren umfasst ferner das Bilden eines Metallsilizids in dem Halbleitermaterial.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Gateelektrodenstruktur, die auf einem aktiven Gebiet eines n-Kanaltransistors ausgebildet ist, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem ε, ein metallenthaltendes Elektrodenmaterial und ein Halbleiterelektrodenmaterial aufweist. Das Halbleiterbauelement umfasst ferner eine zugverformungsinduzierende Halbleiterlegierung, die in dem aktiven Gebiet des n-Kanaltransistors ausgebildet ist, wobei die zugverformungsinduzierende Halbleiterlegierung eine erste Kohlenstoffkonzentration aufweist. Des weiteren umfasst das Halbleiterbauelement ein Metallsilizid, das über der zugverformungsinduzierenden Halbleiterlegierung ausgebildet ist und eine zweite Kohlenstoffkonzentration aufweist, die kleiner ist als die erste Kohlenstoffkonzentration.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen auch deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein n-Kanaltransistor auf der Grundlage eines epitaktisch aufgewachsenen und dotierten Halbleitermaterials möglicherweise in Verbindung mit einer verformungsinduzierenden Halbleiterlegierung gemäß anschaulichen Ausführungsformen hergestellt wird; und
  • 2 und 3 schematisch Messergebnisse von n-Kanaltransistoren zeigen, die auf der Grundlage der hierin offenbarten Prinzipien hergestellt sind.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen n-Kanaltransistoren auf der Grundlage epitaktisch aufgewachsener Halbleitermaterialien hergestellt werden, die in einigen anschaulichen Ausführungsformen eine moderat hohe Konzentration einer n-Dotierstoffsorte enthalten. Auf Grund des Vorsehens eines Halbleitermaterials unter Anwendung epitaktischer Aufwachstechniken können beispielsweise geeignete n-Dotiermittel, etwa Phosphor, Arsen und dergleichen direkt in die Gitterstruktur des Halbleiterbasismaterials mit einer deutlich höheren Konzentration im Vergleich zur Implantation auf Grund der Nichtgleichgewichtsbedingungen während des epitaktischen Aufwachsprozesses eingebaut werden. In einigen anschaulichen Ausführungsformen wird zusätzlich eine verformungsinduzierende Halbleiterlegierung in Form einer Silizium/Kohlenstofflegierung in das aktive Gebiet eingebaut, wobei das zusätzliche n-dotierte Halbleitermaterial, das auf der Silizium/Kohlenstofflegierung gebildet ist, im Wesentlichen den größeren Widerstand eines Silizium/Kohlenstoffmaterials kompensiert, so dass generell die größere Elektronenbeweglichkeit, die durch die Verformungsbedingungen in dem Kanalgebiet erreicht wird, zu einem besseren Transistorverhalten beiträgt. Beispielsweise kann der Schichtwiderstand an den Kontaktbereichen der Drain- und Sourcegebiete deutlich verringert werden im Vergleich zu konventionellen Bauelementen, die darin eingebaut ein Silizium/Kohlenstoffmaterial aufweisen, indem das stark n-dotierte Halbleitermaterial als ein Deckmaterial verwendet wird und indem ein Metallsilizid auf dieses Halbleitermaterial beschränkt wird, das wiederum in geeigneter Weise eine Verbindung zu der verformungsinduzierenden Silizium/Kohlenstofflegierung und zu den Drain- und Sourceerweiterungsgebieten herstellt, die in einer frühen Fertigungsphase erzeugt werden, d. h. vor dem Einbau der verformungsinduzierenden Halbleiterlegierung. Die Herstellung der Drain- und Sourceerweiterungsgebiete und des nachfolgenden verformungsinduzierenden Halbleiterlegierungsmaterials ist kompatibel mit dem Bereitstellen einer Metallgateelektrodenstruktur mit großem ε, da die empfindlichen Materialien der Gateelektrodenstruktur auf der Grundlage einer schützenden Beschichtung und durch Versatzabstandshalter eingeschlossen werden, die auch zum Einstellen des lateralen Abstandes der epitaktisch aufgewachsenen Halbleitermaterialien oder Legierungen verwendet werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 aufweist, über welchem eine Halbleiterschicht 102 vorgesehen ist. Die Halbleiterschicht 102 ist typischerweise in eine Vielzahl von Halbleitergebieten oder aktiven Gebieten unterteilt, die als Gebiete zu verstehen sind, in und über denen mindestens ein Transistor herzustellen ist. Der Einfachheit halber ist ein einzelnes aktives Gebiet 102a in 1 gezeigt und repräsentiert das aktive Gebiet eines n-Kanaltransistors 150. Das aktive Gebiet 102a ist lateral durch ein Isolationsgebiet 102b abgetrennt, das einen geeigneten Aufbau besitzt, beispielsweise in Form einer flachen Grabenisolation vorgesehen wird. Es sollte beachtet werden, dass eine vergrabene isolierende Schicht (nicht gezeigt) zwischen der Halbleiterschicht 102 und dem Substrat 101 angeordnet sein kann, wenn eine SOI-(Silizium- oder Halbleiter-auf-Isolator-)Architektur betrachtet wird. In anderen Fällen steht das Siliziumbasismaterial des aktiven Gebiets 102a direkt mit dem kristallinen Material des Substrats 101 in Verbindung, so dass eine Vollsubstratkonfiguration bereitgestellt wird.
  • In dieser Fertigungsphase umfasst der Transistor 150 eine Gateelektrodenstruktur 160, die wiederum eine Gatedielektrikumsschicht 161 mit einem dielektrischen Material mit großem ε aufweist, möglicherweise in Verbindung mit einem konventionellen dielektrischen Material, abhängig von den gesamten Prozess- und Bauteilerfordernissen. Beispielsweise weist die Gatedielektrikumsschicht 161 Hafniumoxid, Zirkonoxid und dergleichen auf. Ferner ist ein metallenthaltendes Elektrodenmaterial 162, etwa Titannitrid, Tantalnitrid und dergleichen über der Gatedielektrikumsschicht 161 ausgebildet, woran sich ein halbleiterbasiertes Elektrodenmaterial 163 anschließt, etwa amorphes und/oder polykristallines Silizium und dergleichen. Ferner ist eine dielektrische Deckschicht oder ein Schichtsystem 164, etwa ein Siliziumnitridmaterial, typischerweise auf dem Elektrodenmaterial 163 vorgesehen. Die Gateelektrodenstruktur 160 besitzt eine geeignete Gatelänge, d. h. in 1a die horizontale Erstreckung des Materials 162, beispielsweise eine Gatelänge von 50 nm und weniger, etwa 35 nm und weniger, in komplexen Halbleiterbauelementen. In dieser Fertigungsphase sind die Gateelektrodenstruktur 160 und das aktive Gebiet 102a durch eine schützende Beschichtung oder ein Schichtsystem 165 geschützt, das beispielsweise aus Siliziumnitrid, Siliziumdioxid und dergleichen aufgebaut ist.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozessstrategie hergestellt werden. Das Isolationsgebiet 102b wird auf der Grundlage komplexer Lithographie-, Ätz-, Abscheide-, Ausheiz- und Einebnungstechniken hergestellt, wodurch auch die laterale Größe, die Position und die Form des aktiven Gebiets 102a eingestellt wird. Vor oder nach der Herstellung des Isolationsgebiets 102b wird eine Wannendotierstoffsorte in das aktive Gebiet 102a so eingebaut, dass die grundlegenden elektronischen Eigenschaften für einen n-Kanaltransistor eingestellt werden, der in und über dem aktiven Gebiet 102a herzustellen ist. Als nächstes wird eine Prozesssequenz angewendet, in der die empfindlichen Materialien 161 und 162 hergestellt werden, wozu geeignete Abscheide- und Strukturierungsstrategien gehören, um ein dielektrisches Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial bereitzustellen, wobei bei Bedarf zusätzliche Ausheizprozesse ausgeführt werden, um eine Metallsorte zur Einstellung der Austrittsarbeit, etwa Lanthan, in die dielektrische Schicht 161 und/oder in die Elektrodenschicht 162 einzubauen. Daraufhin wird das Halbleitermaterial 163 in Verbindung mit einem oder mehreren Deckmaterialien, etwa der Schicht 164 aufgebracht, indem eine geeignete Abscheidetechnik angewendet wird, woran sich eine komplexe Lithographie- und Ätzsequenz anschließt, um die Gateelektrodenstruktur 160 aus dem resultierenden Schichtstapel zu erzeugen. Auf der Grundlage der zuvor beschriebenen Prozesssequenz können folglich die elektronischen Eigenschaften der Metallgateelektrodenstruktur mit großem ε 160 in einer frühen Fertigungsphase eingestellt werden, wobei ein zuverlässiger Einschluss der empfindlichen Materialien 161, 162 erforderlich ist. Dazu wird die Beschichtung 165 vorgesehen, etwa in Form eines Siliziumdioxidmaterials, eines Siliziumnitridmaterials oder möglicherweise einer Kombination dieser Schichten, wobei diese Materialien unter Anwendung gut etablierter Abscheidetechniken aufgebracht werden, etwa durch Mehrschicht-Abscheideprozesse und dergleichen.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird eine Implantationssequenz ausgeführt, um eine Dotierstoffsorte in das aktive Gebiet 102a einzuführen. Zu diesem Zweck wird ein Implantationsprozess 103 so ausgeführt, dass Drain- und Sourcedotiermittel eingebaut werden, wodurch vorläufig Drain- und Sourceerweiterungsgebiete 151e mit einer gewünschten Dotierstoffkonzentration und Tiefe erzeugt werden. Der Implantationsprozess 103 kann auf der Grundlage geeigneter Prozessparameter so ausgeführt werden, dass die Dotierstoffsorte durch die Schicht 165 hindurch eingebaut wird. Ferner kann auch eine geneigte Implantationsprozesssequenz 104 angewendet werden, so dass eine gegendotierende Sorte in Bezug auf die Dotierstoffsorte der Drain- und Sourceerweiterungsgebiete 151e eingebaut wird, wodurch gegendotierte Gebiete oder Halo-Gebiete 102h erzeugt werden. Es sollte beachtet werden, dass andere Bauteilbereiche zuverlässig durch geeignete Implantationsmasken in Übereinstimmung mit etablierten Maskierungsschemata abgedeckt sind. Während der Implantationsprozesse 103, 104 und der zugehörigen Lackentfernungsprozesse sind folglich die empfindlichen Materialien der Gateelektrodenstruktur 160 zuverlässig durch die Beschichtung 165 abgedeckt.
  • 1c zeigt schematisch das Halbleiterbauelement 100 während eines Ausheizprozesses 106, in welchem geeignete Temperaturen auf das Bauelement 100 einwirken, so dass durch Implantation hervorgerufene Schäden in dem aktiven Gebiet 102a rekristallisiert werden. Eine geeignete Aktivierung der Dotierstoffsorte kann ebenfalls während des Prozesses 106 bewerkstelligt werden. Aus diesem Grunde können gut etablierte Ausheiztechniken, etwa lasergestützte Ausheiztechniken, Ausheiztechniken mit rascher thermischer Aufheizung, blitzlichtbasierte Ausheiztechniken und dergleichen angewendet werden. Bei Bedarf kann auch ein gewisser Grad an Diffusion der Dotierstoffe während des Prozesses 106 initiiert werden, wodurch die gewünschte laterale Überlappung der Erweiterungsgebiete 151e mit der Gateelektrodenstruktur 160 erreicht wird. Somit besitzen nach dem Ausheizprozess 106 die Erweiterungsgebiete 151e und die Halo-Gebiete 152h eine geeignete Konfiguration, wobei auch eine gewünschte hohe Kristallqualität wieder hergestellt ist, bevor ein Halbleitermaterial oder eine Halbleiterlegierung auf der Grundlage eines selektiven epitaktischen Aufwachsprozesses eingebaut wird.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Abstandshalterschicht 166 über dem aktiven Gebiet 102a und der Gateelektrodenstruktur 160 ausgebildet, die beispielsweise aus Siliziumnitrid und dergleichen aufgebaut ist. Die Abstandshalterschicht 166 kann unter Anwendung gut etablierter Abscheiderezepte aufgebracht werden, so dass eine anfängliche Schichtdicke und die geeignete Materialzusammensetzung bereitgestellt werden, so dass sichergestellt ist, dass geeignet dimensionierte Abstandshalterelemente nach dem Strukturieren der Abstandshalterschicht 166 erhalten werden.
  • 1e zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer reaktiven Prozessatmosphäre ausgesetzt ist, um eine Ätzsequenz 109 auszuführen. Während der Prozesssequenz 109 wird die zuvor aufgebrachte Abstandshalterschicht 116 in Abstandshalterelemente strukturiert, die auch mit dem gleichen Bezugszeichen 166 belegt sind, die dann die Größe und Form und somit den lateralen Abstand von Aussparungen 107 bestimmen oder zumindest wesentlich beeinflussen, die in dem aktiven Gebiet 102a hergestellt werden, wenn die Ätzsequenz 109 fortgesetzt wird. Somit bewahren die Abstandshalterelemente 166 einen gewissen Teil der Drain- und Sourceerweiterungsgebiete 151d während der nachfolgenden Prozessphase der Sequenz 109, in der Material des aktiven Gebiets 102a abgetragen wird. Typischerweise werden die Abstandshalterelemente 166 auf der Grundlage eines plasmaunterstützten Ätzprozesses strukturiert, der in einigen Fällen auf der Grundlage einer geeigneten Ätzchemie weitergeführt wird, so dass in das aktive Gebiet 102a geätzt wird. In anderen Fällen umfasst die Sequenz 109 einen nasschemischen Ätzprozess, beispielsweise unter Anwendung von Chemikalien wie TMAH (Tetramethylammoniumhydroxid), Kaliumhydroxid (KOH), und dergleichen, die ein kristallographisch anisotropes Ätzverhalten besitzen. In diesem Falle erhalten die Aussparungen 107 eine genau definierte laterale Konfiguration, da gewisse Kristallebenen, etwa (111) Ebenen, als Ätzstoppschichten dienen. In einigen anschaulichen Ausführungsformen geht dem nasschemischen Ätzschritt ein plasmaunterstützter Ätzprozess voraus, wobei jedoch unabhängig von der angewendeten Prozesssequenz dennoch zumindest ein Teil der Drain- und Sourceerweiterungsgebiete 151e unter den Abstandshalterelementen 166 bewahrt wird.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein erster selektiver epitaktischer Aufwachsprozess 108a in einigen anschaulichen Ausführungsformen angewendet, um ein geeignetes Halbleitermaterial in den Aussparungen 107 oder zumindest in einem Teil dieser Aussparungen zu erzeugen. Das eigentliche Abscheiden eines Halbleitermaterials erfolgt nach geeigneten Reinigungsprozessen, um freiliegende Halbleiteroberflächenbereich für das nachfolgende selektive Abscheiden eines Halbleitermaterials vorzubereiten. Während dieser Phase und während des nachfolgenden Abscheidens eines Materials werden empfindliche Teile der Gateelektrodenstruktur 160 zuverlässig durch die Abstandshalterelemente 166, die Beschichtung 165 und die Deckschicht 164 geschützt. In einer anschaulichen Ausführungsform wird der Abscheideprozess 108a so ausgeführt, dass ein verformungsinduzierendes kohlenstoffenthaltendes Halbleitermaterial 152 eingebaut wird, das auch als eine Halbleiterlegierung bezeichnet wird. Es ist gut bekannt, dass Silizium/Kohlenstoffmaterial, wenn es in einem kristallinen Zustand aufwächst, eine kleinere Gitterkonstante im Vergleich zu Siliziummaterial aufweist. Da das verbleibende Material des aktiven Gebiets 102a als ein Schablonenmaterial während der Abscheidung 108 dient, wird folglich das Material 152 in einem verformten Zustand aufgewachsen, was wiederum zu einer Zugverformung in einem Kanalgebiet 154 führt. Beispielsweise wird die kohlenstoffenthaltende Halbleiterlegierung 152 mit einem Kohlenstoffanteil von ungefähr 1 Atomprozent oder höher, etwa 2 Atomprozent oder mehr bereitgestellt, um damit sehr effiziente Verformungsbedingungen in dem Kanalgebiet 154 zu schaffen. Andererseits kann, wie zuvor erläutert ist, der größere Kohlenstoffanteil in dem Material 152 den Widerstand des Materials im Vergleich zu einem dotierten Siliziummaterial erhöhen, das jedoch effizient kompensiert werden kann, indem ein weiteres epitaktisch aufgewachsenes Halbleitermaterial bereitgestellt wird und indem die Erweiterungsgebiete 151e mit einer gewünschten Tiefe und Dotierstoffkonzentration bereitgestellt werden, die dies durch die zuvor ausgeübte Prozesssequenz erreicht wird. Ferner wird in einigen anschaulichen Ausführungsformen das Material 152, wenn es als eine Silizium/Kohlenstofflegierung bereitgestellt wird, auch in-situ-dotiert, indem ein geeignetes Vorstufengas während der Abscheidung 108a zugeführt wird, so dass eine hohe Dotierstoffkonzentration in dem Material 152 erzeugt wird. Dazu wird eine geeignete n-Dotierstoffsorte, etwa Phosphor, Arsen und dergleichen während des Abscheidens eingebaut. Es sollte beachtet werden, dass auf Grund der nicht-Gleichgewichtsbedingungen des selektiven Aufwachsprozesses eine deutlich höhere Dotierstoffkonzentration in das Material 152 im Vergleich zu konventionellen Prozessen und Bauelementen eingebaut werden kann, in denen die Drain- und Sourcedotierstoffe durch Ionenimplantation eingebaut werden. Ferner werden die Dotierstoffatome an Gitterplätzen angeordnet, ohne dass Stapelfehler erzeugt werden, die typischerweise nach einer Implantation und einem nachfolgenden Ausheizprozess angetroffen werden. Folglich wird in diesen Ausführungsformen das Halbleitermaterial 152 als eine verformungsinduzierende kohlenstoffenthaltende Legierung bereitgestellt mit einer hohen Dotierstoffkonzentration, wodurch effizient zumindest zu einem gewissen Grade der generell erhöhte Widerstand eines Silizium/Kohlenstoffmaterials kompensiert wird. Andererseits wird eine höhere Elektronenbeweglichkeit in dem Kanalgebiet 154 erreicht.
  • Es sollte beachtet werden, dass das Material 152 in den Aussparungen 107 bis zu einer Höhe hergestellt werden kann, so dass eine Verbindung zu den Drain- und Sourceerweiterungsgebieten 151e erreicht wird, wobei jedoch ein weiteres Halbleitermaterial, das auf dem Material 152 herzustellen ist, ebenso wirksam zu den Drain- und Sourceerweiterungsgebieten 151e verbunden ist.
  • In weiteren anschaulichen Ausführungsformen wird das Halbleitermaterial 152 als ein stark dotiertes Siliziummaterial, etwa als ein phosphordotiertes Siliziummaterial bereitgestellt, wobei die moderat hohe Phosphorkonzentration zu einer gewissen verformungsinduzierenden Wirkung führt, während gleichzeitig eine hohe Leitfähigkeit und eine bessere Kristallqualität des Materials 152 sichergestellt sind.
  • 1g zeigt schematisch das Halbleiterbauelement 100 während eines weiteren epitaktischen Aufwachsprozesses 108b, in welchem ein Halbleitermaterial 153 auf dem zuvor abgeschiedenen Material 152 erzeugt wird. Dazu wird die Abscheideatmosphäre des Prozesses 108b auf der Grundlage geeigneter Vorstufengase eingerichtet, beispielsweise in dem gleichen Prozessreaktor, der für den Abscheideprozess 108 aus 1f verwendet wurde, ohne dass das Bauelement der Umgebungsatmosphäre ausgesetzt wurde, so dass das Material 153 mit den erforderlichen Eigenschaften erhalten wird. In einer anschaulichen Ausführungsform wird das Material 153 als ein Halbleitermaterial bereitgestellt, das eine geringere Kohlenstoffkonzentration in Bezug auf das Material 152 aufweist, um damit eine unnötige Verringerung der Gesamtleitfähigkeit zu vermeiden, die durch die Anwesenheit der Kohlenstoffsorte in einem Siliziummaterial hervorgerufen wird. In einigen anschaulichen Ausführungsformen wird das Material 153 als ein im Wesentlichen kohlenstofffreies Material bereitgestellt, das als ein Halbleitermaterial zu verstehen ist, das eine maximale Kohlenstoffkonzentration von 0,1 Atomprozent und weniger besitzt. Vorzugsweise ist die Kohlenstoffkonzentration kleiner als 0,01 Atomprozent. Beispielsweise wird ein im Wesentlichen intrinsisches Siliziummaterial während des Prozesses 108b bereitgestellt, während in anderen Fällen eine gewünschte hohe Dotierstoffkonzentration in das Material 153 eingebaut wird, was durch Hinzufügen eines n-Dotiermittels, etwa von Phosphor, zu der Abscheideatmosphäre des Prozesses 108b bewerkstelligt werden kann. In diesem Falle wird das Material 153 als ein „kohlenstofffreies” Material bezeichnet, selbst wenn geringe Mengen an Kohlenstoff eingebaut sind auf Grund von kleinen Unregelmäßigkeiten der Prozessanlage und der verwendeten Materialquellen. In einigen anschaulichen Ausführungsformen, wie dies in 1g gezeigt ist, ist das Halbleitermaterial 153 mit dem Material 152 verbunden und ist auch mit den Drain- und Sourceerweiterungsgebieten 151e verbunden. Somit wird ein Pfad mit geringem Widerstand von dem Material 153 zu den Drain- und Sourceerweiterungsgebieten 151e und somit zu dem Kanalgebiet 154 auf Grund einer hohen Dotierstoffkonzentration, falls diese vorgesehen ist, erzeugt, und/oder auf Grund des Einbaus eines Metallsilizids in einer nachfolgenden Fertigungsphase.
  • Das Halbleitermaterial 153 kann vorteilhafter Weise mit einer Dicke 153t bereitgestellt werden, die geeignet so gewählt ist, dass generell ein verbesserter Schichtwiderstand erreicht wird, unabhängig von der Anwesenheit einer Kohlenstoffsorte in dem Material 152. Dazu wurde erkannt, dass eine Dicke von 25 bis 35 nm zu einem insgesamt günstigeren Gesamtschichtwiderstand der Drain- und Sourcebereiche führt. Zu beachten ist, dass die Dicke 153t eine Dicke des Materials 153 in unmittelbarer Nähe der Gateelektrodenstruktur 160 beschreibt, d. h. an oder in unmittelbarer Nähe zu der Abstandshalterstruktur 166, während die Dicke des Materials 153 am Rand des aktiven Gebiets 102a auf Grund von Randeffekten während des epitaktischen Aufwachsprozesses geringer sein kann. In einigen anschaulichen Ausführungsformen ist die Dicke 153t so gewählt, dass ein Metallsilizid in dem Material 153 erzeugt wird, ohne dass ein Teil des Materials 152 verbraucht wird, das in einigen Fällen darin eingebaut eine gewünschte hohe Kohlenstoffkonzentration aufweist. In diesem Falle ist folglich das Metallsilizid auf einen Materialbereich beschränkt, in welchem im Wesentlichen kein Kohlenstoff oder zumindest eine deutlich geringere Kohlenstoffkonzentration im Vergleich zu dem Material 153 vorhanden ist, wenn dieses Material als eine verformungsinduzierende Silizium/Kohlenstofflegierung bereitgestellt wird.
  • Folglich wird das Halbleitermaterial 153 mit einer geeigneten Dicke bereitgestellt, die eine effiziente Verbindung zu den Drain- und Sourceerweiterungsgebieten 151e ermöglicht und einen besseren Schichtwiderstand beispielsweise auf Grund einer sehr hohen Dotierstoffkonzentration sicherstellt, indem beispielsweise Phosphor verwendet wird, und/oder auf Grund der Tatsache, dass ein Metallsilizid sehr effizient innerhalb des Materials 153 erzeugt werden kann, wodurch zu einem höheren Stromfluss in Erweiterungsgebieten 151e in den Kanal 154 beigetragen wird, ohne dass ein übermäßiger Stromfluss durch das Material 152 stattfindet, in welchem die hohe Kohlenstoffkonzentration eingebaut ist, so dass damit eine gewünschte hohe Zugverformung in dem Kanalgebiet 154 hervorgerufen wird.
  • 1h zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst der Transistor 150 Drain- und Sourcegebiete 151, die wiederum Drain- und Sourceerweiterungsgebiete 151e und die Halbleiterlegierung 152 aufweisen, wenn diese als dotiertes Material vorgesehen ist. D. h. wie zuvor erläutert ist, in einigen anschaulichen Ausführungsformen wird die Halbleiterlegierung oder generell das Halbleitermaterial 152 als ein stark n-dotiertes Halbleitermaterial mit einem hohen Grade an Dotierstoffaktivierung und einer verbesserten Kristallstruktur bereitgestellt. In diesem Falle kann ein zusätzlicher Implantationsprozess vermieden werden, wodurch die verbesserte Kristallqualität beibehalten wird. In anderen Fällen werden die Drain- und Sourcegebiete 151 auf der Grundlage eines zusätzlichen Implantationsprozesses hergestellt, um Drain- und Sourcedotierstoffe einzubauen, wodurch tiefe Drain- und Sourcegebiete 151d hergestellt werden. In anderen Fällen werden zusätzliche Dotierstoffsorten durch Ionenimplantation eingebaut, wobei auch eine gewünschte hohe Dotierstoffkonzentration auf der Grundlage des Halbleitermaterials 152 und möglicherweise auf der Grundlage des Halbleitermaterials 153 eingebaut ist.
  • Somit wird in dem aktiven Gebiet 102a ein gewünschtes Dotierstoffprofil auf der Grundlage der Drain- und Sourceerweiterungsgebiete 151e erzeugt, die in einer frühen Fertigungsphase hergestellt wurden, wie dies zuvor erläutert ist, und auch auf der Grundlage der Halo-Gebiete 102h und auf der Grundlage der optionalen tiefen Drain- und Sourcegebiete 151d und/oder das Materials 152. Des weiteren wird in Ausführungsformen, in denen das Halbleitermaterial 152 als eine verformungsinduzierende Legierung bereitgestellt wird, eine gewünschte hohe Zugverformungskomponente in dem Kanalgebiet 154 hervorgerufen, wie dies auch zuvor erläutert ist. Ferner wird ein Metallsilizid 158 in den Drain- und Sourcegebieten 151 hergestellt, wodurch geeignete Kontaktbereiche des Transistors 150 geschaffen werden. In einigen anschaulichen Ausführungsformen, wie dies zuvor erläutert ist, wird das Metallsilizid 158 so hergestellt, dass es auf das Halbleitermaterial 153 beschränkt ist, das eine gewünschte geringe Kohlenstoffkonzentration aufweist, wodurch ein Pfad mit geringem Widerstand zu dem Kanalgebiet 154 bereitgestellt wird. Somit besitzen das Metallsilizid 158 und das verbleibende Material 153 eine deutlich geringere Kohlenstoffkonzentration im Vergleich zu dem Material 152, wenn dieses als eine Silizium/Kohlenstofflegierung vorgesehen ist.
  • In ähnlicher Weise kann die Gateelektrodenstruktur 160, die eine zusätzliche Abstandshalterstruktur 167 bei Bedarf aufweist, in dem Halbleiterelektrodenmaterial 163 ein Metallsilizid 168 aufweisen, wodurch der Gateelektrodenstruktur 160 ebenfalls eine bessere Leitfähigkeit verliehen wird.
  • Das in 1h gezeigte Halbleiterbauelement 100 kann durch eine beliebige geeignete Prozessstrategie hergestellt werden, wozu das Entfernen der Deckschicht 164 (siehe 1g), das Abscheiden geeigneter Abstandshaltermaterialien, etwa von Siliziumdioxid, Siliziumnitrid und dergleichen, und das Strukturieren der Schicht in die Abstandshalterstruktur 167 unter Anwendung gut etablierter Ätzstrategien gehört. Danach können bei Bedarf zusätzliche Drain- und Sourcedotiermittel eingebaut werden, beispielsweise zur Herstellung der tiefen Drain- und Sourcegebiete 151d, woran sich ein weiterer Ausheizprozess anschließen kann, um Dotiermittel zu aktivieren und durch Implantation hervorgerufene Schäden zu rekristallisieren. In anderen Fällen ist ein weiterer Einbau eines n-Dotiermittels in das aktive Gebiet 102a auf Grund der moderat hohen Dotierstoffkonzentration in den Materialien 152 und 153 nicht erforderlich, wobei bei Bedarf ein zusätzlicher Ausheizprozess angewendet werden kann, um eine weitere Dotierstoffdiffusion in Gang zu setzen, um etwa das endgültige laterale und vertikale Profil der Drain- und Sourcegebiete 151 einzustellen. Als nächstes wird ein Silizidierungsprozess angewendet, indem die Abstandshalterstruktur 167 als eine Maske verwendet wird, wodurch ebenfalls der laterale Abstand des Metallsilizids 158 zu den Erweiterungsgebieten 151e eingestellt wird. Wie zuvor in einigen anschaulichen Ausführungsformen erläutert ist, wird der Silizidierungsprozess so eingestellt, dass das Silizid 158 vollständig in dem Material 153 hergestellt wird, so dass nicht in unerwünschter Weise verformungsinduzierendes Material verbraucht und ein Stromfluss durch das Material 152 vermieden wird, wenn dieses einen größeren Anteil an Kohlenstoff aufweist.
  • Folglich zeigt der Transistor 150 generell ein besseres Leistungsverhalten auf Grund der günstigeren Verformungsbedingungen, wenn das Material 152 als ein zugverformungsinduzierendes Halbleiterlegierungsmaterial bereitgestellt wird, und auch auf Grund der höheren Dotierstoffkonzentration, die in das Material 152 bei dem selektiven epitaktischen Aufwachsprozess eingebaut wird. Des weiteren sorgt das zusätzliche Halbleitermaterial 153 für einen besseren Schichtwiderstand, selbst wenn eine gewünschte hohe Kohlenstoffkonzentration in das Material 152 eingebaut wird, so dass ein Stromweg mit geringem Widerstand von dem Metallsilizid 158 in die Erweiterungsgebiete 151e und schließlich in das Kanalgebiet 154 erhalten wird.
  • 2 zeigt schematisch Messergebnisse von Schichtwiderständen zwischen Metallsilizid und dem aktiven Siliziumgebiet, beispielsweise dem Metallsilizid 158 und dem Kanalgebiet 154 des Transistors 150 aus 1h, wobei die diversen Proben auf der Grundlage der gleichen Entwurfsparameter vorbereitet wurden, mit Ausnahme des Halbleitermaterials 153. Die vertikale Achse in 2 stellt den Schichtwiderstand dar, während die horizontale Achse die diversen Proben bezeichnet. Beispielsweise entspricht die Probe A3 einem konventionellen Aufbau, in welchem ein Metallsilizid in einem mit Phosphor implantierten Siliziumbasismaterial ohne eine Silizium/Kohlenstoffverbindung ausgebildet ist. Die Probe A1 stellt die Situation dar, in der kein Phosphor dotiertes Siliziummaterial über einer Silizium/Kohlenstofflegierung vorgesehen ist, während die Probe A2 ein Beispiel darstellt, in welchem das phosphordotierte Siliziummaterial zum Herstellen eines Metallsilizids dient und über einer Silizium/Kohlenstofflegierung angeordnet ist, die eine Dicke von 15 nm aufweist. Andererseits sind die Proben B1 und B2 gemäß den hierin offenbarten Prinzipien hergestellt, d. h. eine Dicke des Materials 153 (siehe 1h) liegt im Bereich von 25 bis 35 nm. Es sollte beachtet werden, dass die Proben A1, A2, B1, A3 so hergestellt wurden, dass diese eine verformungsinduzierende Silizium/Kohlenstofflegierung aufweisen, während die Probe B2 einer Situation entspricht, in der kein verformungsinduzierendes Halbleiterlegierungsmaterial vorgesehen ist. D. h., wie zuvor erläutert ist, werden das Halbleitermaterial 152 und das Material 153 als stark phosphordotierte oder allgemein n-dotierte Halbleitermaterialien vorgesehen, die epitaxial aufgewachsen sind, um damit eine insgesamt bessere Gesamtleitfähigkeit von n-Kanaltransistoren zu schaffen. Wie aus 2 hervorgeht, führt eine Dicke von 25 nm oder mehr des Materials 153 zu einem Schichtwiderstand, der vergleichbar oder kleiner ist als der Schichtwiderstand der „Referenzprobe” A3, so dass ein negativer Einfluss der Kohlenstoffsorte auf den Schichtwiderstand im Wesentlichen kompensiert wird.
  • 3 zeigt schematisch das Leistungsverhalten konventioneller n-Kanaltransistoren, die durch die Kurve A angegeben sind, während die Kurve B Transistoren repräsentiert, die auf der Grundlage der hierin offenbarten Prinzipien hergestellt sind. Insbesondere wurden die entsprechenden Transistoren hergestellt, indem eine Silizium/Kohlenstofflegierung eingebaut wurde, um eine Zugverformung in den Kanalgebieten hervorzurufen, wie dies auch zuvor erläutert ist, wobei die Transistoren entsprechend der Kurve A ohne das Material 153 (siehe 1h) hergestellt sind, während die Transistoren, die der Kurve B entsprechen, darin eingebaut das Material 153 aufweisen, das in Form eines phosphordotierten Siliziummaterials vorgesehen wird.
  • Die Kurven A und B repräsentieren das Leistungsverhalten der Transistoren im Hinblick auf den Sättigungsstrom (horizontale Achse) gegenüber dem Sperrstrom (vertikale Achse). Wie aus 3 hervorgeht, kann eine deutliche Verschiebung erreicht werden, wodurch größere Sättigungsströme für den gleichen Sperrstrom von Transistoren angezeigt wird, die auf der Grundlage der vorliegenden Erfindung hergestellt sind.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen n-Kanaltransistoren auf der Grundlage epitaktisch aufgewachsener Halbleitermaterialien hergestellt werden, etwa mit einer verformungsinduzierenden Silizium/Kohlenstofflegierung in Verbindung mit einem weiteren epitaktisch aufgewachsenen Halbleitermaterial, etwa als eine Deckschicht, die in Verbindung mit einem Metallsilizid für einen geringeren Schichtwiderstand sorgt, selbst wenn eine ausgeprägte Menge an Kohlenstoff in die Drain- und Sourcebereiche eingebaut ist. Auf diese Weise wird die verbesserte Elektronenbeweglichkeit, die auf Grund der Zugverformungsbedingungen in dem Kanalgebiet erreicht wird, nicht in unerwünschter Weise durch den generell größeren Widerstand einer Silizium/Kohlenstofflegierung verringert. Ferner kann eine bessere Anbindung an die Drain- und Sourceerweiterungsgebiete erreicht werden, indem diese Gebiete in einer frühen Fertigungsphase eingerichtet werden. Somit können komplexe Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase bereitgestellt werden, wobei empfindliche Gatematerialien zuverlässig eingeschlossen werden, ohne dass der Einbau eines verformungsinduzierenden Mechanismus auf der Grundlage einer Silizium/Kohlenstofflegierung unnötig beeinflusst wird.
  • Es sollte beachtet werden, dass die zuvor beschriebene Prozessstrategie effizient in einer Fertigungsstrategie angewendet werden kann, in der auch ein verformungsinduzierender Mechanismus für p-Kanaltransistoren vorgesehen wird. Beispielsweise können separate Prozesssequenzen angewendet werden, um individuell ein verformungsinduzierendes Material in die aktiven Gebiete von p-Kanaltransistoren bzw. n-Kanaltransistoren einzubauen. Auch in diesem Falle kann ein geeignet dotiertes Siliziummaterial als ein Deckmaterial für die p-Kanaltransistoren vorgesehen werden, um damit bessere und ähnliche Bedingungen während der Herstellung eines Metallsilizids in p-Kanaltransistoren und auch n-Kanaltransistoren zu schaffen.

Claims (20)

  1. Verfahren mit: Bilden eines Beschichtungsmaterials auf einem aktiven Gebiet und einer Gateelektrodenstruktur eines n-Kanaltransistors, wobei die Gateelektrodenstruktur auf dem aktiven Gebiet ausgebildet ist; Bilden von Drain- und Sourceerweiterungsgebieten in dem aktiven Gebiet; und Bilden eines n-dotierten Halbleitermaterials nach dem Bilden der Drain- und Sourceerweiterungsgebiete durch epitaktisches Aufwachsen derart, dass eine Verbindung zu den Drain- und Sourceerweiterungsgebieten entsteht.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer zugverformungsinduzierenden Halbleiterlegierung in dem aktiven Gebiet nach dem Bilden der Drain- und Sourceerweiterungsgebiete.
  3. Verfahren nach Anspruch 2, wobei Bilden einer zugverformungsinduzierenden Halbleiterlegierung umfasst: Bilden einer Silizium/Kohlenstofflegierung mit einer Kohlenstoffkonzentration von einem Atomprozent oder mehr.
  4. Verfahren nach Anspruch 2, wobei Bilden der zugverformungsinduzierenden Halbleiterlegierung umfasst: Einbauen einer n-Dotierstoffsorte während eines epitaktischen Aufwachsens der zugverformungsinduzierenden Halbleiterlegierung.
  5. Verfahren nach Anspruch 3, wobei Bilden des n-dotierten Halbleitermaterials umfasst: Abscheiden eines Halbleitermaterials mit einer Kohlenstoffkonzentration von 0,1 Atomprozent oder weniger.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Metallsilizids in dem epitaktisch aufgewachsenen n-dotierten Halbleitermaterial.
  7. Verfahren nach Anspruch 6, wobei die Bildung des Metallsilizids auf das epitaktisch aufgewachsene n-dotierte Halbleitermaterial beschränkt wird.
  8. Verfahren nach Anspruch 3, wobei das n-dotierte Halbleitermaterial mit einer Dicke von ungefähr 25 bis 35 nm hergestellt wird.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Bilden der Gateelektrodenstruktur derart, dass diese ein dielektrisches Material mit großem ε aufweist, bevor das Beschichtungsmaterial hergestellt wird.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Reduzieren von Gitterschäden nach dem Bilden der Drain- und Sourceerweiterungsgebiete durch Ausführen eines Ausheizprozesses vor dem Bilden des n-dotierten Halbleitermaterials.
  11. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Gateelektrodenstruktur über einem aktiven Gebiet; Bilden von Drain- und Sourceerweiterungsgebieten in dem aktiven Gebiet; Bilden einer kohlenstoffenthaltenden Halbleiterlegierung in dem aktiven Gebiet derart, dass eine Verbindung zu den Drain- und Sourceerweiterungsgebieten entsteht; Bilden eines Halbleitermaterials selektiv auf der kohlenstoffenthaltenden Halbleiterlegierung nach dem Bilden der Drain- und Sourceerweiterungsgebiete, wobei das Halbleitermaterial eine geringere Kohlenstoffkonzentration als die kohlenstoffenthaltende Halbleiterlegierung aufweist; und Bilden eines Metallsilizids in dem Halbleitermaterial.
  12. Verfahren nach Anspruch 11, wobei Bilden der kohlenstoffenthaltenden Halbleiterlegierung umfasst: Ausführen eines selektiven epitaktischen Aufwachsprozesses und Einbauen einer n-Dotierstoffsorte während des epitaktischen Aufwachsprozesses.
  13. Verfahren nach Anspruch 12, wobei Bilden des Halbleitermaterials umfasst: Ausführen eines epitaktischen Aufwachsprozesses und Einbauen einer n-Dotierstoffsorte während des epitaktischen Aufwachsprozesses.
  14. Verfahren nach Anspruch 13, wobei eine Dotierstoffkonzentration der n-Dotierstoffsorte auf 0,1 Atomprozent oder höher eingestellt wird.
  15. Verfahren nach Anspruch 11, das ferner umfasst: Bilden eines schützenden Beschichtungsmaterials auf der Gateelektrodenstruktur vor dem Bilden der Drain- und Sourceerweiterungsgebiete.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Bilden eines Versatzabstandshalters an der Gateelektrodenstruktur nach dem Bilden der Drain- und Sourcegebiete und vor dem Bilden der kohlenstoffenthaltenden Halbleiterlegierung.
  17. Verfahren nach Anspruch 11, wobei die Bildung des Metallsilizids auf das Halbleitermaterial beschränkt wird.
  18. Verfahren nach Anspruch 15, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden eines dielektrischen Materials mit großem ε und eines metallenthaltenden Elektrodenmaterials vor dem Bilden der schützenden Beschichtung.
  19. Verfahren nach Anspruch 11, wobei das Halbleitermaterial mit einer Dicke im Bereich von 25 nm bis 35 nm hergestellt wird.
  20. Halbleiterbauelement mit: einer Gateelektrodenstruktur, die auf einem aktiven Gebiet eines n-Kanaltransistors hergestellt ist und ein dielektrisches Material mit großem ε, ein metallenthaltendes Elektrodenmaterial und ein Halbleiterelektrodenmaterial aufweist; einer zugverformungsinduzierenden Halbleiterlegierung, die in dem aktiven Gebiet des n-Kanaltransistors ausgebildet ist und eine erste Kohlenstoffkonzentration aufweist; und einem Metallsilizid, das über der zugverformungsinduzierenden Halbleiterlegierung ausgebildet ist und eine zweite Kohlenstoffkonzentration aufweist, die kleiner ist als die erste Kohlenstoffkonzentration.
DE102011080438A 2011-08-04 2011-08-04 Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor Expired - Fee Related DE102011080438B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011080438A DE102011080438B3 (de) 2011-08-04 2011-08-04 Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
US13/550,138 US20130032877A1 (en) 2011-08-04 2012-07-16 N-channel transistor comprising a high-k metal gate electrode structure and a reduced series resistance by epitaxially formed semiconductor material in the drain and source areas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011080438A DE102011080438B3 (de) 2011-08-04 2011-08-04 Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor

Publications (1)

Publication Number Publication Date
DE102011080438B3 true DE102011080438B3 (de) 2013-01-31

Family

ID=47503346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011080438A Expired - Fee Related DE102011080438B3 (de) 2011-08-04 2011-08-04 Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor

Country Status (2)

Country Link
US (1) US20130032877A1 (de)
DE (1) DE102011080438B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012221183B3 (de) * 2012-11-20 2013-09-05 Globalfoundries Inc. Halbleitervorrichtung und Verfahren zu deren Herstellung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872172B2 (en) * 2012-10-16 2014-10-28 International Business Machines Corporation Embedded source/drains with epitaxial oxide underlayer
US9356136B2 (en) * 2013-03-07 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Engineered source/drain region for n-Type MOSFET
US9748281B1 (en) * 2016-09-15 2017-08-29 International Business Machines Corporation Integrated gate driver
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035812B4 (de) * 2008-07-31 2011-12-15 Advanced Micro Devices, Inc. Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096616A (en) * 1998-05-18 2000-08-01 Advanced Micro Devices, Inc. Fabrication of a non-ldd graded p-channel mosfet
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7678634B2 (en) * 2008-01-28 2010-03-16 International Business Machines Corporation Local stress engineering for CMOS devices
US8022488B2 (en) * 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
US8178414B2 (en) * 2009-12-07 2012-05-15 Globalfoundries Inc. NMOS architecture involving epitaxially-grown in-situ N-type-doped embedded eSiGe:C source/drain targeting
US8358012B2 (en) * 2010-08-03 2013-01-22 International Business Machines Corporation Metal semiconductor alloy structure for low contact resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035812B4 (de) * 2008-07-31 2011-12-15 Advanced Micro Devices, Inc. Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012221183B3 (de) * 2012-11-20 2013-09-05 Globalfoundries Inc. Halbleitervorrichtung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
US20130032877A1 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102010038737B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102010002450B4 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102011004320B4 (de) Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102007004859A1 (de) SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010063293B3 (de) Verfahren zur Herstellung von Transistoren mit unterschiedlichen Source/Drain-Implantationsabstandshaltern
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130501

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150303