DE102011003439B4 - Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement - Google Patents

Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement Download PDF

Info

Publication number
DE102011003439B4
DE102011003439B4 DE102011003439.0A DE102011003439A DE102011003439B4 DE 102011003439 B4 DE102011003439 B4 DE 102011003439B4 DE 102011003439 A DE102011003439 A DE 102011003439A DE 102011003439 B4 DE102011003439 B4 DE 102011003439B4
Authority
DE
Germany
Prior art keywords
forming
channel
semiconductor
gate electrode
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011003439.0A
Other languages
English (en)
Other versions
DE102011003439A1 (de
Inventor
Stefan Flachowsky
Thilo Scheiper
Steven Langdon
Jan Hoentschel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102011003439.0A priority Critical patent/DE102011003439B4/de
Priority to US13/239,672 priority patent/US8501601B2/en
Publication of DE102011003439A1 publication Critical patent/DE102011003439A1/de
Application granted granted Critical
Publication of DE102011003439B4 publication Critical patent/DE102011003439B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66659Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66636Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Abstract

Verfahren zur Herstellung eines Feldeffekttransistors, wobei das Verfahren umfasst: Bilden einer Kanalhalbleiterlegierung mit einem asymmetrischen Konzentrationsprofil der legierungsbildenden Sorte auf einem Halbleiterbasismaterial eines aktiven Gebiets derart, dass dieses eine variierende Konzentration der legierungsbildenden Sorte, die nicht Bor umfasst, entlang der Stromflussrichtung im Kanal des Feldeffekttransistors besitzt; Bilden einer Gateelektrodenstruktur auf dem aktiven Gebiet derart, dass diese auf zumindest einem Teil der Kanalhalbleiterlegierung angeordnet ist; und Bilden von Drain- und Sourcegebieten in dem aktiven Gebiet.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Einstellung von Eigenschaften einzelner Feldeffekttransistoren, um damit deren Leistungsvermögen zu verbessern.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungen enthalten typischerweise eine große Anzahl einzelner Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände und dergleichen. Zur Verbesserung des gesamten Leistungsvermögens der integrierten Schaltung wird für gewöhnlich die Anzahl der einzelnen Schaltungselemente erhöht, wodurch immer mehr Funktionen in die Schaltung eingebaut werden können und wobei damit verknüpft die Strukturgrößen der einzelnen Schaltungselemente verringert werden, so dass das Leistungsverhalten der einzelnen Schaltungselemente insbesondere der Transistoren verbessert wird, die die dominierende Schaltungskomponente in komplexen Schaltungen darstellen. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für Logikschaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit, die Fertigungskosten und/oder die Leistungsaufnahme ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, in und auf einem geeigneten Halbleitermaterial hergestellt, wobei gegenwärtig der Hauptteil an Logikschaltungen auf der Grundlage von Silizium hergestellt wird. Typischerweise enthält ein MOS-Transistor, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Drain- und Sourcegebieten gebildet sind, wobei ein Kanalgebiet zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, und wobei das Kanalgebiet dotiert ist im Hinblick auf die Drain- und Sourcegebiete. Die Leitfähigkeit des Kanalgebiets, die ein wesentliches Bauteilkriterium darstellt, wenn der geringere Durchlassstrom kleiner Bauelemente mit einer geringeren Transistorbreite zumindest teilweise durch eine höhere Leitfähigkeit zu kompensieren ist, ist durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine bestimmte Transistorbreite – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Zusätzlich zu der Leitfähigkeit des Kanalgebiets im gesättigten Zustand und im linearen Gebiet des Transistors wird das Leistungsverhalten wesentlich durch die Fähigkeit des Transistors beeinflusst, schnell einen leitenden Kanal in dem Kanalgebiet beim Anlegen einer spezifizierten Steuerspannung an die Gateelektrode aufzubauen, da für gewöhnlich die Transistoren in einem geschalteten Modus betrieben werden, in welchem ein schneller Übergang von dem eingeschalteten Zustand des Transistors in den ausgeschalteten Zustand und umgekehrt erforderlich ist. Ferner müssen auch andere Aspekte in Betracht gezogen werden, wenn ein Transistor für Schaltungen mit hohem Leistungsvermögen gestaltet wird. Beispielsweise können statische und dynamische Leckströme das Gesamtleistungsverhalten einer integrierten Schaltung wesentlich beeinflussen, da der erreichbare Grad an Wärmeableitung, der für Transistorarchitekturen erforderlich ist, die hohe dynamische und/oder statische Leckströme erzeugen, die maximal praktikable Betriebsfrequenz beschränken kann.
  • Ferner sind komplexe laterale und vertikale Dotierstoffprofile in den Drain- und Sourcegebieten erforderlich, so dass die Steuerbarkeit des Kanalgebiets bei einer vorgegebenen Kanallänge von ungefähr 50 nm und deutlich weniger bestehen bleibt, wie dies typischerweise in modernen Transistoren erforderlich ist. Es ist gut bekannt, dass Kurzkanaleffekte eine Verringerung der Dicke der Gateisolationsschicht erfordern, wobei dies jedoch auf der Grundlage von Siliziumdioxid keine gangbare mehr Möglichkeit ist, da eine Dicke von ungefähr 1 nm ausgeprägte Leckströme hervorruft, wie dies auch zuvor erläutert ist. Geeignete Entwurfsgegenmaßnahmen sind andererseits von einer Verringerung der Kanalleitfähigkeit begleitet, was in modernen Verformungstechnologien dazu geführt hat, dass eine gewünschte Art an Verformung in dem Kanalgebiet erzeugt wird, die die Ladungsträgerbeweglichkeit erhöht. Beispielsweise kann bei einer standardmäßigen Kristallorientierung einer Siliziumschicht, d. h. einer (100) Oberflächenorientierung und einer Ausrichtung der Kanallänge entlang einer <110> Kristallachse, das Erzeugen einer Zugverformung entlang der Kanallängsrichtung zu einer besseren Elektronenbeweglichkeit beitragen, wodurch somit der Durchlassstrom eines NMOS-Transistors erhöht wird.
  • In ähnlicher Weise führt eine kompressive Verformung in dem Kanalgebiet von p-Kanaltransistoren bei einer standardmäßigen Kristallkonfiguration zu einer höheren Beweglichkeit von Löchern, wodurch das gesamte Transistorverhalten von p-Kanaltransistoren verbessert wird. Ein Mechanismus, der häufig in komplexen p-Kanaltransistoren angewendet wird, ist der Einbau einer Silizium/Germanium-Legierung in die Drain- und Sourcebereiche, wobei die Legierung in entsprechenden Aussparungen auf der Grundlage epitaktischer Aufwachstechniken erzeugt wird, wodurch ein verformter Zustand hervorgerufen wird, der wiederum auf das benachbarte Kanalgebiet einwirkt, wodurch die gewünschte Art an Verformung darin hervorgerufen wird.
  • Wie ferner zuvor erläutert ist, muss bei einer weiteren Größenreduzierung der gesamten Transistorabmessungen die Gateelektrodenstruktur in geeigneter Weise so angepasst werden, dass die erforderliche Steuerbarkeit des Kanalgebiets bewahrt wird. Da eine weitere Verringerung der Dicke gut etablierter siliziumdioxidbasierter Gatedielektrikumsmaterialien wenig wünschenswert ist auf Grund der signifikanten Zunahme von Leckströmen, wird häufig die kapazitive Kopplung zwischen der Gateelektrode und dem Kanalgebiet erhöht, indem ein dielektrisches Material mit großem ε in komplexen Gateelektrodenstrukturen vorgesehen wird. Generell ist ein dielektrisches Material mit großem ε im Weiteren als ein dielektrisches Material zu verstehen, das eine Dielektrizitätskonstante von 10,0 oder höher besitzt, wenn diese durch gut etablierte Messtechniken ermittelt wird. Beispielsweise sind viele Verbindungen mit Metallen, etwa mit Hafnium, Zirkon, Aluminium und dergleichen, als dielektrische Materialien mit großem ε verwendbar. Da ferner eine geeignete Austrittsarbeit der Elektrodenstruktur komplexer Gateelektrodenstrukturen nicht mehr auf der Grundlage eines dotierten Polysiliziummaterials erhalten werden kann, und auf Grund der Eigenschaften des Polysiliziums, dass es eine Verarmungszone in der Nähe des Gatedielektrikumsmaterials beim Betreiben des Transistors erzeugt, wird ein metallenthaltendes Elektrodenmaterial typischerweise über dem dielektrischen Material mit großem ε vorgesehen. Dazu werden geeignete Metallsorten, etwa Lanthan, Aluminium und dergleichen, möglicherweise in Verbindung mit einem geeigneten „Trägermaterial”, etwa Tantal, Tantalnitrid, Titannitrid und dergleichen, eingebaut. In einigen komplexen Vorgehensweisen zum Bereitstellen von Metallgateelektrodenstrukturen mit großem ε werden das dielektrische Material mit großem ε und die zugehörige Austrittsarbeitsmetallsorte und das Elektrodenmaterial in einer frühen Fertigungsphase bereitgestellt, wobei zusätzlich ein gut etabliertes Elektrodenmaterial, etwa Silizium, in Verbindung mit einem austrittsarbeitseinstellenden Elektrodenmaterial verwendet wird, wodurch ein hoher Grad an Kompatibilität zu konventionellen Gateelektrodenstrukturen erreicht wird. Da typischerweise in komplexen Halbleiterbauelementen Transistoren mit unterschiedlichen Schwellwertspannungen einzusetzen sind, wodurch sehr komplexe Dotierstoffprofile in dem Kanalgebiet und in den benachbarten Drain- und Sourcegebieten erforderlich sind, wird es zunehmend schwierig, diese Erfordernisse auf der Grundlage komplexer Gateelektrodenstrukturen zu erfüllen, selbst wenn unterschiedliche Austrittsarbeitsmetallsorten vorgesehen werden, z. B. für p-Kanaltransistoren bzw. n-Kanaltransistoren. Beispielsweise ist es in einigen Fällen vorteilhaft, ein Halbleitermaterial mit geeignet gestalteten elektronischen Eigenschaften einzubauen, um die gewünschte Schwellwertspannung in Verbindung mit komplexen Metallgateelektrodenstrukturen mit großem ε zu erreichen. Dazu wird häufig ein Silizium/Germanium-Material in dem Kanalgebiet von p-Kanaltransistoren vorgesehen, so dass eine ausgeprägte Verschiebung der Bandlücken von p-Kanaltransistoren und n-Kanaltransistoren erreicht wird, da eine Silizium/Germanium-Legierung eine kleinere Bandlücke im Vergleich zu dem Siliziumbasismaterial besitzt. Folglich wurde eine Vielzahl an Prozesstechnologien auf der Grundlage der technischen Erfahrung entwickelt, die aus dem Bearbeiten von Silizium und Germaniummaterialien hervorgeht, um damit in geeigneter Weise eine Silizium/Germanium-Legierung beispielsweise in das Kanalgebiet und/oder in die Drain- und Sourcebereiche einzubauen, so dass damit geeignet angepasste elektronische Eigenschaften und/oder spezielle Verformungsbedingungen insbesondere in p-Kanaltransistoren erreicht werden.
  • Obwohl der Einbau von Silizium/Germanium-Legierungen in komplexen Transistoren ein besseres Leistungsvermögen bereitstellen kann, insbesondere für p-Kanaltransistoren mit einer Metallgateelektrodenstruktur mit großem ε, ist eine weitere Verringerung der kritischen Abmessungen, beispielsweise einer Gatelänge planarer Transistoren von bis zu 40 nm und weniger, ggf. dennoch nicht mit einer entsprechenden Zunahme des gesamten Transistorleistungsvermögens verknüpft, wenn nicht zusätzliche leistungssteigernde Mechanismen vorgesehen werden, die speziell eine Zunahme der Ladungsträgerbeweglichkeit in den Kanalgebieten der Transistoren betreffen. Beispielsweise wurde vorgeschlagen, Materialien selektiv in dem Siliziumbasismaterial einzubauen, die bekannt sind, dass sie eine höhere intrinsische Ladungsträgerbeweglichkeit im Vergleich zu Silizium, Silizium/Germanium und dergleichen, besitzen. Es erweist sich jedoch, dass der Einbau derartiger Materialien mit einer hohen Wahrscheinlichkeit mit Bauteilfehler einhergeht, da viele Prozessschritte und Integrationsaspekte noch gänzlich unbekannt sind auf dem Gebiet der Herstellung komplexer siliziumbasierter Halbleiterbauelemente. Ferner können die elektronischen Eigenschaften dieser Materialien zu einer geringeren Gatekapazität, zu einer reduzierten Inversionsschichtdichte und somit zu einem geringeren Durchlassstrom im Vergleich zu Silizium/Germanium-Materialien führen.
  • Die US 6 355 963 B1 offenbart Transistoren mit einem asymmetrischen Bordotierungsprofil im Kanalgebiet.
  • Die US 2007/0 298 557 A1 offenbart Transistoren mit einem symmetrischen Germaniumkonzentrationsprofil im Kanalgebiet.
  • Im Hinblick auf die zuvor beschriebene Situation ist es die Aufgabe der vorliegenden Erfindung Halbeleiterbauelemente und Fertigungstechniken bereitzustellen, in denen komplexe Transistorelemente mit besserem Leistungsvermögen bereitgestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Generell stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen das Leistungsverhalten von Transistoren verbessert wird, indem ein Gradient im Hinblick auf die Bandlücke des Kanalmaterials eingerichtet wird, wobei der entsprechende Gradient im Wesentlichen entlang der Stromflussrichtung in dem Kanalgebiet angeordnet ist. Gemäß den hierin offenbarten Prinzipien wurde erkannt, dass eine graduelle Änderung der Bandlücke, beispielsweise eine graduelle Änderung der Valenzbandkante für einen p-leitenden Transistor, zu einer erhöhten Ladungsträgergeschwindigkeit bei einer vorgegebenen Drain- und Sourcespannung führt im Vergleich zu einem entsprechenden Kanalgebiet, das auf der Grundlage eines Siliziumbasismaterials hergestellt ist. In einigen anschaulichen hierin offenbarten Aspekten wird ein entsprechender Gradient auf der Grundlage des Bereitstellens gut etablierter Halbleitermaterialien, etwa von Silizium und Germanium mit einer variierenden Konzentration bewerkstelligt, so dass damit der gewünschte Gradient erzeugt wird. Durch das geeignete Einstellen des Gradienten in Bezug auf die erwartete Stromflussrichtung kann somit ein besseres Transistorleistungsverhalten für diese spezielle Stromflussrichtung erreicht werden, wodurch eine „asymmetrische” Transistorkonfiguration eingerichtet wird, was jedoch effizient berücksichtigt werden kann durch das geeignete Gestalten der betrachteten Schaltung.
  • Die Aufgabe der vorliegenden Erfindung wird speziell durch die Verfahren nach Anspruch 1 oder 10 und durch die Vorrichtung nach Anspruch 16 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen auch deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1 schematisch die Bandlücken von Silizium und Germanium und die Bandlücke einer Silizium/Germaniumlegierung zeigt;
  • 2 schematisch ein Siliziumgebiet und ein Silizium/Germaniumgebiet zeigt, die eine Grenzfläche mit einer entsprechenden schematischen Darstellung des Leitungsbandes und des Valenzbandes bildet;
  • 3a schematisch eine Querschnittsansicht eines Transistors in einer frühen Fertigungsphase zeigt, in der ein Kanalgebiet einen Gradienten der Bandlückenenergie entlang einer Stromflussrichtung gemäß anschaulicher Ausführungsformen aufweist;
  • 3b schematisch die Bandlückenvariationen im Kanalgebiet des Transistors aus 3a zeigt;
  • 3c schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigt, in denen der gewünschte Gradient in einer legierungsbildenden Substanz auf der Grundlage eines Implantationsprozesses in Anwesenheit einer Gateelektrodenstruktur gemäß anschaulicher Ausführungsformen erreicht wird;
  • 3d bis 3f schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, wobei ein gewünschter Gradient in der Bandlückenenergie erhalten wird, indem Abscheide- und Ausheiztechniken so eingesetzt werden, dass ein gewünschter Gradient vor der Erzeugung der Gateelektrodenstruktur geschaffen wird;
  • 3g schematisch eine Querschnittsansicht des Transistors in einer weiter fortgeschrittenen Fertigungsphase zeigt, in der die grundlegende Transistorstruktur fertiggestellt ist, so dass diese den gewünschten Gradienten der Bandlückenenergie für ein besseres Transistorleistungsverhalten aufweist;
  • 3h bis 3j schematisch Querschnittsansichten des Halbleiterbauelements gemäß diverser Ausführungsformen zeigen, in denen eine variierende Konzentration einer legierungsbildenden Substanz erreicht wird; und
  • 3k und 3l schematisch Bandlückenenergien und ein entsprechendes Transistorbauelement zeigen, wobei die halbleiterlegierungsbildende Sorte, etwa Kohlenstoff, in das Kanalgebiet eingebaut wird, um das Transistorleistungsverhalten gemäß noch weiterer anschaulicher Ausführungsformen zu verbessern.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung betrifft generell Fertigungstechniken und Halbleiterbauelemente, in denen das Transistorleistungsverhalten verbessert wird, indem die Ladungsträgerbeweglichkeit, beispielsweise die Geschwindigkeit der Ladungsträger, in dem Kanalgebiet modifiziert wird, indem eine „asymmetrische” Transistorkonfiguration eingerichtet wird, wobei ein Gradient der Bandlückenenergie so eingerichtet wird, dass in einer spezialisierten Stromflussrichtung eine höhere Ladungsträgergeschwindigkeit für eine vorgegebene Drain- und Sourcespannung erreicht wird. Dazu wird eine geeignete Halbleiterlegierung in das Kanalgebiet eines Siliziumbasismaterials eingebaut, wobei in einigen anschaulichen Ausführungsformen gut etablierte Materialien, etwa Germanium, Kohlenstoff und dergleichen verwendet werden. Folglich können die gut bekannten Eigenschaften von legierungsbildenden Sorten, etwa von Germanium, vorteilhaft ausgenutzt werden, indem ein geeigneter Konzentrationsgradient in dem Kanalgebiet eingerichtet wird, was zu einem besseren Leistungsverhalten komplexer Transistoren führt, beispielsweise für Transistoren mit einer Gatelänge von 50 nm und weniger. In einigen anschaulichen Ausführungsformen wird der Mechanismus des Bereitstellens eines graduellen Konzentrationsverlaufs entlang der Stromflussrichtung in dem Kanalgebiet mit komplexen Gateelektrodenstrukturen kombiniert, die eine geeignete Anpassung der Bandlücke erfordern, um eine gewünschte Schwellwertspannung zu erhalten. Beispielsweise werden komplexe Metallgateelektrodenstrukturen mit großem ε vorgesehen, wobei die graduelle Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, zusätzlich zu einer gewünschten geringen Schwellwertspannung führt, während gleichzeitig die gesamte Löcherbeweglichkeit in dem Kanal verbessert wird.
  • Der Einbau der Halbleiterlegierung in das Kanalgebiet derart, dass ein gewünschter Konzentrationsgradient erreicht wird, kann mittels Ionenimplantation und Abscheidestrategien in Verbindung mit Ausheizprozessen bewerkstelligt werden, wobei diverse Prozessstrategien vor der Herstellung der Gateelektrodenstrukturen eingesetzt werden können, während in anderen Fällen eine „selbstjustierte” Implementation des Konzentrationsgradienten erreicht wird. In anderen Fällen werden die Abscheide- und Ausheiztechniken mit dem Bereitstellen einer geeignet dimensionierten und geformten Aussparung kombiniert, die einen Anteil unterhalb der Gateelektrodenstruktur aufweisen kann, so dass die Positionierung der legierungsbildenden Sorte an und in der Nähe des Kanalgebiets ermöglicht wird.
  • In noch anderen anschaulichen hierin offenbarten Ausführungsformen wird das Konzept des Einrichtens eines Konzentrationsgradienten einer halbleiterlegierungsbildenden Sorte auch auf Halbleiterlegierungen, etwa eine Silizium/Kohlenstofflegierung, angewendet, wobei die Variation der Bandlückenenergie erreicht wird, indem die Leitungsbandenergie verringert wird. Auch in diesem Falle wird ein besseres Transistorleistungsverhalten für ansonsten vorgegebene Transistorparameter und Betriebsspannungen erreicht.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1 zeigt schematisch ein Bändermodell eines kristallinen Germaniummaterials, das als A bezeichnet ist, und eines kristallinen Siliziummaterials, das als B bezeichnet ist, wobei dieses typischerweise als ein Halbleiterbasismaterial in aktuell bevorzugten Fertigungsstrategien verwendet wird, wenn sehr komplexe Halbleiterbauelemente auf der Grundlage von Massenproduktionsverfahren herzustellen sind. Wie gezeigt, kann Germanium eine Bandlückendifferenz von ungefähr 0,67 eV aufweisen, d. h. eine Differenz zwischen der obersten Valenzbandenergie und der untersten Leitungsbandenergie, während eine entsprechende Energielücke ungefähr 1,12 eV für ein kristallines Siliziummaterial beträgt. Wie durch C angegeben ist, liegt die entsprechende Bandlückenenergie einer Silizium/Germanium-Legierung zwischen der Germaniumbandlücke und der Siliziumbandlücke, wobei dies von der entsprechenden Konzentration der legierungsbildenden Sorten Silizium und Germanium abhängt. Durch Auswahl einer speziellen Konzentration an Germanium kann somit die Valenzbandenergie und somit auch die Bandlückendifferenz in geeigneter Weise eingestellt werden, was häufig in komplexen Transistoren mit Metallgateelektrodenstrukturen mit großem ε eingesetzt wird, um in geeigneter Weise die gewünschte Schwellwertspannung festzulegen, wie dies auch zuvor erläutert ist.
  • 2 zeigt schematisch eine entsprechende Konzentration eines Silizium/Germaniumhalbleitergebiets 210c und eines Siliziumhalbleitergebiets 210b mit einer entsprechenden Grenzfläche 210s. Ferner ist ein Stromfluss in dem Halbleiterbauelement 200 mit einer generellen Stromflussrichtung einzurichten, wie sie durch 211 angegeben ist.
  • In dem unteren Teil der 2 ist das entsprechende Bändermodell in einer sehr vereinfachten Weise dargestellt, wobei eine entsprechende Änderung der Valenzbandenergie an der Grenzfläche 210s angegeben ist. Es sollte angenommen werden, dass der Stromfluss 211 auf der Grundlage von p-artigen Ladungsträgern, d. h. Löchern, erzeugt wird. In diesem Falle werden bei einer Stromflussrichtung 211a, d. h. einem Stromfluss von dem Siliziumgebiet 210b in das Silizium/Germaniumgebiet 210c, die Ladungsträger einen „Abfall” des Energieniveaus spüren, wodurch beispielsweise die Ladungsträgergeschwindigkeit bei einer vorgegebenen Spannung erhöht wird, wie sie für das Hervorrufen des Stromflusses 211a erforderlich ist. Andererseits trifft in der umgekehrten Richtung 211b ein Ladungsträger auf eine „Barriere”, wodurch ausreichend Energie erforderlich ist, um schließlich einen Stromfluss in der Richtung 211b zu erhalten. Folglich ist das Bauelement 200 im Hinblick auf sein Verhalten beim Erzeugen des Stromflusses 211 in den Halbleitergebieten 210b, 210c „asymmetrisch”. Folglich kann eine entsprechende Wirkung vorteilhaft ausgenutzt werden, um damit das Leitfähigkeitsverhalten eines Kanalgebiets in einem Transistor zu modifizieren. Dazu wird eine entsprechende Änderung in der Bandlückenenergie, was im Weiteren auch als ein Gradient bezeichnet wird, in dem Kanalgebiet von Transistoren eingebaut, wodurch ein besseres Leistungsverhalten für eine vordefinierte Stromflussrichtung erreicht wird.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 in einer Fertigungsphase, in der eine Gateelektrodenstruktur 360 eines Transistors 350 auf einem aktiven Gebiet 302a ausgebildet ist, das ein Kanalgebiet 310 aufweist. Das aktive Gebiet 302a ist in einer Halbleiterschicht 302 vorgesehen, die in einigen anschaulichen Ausführungsformen aus einem Siliziumbasismaterial aufgebaut ist, während insbesondere das Kanalgebiet 310 zusätzliche Substanzen enthalten kann, um damit einen gewünschten Gradienten zu erhalten, wie dies auch zuvor mit Bezug zu 2 erläutert ist. Es sollte beachtet werden, dass die Halbleiterschicht 302 und das Substrat 301 eine SOI-(Silizium-auf-Isolator-)Konfiguration bilden können, wenn ein vergrabenes isolierendes Material (nicht gezeigt) unterhalb der Halbleiterschicht 302 ausgebildet ist. In anderen Fällen ist die Schicht 302 direkt mit einem kristallinen Material des Substrats 301 verbunden, wodurch eine „Vollsubstratarchitektur” gebildet wird.
  • Wie gezeigt umfasst in dieser Fertigungsphase die Gateelektrodenstruktur 360 ein Gatedielektrikumsmaterial 361, etwa ein siliziumdioxidbasiertes dielektrisches Material, ein dielektrisches Material mit einem dielektrischen Material mit großem ε, wobei dies von der gesamten Komplexität des Transistors 350 abhängt. Ferner ist ein Elektrodenmaterial 362 auf dem Gatedielektrikumsmaterial 361 ausgebildet und besitzt einen beliebigen geeigneten Aufbau. Beispielsweise, wie zuvor erläutert ist, sind metallenthaltende Materialien so vorgesehen, dass eine bessere Leitfähigkeit zumindest in der Nähe des Gatedielektrikumsmaterials 261 erreicht wird und wodurch auch für eine geeignete Austrittsarbeit gesorgt ist. In anderen Fallen repräsentiert das Elektrodenmaterial 362 ein gut etabliertes Halbleitermaterial, etwa ein polykristallines Siliziummaterial, ein Silizium/Germanium-Material und dergleichen. Ferner ist eine Länge der Gateelektrodenstruktur 360, d. h. in 3a die horizontale Erstreckung des Elektrodenmaterials 362, 50 nm und weniger, wenn komplexe Anwendungen betrachtet werden. Des weiteren ist das Kanalgebiet 310, auf welchem das Gatedielektrikumsmaterial 361 ausgebildet ist, mit einem Halbleiterlegierungsmaterial, etwa einer Silizium/Germaniumlegierung, versehen, wobei die Konzentration der halbleiterlegierungsbildenden Sorte, etwa des Siliziums und der Germaniumsorte, entlang einer Stromflussrichtung variieren kann, die generell die horizontale Richtung in 3a repräsentiert. Das Kanalgebiet 310 kann so hergestellt sein, dass ein Gradient, der als G angegeben ist, entlang der Stromflussrichtung so erzeugt wird, dass ein besseres Leistungsverhalten auf Grund einer entsprechenden Änderung der Bandlückenenergie erhalten wird, wie dies auch zuvor mit Bezug zu 2 erläutert ist. Beispielsweise wird der Gradient G eingerichtet, indem eine mehr oder minder ausgeprägte Grenzfläche zwischen einem ersten Bereich 310b und einem zweiten Bereich 310c bereitgestellt wird, wobei eine moderat ausgeprägte Änderung der Konzentration des Siliziums und Germaniums auftritt, so dass eine ähnliche Situation geschaffen wird, wie sie in 2 mit Bezug zu dem Halbleiterbauelement 200 beschrieben ist. In anderen Fällen wird zumindest ein zentrales Gebiet 310g vorgesehen, in welchem ein abgestufter Übergang der Legierungssortenkonzentration zwischen den Bereichen 310c und 310b auftritt. Beispielsweise beträgt die Konzentration der Germaniumsorte beginnend von dem Bereich 310b Null bis zu mehreren Atomprozent, wobei dies von den gewünschten gesamten Eigenschaften des Transistors 350 abhängt, und die entsprechende Germaniumkonzentration kann in Richtung des Bereichs 310c zunehmen, der eine gewünschte „Endkonzentration” besitzt, beispielsweise im Bereich von 20 bis 30 Atomprozent und mehr, falls dies erforderlich ist.
  • 3b zeigt schematisch die Bandlückenvariation für das Kanalgebiete 310 im Falle eines Siliziumbasismaterials und einer Silizium/Germanium-Legierung. In dem in 3b gezeigten Beispiel entspricht das Gebiet 310b im Wesentlichen einem Siliziumgebiet, während in dem zentralen Gebiet 310g die Germaniumkonzentration bis zu einem gewünschten Wert ansteigt, der in dem Endbereich 310c eingerichtet ist. Beim Erzeugen eines Stromflusses durch Löcher als Ladungsträger, wie dies durch 311 angegeben ist, erhalten die Ladungsträger 311 folglich eine zusätzliche Geschwindigkeit im Vergleich zu einer Situation, in der ein Siliziumkanalgebiet vorgesehen würde. In diesem Falle kann eine asymmetrische Transistorkonfiguration eingerichtet werden, ohne dass jedoch eine Modifizierung der grundlegenden Geometrie des Transistors 350 erforderlich ist.
  • 3c zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 300 gemäß anschaulicher Ausführungsformen, in denen das Kanalgebiet 310 mit dem gewünschten Gradienten in der Bandlückenenergie auf der Grundlage gut etablierter Implantationstechniken in Anwesenheit der Gateelektrodenstruktur 360 geschaffen wird. Wie gezeigt, ist die Gateelektrodenstruktur 360 auf dem aktiven Gebiet 302 ausgebildet, das zu Beginn als das Basismaterial der Halbleiterschicht 302 bereitgestellt ist, beispielsweise in Form eines Siliziummaterials. Das aktive Gebiet 302a kann in der Halbleiterschicht 302 auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, beispielsweise durch das Vorsehen von Isolationsgebieten (nicht gezeigt), so dass das aktive Gebiet 302a lateral begrenzt wird und damit die gewünschte laterale Größe und Form erhält. Daraufhin werden geeignete Materialien hergestellt, beispielsweise durch Oxidation, Abscheidung und dergleichen, woran sich eine nachfolgende komplexe Lithographie- und Strukturierungsstrategie anschließt, um die Gateelektrodenstruktur 360 mit einer gewünschten Gatelänge zu erzeugen. In der gezeigten Ausführungsform umfasst das Gatedielektrikumsmaterial 361 ein dielektrisches Material mit großem ε, beispielsweise in Form von Hafniumoxid und dergleichen, das als eine spezielle Schicht auf dem aktiven Gebiet 302a ausgebildet ist, während in anderen Fällen ein konventionelles dielektrisches Material mit einer geringeren Dicke, etwa ein Siliziumdioxidmaterial und dergleichen, in Verbindung mit dem dielektrischen Material mit großem ε bereitgestellt wird. Ferner ist ein metallenthaltendes Elektrodenmaterial 363 auf oder über dem Gatedielektrikumsmaterial 361 ausgebildet und enthält eine geeignete Sorte, um einen gewünschten Wert der Austrittsarbeit einzustellen, wie dies auch zuvor erläutert ist. Ferner kann das Material 362 über der Schicht 363 ausgebildet sein, woran sich eine dielektrische Deckschicht oder ein Deckschichtsystem 364 anschließt, das als ein Hartmaskenmaterial während der Strukturierung der darunter liegenden Materialschichten dienen kann und das auch während der weiteren Bearbeitung bei Bedarf verwendet wird. Ferner kann eine Seitenwandabstandshalterstruktur 365 so vorgesehen sein, dass die empfindlichen Materialien 361 und 363 eingeschlossen werden. Nach dem Fertigstellen der Gateelektrodenstruktur 360 wird ein Implantationsprozess 303 ausgeführt, um eine legierungsbildende Sorte einzuführen, so dass das Kanalgebiet 310 mit der graduellen Konzentration geschaffen wird. Dazu wird Germanium während des Implantationsprozesses 303 eingebaut, der auf der Grundlage eines geneigten Implantationsschrittes ausgeführt wird, wobei möglicherweise ein variierender Neigungswinkel und dergleichen Anwendung findet, um damit die Germaniumsorte unterhalb der Gateelektrodenstruktur 360 anzuordnen, während eine im Wesentlichen gleichmäßige Germaniumkonzentration in freiliegenden Bereichen der aktiven Gebiete 302a erzeugt wird, die nicht durch die Gateelektrodenstruktur 360 abgeschattet sind. Auf diese Weise kann der Bereich 310c erzeugt werden, während die entsprechende Germaniumkonzentration auf der Grundlage der Implantationsparameter des Prozesses 303 eingestellt wird. Es sollte beachtet werden, dass die Abstandshalterstruktur 365 eine geeignete Dicke so besitzt, dass ein unerwünschtes Eindringen in empfindliche Materialien, etwa die Schichten 361, 363 vermieden wird, wenn dies für die weitere Bearbeitung des Bauelements 300 als ungeeignet erachtet wird. In dieser Fertigungsphase können auch andere Implantationsprozesse bei Bedarf ausgeführt werden, beispielsweise können Drain- und Sourcedotierstoffe, Halo-Dotiermittel, d. h. Dotiermittel zum lokalen Erhöhen der Wannendotierstoffkonzentration des aktiven Gebiets 302a, bei Bedarf eingebaut werden. Daraufhin können geeignete Ausheizprozesse angewendet werden, um die Germaniumsorte „zu aktivieren”, indem ein hoher Anteil der implantierten Germaniumsorte an Gitterplätzen angeordnet wird. Es sollte beachtet werden, dass in einigen Fällen ein geeigneter Ausheizprozess speziell so ausgeführt wird, dass die endgültig erreichte Größe und Form des Kanalgebiets 310 eingestellt wird, indem beispielsweise ein gewisser Grad an Diffusion vorzugsweise in Gang gesetzt wird, wodurch der Bereich 310b geschaffen wird. Zu beachten ist, dass generell auf Grund der Natur des Prozesses 303 eine graduelle Konzentration der Germaniumsorte unterhalb der Gateelektrodenstruktur 360 erreicht wird, wodurch die gewünschte variierende Konzentration erzeugt wird, unabhängig von dem Grad an Diffusion, der während weiterer Ausheizprozesse hervorgerufen wird. Folglich kann nach dem Implantationsprozess 303 die weitere Bearbeitung fortgesetzt werden, indem Drain- und Sourcedotiermittel und dergleichen eingebaut werden, wie dies für das Fertigstellen des Transistors 350 erforderlich ist.
  • 3d zeigt schematisch das Halbleiterbauelement 300 in einer frühen Fertigungsphase gemäß weiterer anschaulicher Ausführungsformen, in denen, zusätzlich oder alternativ zum Einbau einer legierungsbildenden Sorte durch Implantation, Abscheide- und Ausheiztechniken angewendet werden. Wie gezeigt, ist das aktive Gebiet 302a durch ein Isolationsgebiet 302c begrenzt und eine Maskenschicht 304 ist über einem Teil des aktiven Gebiets 302a ausgebildet. Ferner ist eine Schicht 305 auf einem Bereich des aktiven Gebiets 302a ausgebildet, der nicht durch die Hartmaske 304 abgedeckt ist. Zu diesem Zweck kann die Maskenschicht 304 auf dem aktiven Gebiet 302a hergestellt und nachfolgend von einem Teil davon entfernt werden, indem entsprechende Lithographietechniken und Ätzprozesse angewendet werden. Z. B. wird eine Lackmaske über dem aktiven Gebiet 302a hergestellt und es werden nasschemische Ätzrezepte, etwa HF (Flusssäure), heiße Phosphorsäure, und dergleichen angewendet, wenn die Hartmaske 304 aus Siliziumdioxid oder Siliziumnitrid aufgebaut ist. In anderen Fällen werden plasmaunterstützte Ätzrezepte angewendet. Nach dem Freilegen eines Teils des aktiven Gebiets 302a wird sodann die Schicht 305 aufgebracht, das in einigen anschaulichen Ausführungsformen bewerkstelligt wird, indem selektive epitaktische Aufwachstechniken angewendet werden, wodurch die Materialschicht 305 selektiv auf dem freiliegenden Bereich des aktiven Gebiets 302a erzeugt wird. Zu diesem Zweck können gut etablierte Prozesstechniken zur Herstellung eines Silizium/Germaniummaterials oder eines Germaniummaterials angewendet werden. Andererseits kann die Maske 304 eine Materialabscheidung über dem verbleibenden Teil des aktiven Gebiets 302a und auch über anderen Halbleitergebieten verhindern, in denen der Einbau der legierungsbildenden Sorte nicht erforderlich ist. Zu beachten ist, dass in anderen anschaulichen Ausführungsformen (nicht gezeigt) die Schicht 305 auch über der Hartmaske 304 erzeugt werden kann, wenn die Maske ausreichende Diffusionsblockiereigenschaften besitzt, so dass zumindest die Diffusion einer legierungsbildenden Sorte in das aktive Gebiet 302a unterhalb der Maske 304 signifikant verringert wird.
  • 3e zeigt schematisch das Bauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist die Maske 304 entfernt, wenn dies als geeignet erachtet wird, während in anderen Fällen die Maske 304 weiterhin während eines Ausheizprozesses 316 beibehalten wird, der auf der Grundlage geeigneter Ausheizparameter, etwa Temperatur und Dauer, ausgeführt wird, so dass eine Diffusion einer legierungsbildenden Sorte, etwa von Germanium, in das aktive Gebiet 302a in Gang gesetzt wird. Auf diese Weise wird das Kanalgebiet 310 so erzeugt, dass es den im Wesentlichen graduellen Bereich 310g und den Bereich 310c mit im Wesentlichen gleichmäßiger Konzentration enthält. Es sollte beachtet werden, dass die schließlich erreichte Konzentration und der Konzentrationsgradient auf der Grundlage der Materialzusammensetzung der Schicht 305 und der Ausheizparameter eingestellt werden. Dazu können gut etablierte Ausheizprozesse angewendet werden, etwa RTA- (schnelles thermisches Ausheizen), lasergestützte Ausheizprozesse, blitzlichtgestützte Ausheizprozesse und dergleichen, wobei geeignete Parameter effizient auf der Grundlage von Experimenten und dergleichen ermittelt werden können.
  • 3f zeigt schematisch das Bauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist die Gateelektrodenstruktur 360 zumindest teilweise über dem konzentrationsvariierenden Bereich 310g hergestellt, so dass das Kanalgebiet 310 den zweiten Endbereich 310b besitzt, der im Wesentlichen dem Halbleiterbasismaterial des aktiven Gebiets 302a entspricht. Andererseits besitzt der Bereich 310c eine im Wesentlichen gleichmäßige Konzentration, wie dies zuvor auf der Grundlage des Prozesses 316 und der Schicht 305 (siehe 3i) erläutert ist. Folglich kann auf diese Weise das Kanalgebiet 310, das den graduellen Bereich 310g aufweist, vor dem Erzeugen der Gateelektrodenstruktur 360 bereitgestellt werden, was vorteilhaft ist, wenn Ausheizprozesse auf der Grundlage von Prozessparameter angewendet werden, die mit der Gateelektrodenstruktur 360 nicht kompatibel sind.
  • 3g zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen. Wie gezeigt, umfasst der Transistor 350 stark dotierte Halbleitergebiete 352, 351, die auch als Drain- und/oder Sourcegebiete bezeichnet werden. Die Gebiete 351, 352 können durch Ionenimplantation, möglicherweise in Verbindung mit einer geeignet gestalteten Abstandshalterstruktur 366 der Gateelektrodenstruktur 360 hergestellt werden, so dass ein gewünschtes vertikales und laterales Dotierstoffprofil geschaffen wird, wie dies auch zuvor erläutert ist. Folglich stehen die dotierten Gebiete 351, 352 mit dem Kanalgebiet 310 in Verbindung, d. h. das dotierte Gebiet 351 ist mit einem Endbereich 310b verbunden, während das dotierte Gebiet 352 mit dem Endbereich 310c in Verbindung steht, während der zentrale Bereich 310g für den gewünschten graduellen Übergang zwischen den Bereichen 310b und 310c sorgt. In der gezeigten Ausführungsform sei angenommen, dass der Transistor 350 ein p-Kanaltransistor ist, so dass ein Stromfluss auf der Grundlage von Löchern zwischen den Gebieten 351 und 352 durch geeignetes Anlegen einer entsprechenden externen Spannung an den Transistor 350 hervorgerufen wird. Es sollte beachtet werden, dass das Kanalgebiet 310 mit dem gewünschten Gradienten in der Bandlückenenergie oder in der Konzentration der legierungsbildenden Sorte gemäß jeder der zuvor beschriebenen Prozesstechniken oder auf der Grundlage einer Prozesstechnik hergestellt werden kann, wie sie nachfolgend noch beschrieben sind.
  • Wie ferner durch die gestrichelten Linien angegeben ist, wird in komplexen Anwendungen eine verformungsinduzierende Halbleiterlegierung 353 in das aktive Gebiet 302a so eingebaut, dass eine gewünschte Art an Verformung in dem Kanalgebiet 310 hervorgerufen wird, wie dies auch zuvor erläutert ist.
  • Der in 3g gezeigte Transistor 350 kann auf der Grundlage einer geeigneten Prozessstrategie hergestellt werden, wobei der Einbau des Kanalgebiets 310 bewerkstelligt wird, indem eine legierungserzeugende Sorte, etwa Germanium, eingebaut wird, so dass der gewünschte Konzentrationsgradient erhalten wird, wie dies auch zuvor erläutert ist, oder wie dies nachfolgend beschrieben wird.
  • Ferner umfasst, wie zuvor erläutert ist, die Gateelektrodenstruktur 360 das dielektrische Material 361 in Form eines Materials, das ein dielektrisches Material mit großem ε enthält, und es ist eine austrittsarbeitseinstellende Metallsorte vorgesehen, die beispielsweise in das Material 361 und/oder in die leitende Schicht 362 eingebaut ist. In diesem Falle ist das Kanalgebiet 310 generell so gestaltet, dass die resultierende Schwellwertspannung des Transistors 350 entsprechend eingestellt wird. Dazu können geeignete maximale Konzentrationen der Endbereiche 310b, 310c und die Konzentration zwischen diesen beiden Endbereichen geeignet so festgelegt werden, dass die gewünschte Schwellwertspannung erreicht wird. Dazu können elektrische Messdaten für unterschiedliche Konfigurationen des Kanalgebiets 310 gewonnen werden, um damit geeignete Prozessparameter zur Erzeugung des Kanalgebiets 310 auszuwählen.
  • 3h zeigt schematisch das Halbleiterbauelement 300 gemäß weiterer anschaulicher Ausführungsformen, in denen das Kanalgebiet 310 in einer frühen Fertigungsphase hergestellt wird, beispielsweise unter Anwendung eines Implantationsprozesses oder einer Prozesssequenz 306, 306a. Zu diesem Zweck wird eine Implantationsmaske 305, beispielsweise in Form einer Lackmaske, über dem aktiven Gebiet 302a so hergestellt, dass ein gewisser Bereich davon frei liegt. Es wird folglich eine gewünschte legierungsbildende Sorte, etwa Germanium, mit einer gewünschten Dosis eingebaut, wobei beispielsweise das Anwenden einer geneigten Implantation, etwa eines Implantationsprozesses 306a, ein graduelles Profil unterhalb der Implantationsmaske 305 erzeugt. In anderen Fällen wird während des im Wesentlichen nicht geneigten Implantationsprozesses 306 eine gewünschte Germaniumkonzentration in dem freiliegenden Bereich des aktiven Gebiets 302a erzeugt, wobei ein entsprechender lateraler Gradient während des nachfolgenden Ausheizprozesses erzeugt wird. D. h., nach dem Entfernen der Implantationsmaske 305 werden geeignete Ausheizparameter angewendet, um damit eine entsprechende Diffusion in Gang zu setzen, die somit auch zu einer lateralen Diffusion führt, wodurch eine lateral kleiner werdende Konzentration der eingebauten legierungsbildenden Sorte erreicht wird. Daraufhin geht die weitere Bearbeitung weiter, wie dies auch zuvor erläutert ist, indem beispielsweise eine Gateelektrodenstruktur hergestellt wird.
  • 3i zeigt schematisch das Bauelement 300 gemäß noch weiterer anschaulicher Ausführungsformen, in denen die Gateelektrodenstruktur 360 auf dem aktiven Gebiet 302a hergestellt wird und wobei eine Implantationsmaske 307 eine Hälfte des aktiven Gebiets 302a abdeckt, während die andere Hälfte so frei liegt, dass die legierungsbildende Sorte mittels eines Implantationsprozesses 308 eingebaut wird. In diesem Falle wird der Implantationsprozesses auf der Grundlage kleiner Neigungswinkel bei Bedarf ausgeführt, wobei auch eine im Wesentlichen senkrechte Implantation angewendet werden kann, ohne dass der verbleibende Bereich des aktiven Gebiets 302a beeinflusst wird. Eine entsprechende Maskierung dieses Bereichs des aktiven Gebiets 302a kann sehr vorteilhaft in dicht gepackten Bauteilbereichen sein, in denen ein Neigungswinkel nicht willkürlich auf Grund des geringen Abstandes benachbarter Gateelektrodenstrukturen vergrößert werden kann. In der gezeigten Ausführungsform wird die Gateelektrodenstruktur 360 in Form eines gut etablierten dielektrischen Materials und eines halbleiterbasierten Elektrodenmaterials vorgesehen, wobei auch das Deckmaterial 364 einen unerwünschten Einbau der legierungsbildenden Sorte während des Implantationsprozesses 308 unterbindet. In dieser Konfiguration können Ausheizprozesse so angewendet werden, dass durch Implantation hervorgerufene Schäden rekristallisiert werden und so dass eine Diffusion der legierungsbildenden Sorte in Gang gesetzt wird, wodurch die Sorte auch unterhalb der Gateelektrodenstruktur 360 angeordnet wird.
  • 3j zeigt schematisch das Bauelement 300 gemäß noch weiterer anschaulicher Ausführungsformen, in denen eine Aussparung 302d auf einer Seite des aktiven Gebiets 302a hergestellt ist, wobei die Aussparung 302d eine geeignete Form so besitzt, dass darin eine Schicht 309 hergestellt werden kann, die verwendet wird, um eine Diffusion einer legierungsbildenden Sorte in das Kanalgebiet 310 zu bewirken. Beispielsweise wird die Aussparung 302d auf der Grundlage kristallographisch anisotroper Ätztechniken hergestellt, wobei gewisse Kristallebenen als effiziente Ätzstoppschichten dienen können. In diesem Falle kann die laterale Erstreckung der Aussparung 302d unter die Gateelektrodenstruktur 360 hinein effizient auf Grund des selbstbegrenzenden Verhaltens des entsprechenden Ätzprozesses gesteuert werden. Andererseits kann unnötiger Ätzschaden in der Schicht 361 vermieden werden, selbst wenn ein ausgeprägter Grad an Unterätzung Anwendung findet. In anderen Fallen wird die Aussparung 302d auf der Grundlage plasmaunterstützter Ätzrezepte in Verbindung mit isotropen Ätzprozessen so ausgeführt, dass eine gewünschte laterale Ätzrate erreicht wird. Daraufhin wird die Schicht 309 abgeschieden, beispielsweise durch selektive epitaktische Aufwachstechniken und dergleichen, so dass eine gewünschte Konzentration einer legierungsbildenden Sorte, etwa von Germanium, enthalten ist, die nachfolgend in das Kanalgebiet 310 auf der Grundlage eines geeigneten Ausheizprozesses diffundiert wird. Es sollte beachtet werden, dass die Aussparung 302d nicht notwendiger Weise vollständig durch die Schicht 309 gefüllt ist, wenn die Anwesenheit des entsprechenden Materials für die weitere Bearbeitung oder für die Eigenschaften des noch herzustellenden Transistors als ungeeignet erachtet werden. In anderen Fällen wird zusätzlich zu der Schicht 309 weiteres Material eingefüllt, so dass geeignete Eigenschaften bereitgestellt werden, indem etwa ein in-situ-dotiertes Halbleitermaterial vorgesehen wird, oder indem eine gewünschte Art an Verformung in dem Kanalgebiet 310 hervorgerufen wird, und dergleichen.
  • Die Aussparung 302d kann durch entsprechendes Maskieren eines Teils des aktiven Gebiets 302a gebildet werden, wie dies beispielsweise in 3i gezeigt ist, wobei eine Lackmaske zum Strukturieren eines Hartmaskenmaterials, etwa eines Oxidmaterials, eines Nitridmaterials, und dergleichen, verwendet wird.
  • Wenn die Schicht 309 zu entfernen ist, kann die Aussparung 302d dann mit einem geeigneten Halbleitermaterial auf der Grundlage selektiver epitaktischer Aufwachstechniken gefüllt werden und nach dem Entfernen von Hartmaskenmaterialien kann die weitere Bearbeitung fortgesetzt werden, indem Ausheizprozesse ausgeführt werden und indem die Drain- und Sourcedotiermittel und dergleichen eingebaut werden.
  • 3k zeigt schematisch ein Bandlückenschema der Endbereiche 310c und 310b, d. h. von einer Halbleiterlegierung und von Silizium, wobei eine Verringerung der Bandlücke auf der Grundlage einer unterschiedlichen Leitungsbandenergie erreicht wird. Auf diese Weise kann auch ein Bereich 310g mit variierender Bandlückenenergie eingerichtet werden. Zu diesem Zweck können ähnliche Prozesstechniken angewendet werden, wie sie zuvor beschrieben sind, wobei eine geeignete legierungsbildende Sorte, etwa Kohlenstoff, und dergleichen verwendet werden kann.
  • 3l zeigt schematisch eine Querschnittsansicht des Bauelements 300, wobei der Transistor 350 darin eingebaut ein Kanalgebiet 310 mit einem Konzentrationsprofil aufweist, so dass die Beweglichkeit von Elektronen zwischen den stark dotierten Gebieten 351, 352 verbessert wird, die stark n-dotierte Halbleitergebiete repräsentieren.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen ein Gradient, d. h. eine Änderung der Bandlückenenergie des Halbleitermaterials in dem Kanalgebiet in einer Stromflussrichtung erreicht wird, beispielsweise in einer ebenen Transistorkonfiguration, wobei dies entlang der Kanallängsrichtung erfolgt, wodurch für ein besseres Ladungsträgerverhalten zumindest in einer Stromflussrichtung gesorgt ist. Dazu wird eine legierungsbildende Sorte, etwa Germanium, so eingebaut, dass ein Konzentrationsgradient in der Kanallängsrichtung geschaffen wird, was durch Implantation und Ausheiztechniken, durch Diffusionsschichten und dergleichen bewerkstelligt werden kann. Folglich wird eine höhere Ladungsträgergeschwindigkeit in dem Kanal erreicht, ohne dass nicht gut verstandene Materialien oder neue verspannungsinduzierende Techniken zur Anwendung kommen müssen. Insbesondere in Transistoren mit komplexen Metallgateelektrodenstrukturen mit großem ε kann eine Silizium/Germaniumlegierung gleichzeitig als leistungssteigerndes Kanalmaterial verwendet werden und kann auch zum Einstellen einer geeigneten Schwellwertspannung eingesetzt werden. Die höhere Ladungsträgergeschwindigkeit führt direkt zu einem höheren Durchlassstrom und generell zu einem besseren Transistorleistungsvermögen, woraus sich beispielsweise eine höhere Schaltgeschwindigkeit ergibt.

Claims (20)

  1. Verfahren zur Herstellung eines Feldeffekttransistors, wobei das Verfahren umfasst: Bilden einer Kanalhalbleiterlegierung mit einem asymmetrischen Konzentrationsprofil der legierungsbildenden Sorte auf einem Halbleiterbasismaterial eines aktiven Gebiets derart, dass dieses eine variierende Konzentration der legierungsbildenden Sorte, die nicht Bor umfasst, entlang der Stromflussrichtung im Kanal des Feldeffekttransistors besitzt; Bilden einer Gateelektrodenstruktur auf dem aktiven Gebiet derart, dass diese auf zumindest einem Teil der Kanalhalbleiterlegierung angeordnet ist; und Bilden von Drain- und Sourcegebieten in dem aktiven Gebiet.
  2. Verfahren nach Anspruch 1, wobei Bilden der Kanalhalbleiterlegierung umfasst: Bilden einer siliziumenthaltenden Halbleiterlegierung.
  3. Verfahren nach Anspruch 2, wobei die Kanalhalbleiterlegierung so hergestellt wird, dass diese Germanium und/oder Kohlenstoff aufweist.
  4. Verfahren nach Anspruch 1, wobei Bilden der Kanalhalbleiterlegierung umfasst: Einführen mindestens einer Legierungssorte in das Halbleiterbasismaterial durch Ausführen eines Ionenimplantationsprozesses.
  5. Verfahren nach Anspruch 4, wobei der Ionenimplantationsprozess in Anwesenheit der Gateelektrodenstruktur unter Anwendung eines Neigungswinkels ausgeführt wird.
  6. Verfahren nach Anspruch 1, wobei Bilden der Kanalhalbleiterlegierung umfasst: Bilden einer Materialschicht mit mindestens einer legierungsbildenden Sorte selektiv auf einem Teil des Halbleiterbasismaterials und in Gang setzen einer Diffusion der mindestens einen legierungsbildenden Sorte in das Halbleiterbasismaterial.
  7. Verfahren nach Anspruch 6, wobei die Materialschicht mit der mindestens einen legierungsbildenden Sorte vor dem Bilden der Gateelektrodenstruktur hergestellt wird.
  8. Verfahren nach Anspruch 1, wobei Bilden der Gateelektrodenstruktur umfasst: Bereitstellen eines dielektrischen Materials mit großem ε in einer Gateisolationsschicht der Gateelektrodenstruktur.
  9. Verfahren nach Anspruch 8, wobei Bilden der Gateelektrodenstruktur ferner umfasst: Bereitstellen einer Austrittsarbeitsmetallsorte in der Gateelektrodenstruktur vor dem Bilden der Drain- und Sourcegebiete.
  10. Verfahren mit: Bilden eines asymmetrischen Kanalgebiets in einem aktiven Gebiet eines Transistors durch Variieren der Bandlückenenergie eines Kanalmaterials entlang der Stromflussrichtung im Kanalgebiet; Bilden einer Gateelektrodenstruktur auf dem Kanalgebiet; und Bilden von Drain- und Sourcegebieten des Transistors.
  11. Verfahren nach Anspruch 10, wobei Variieren der Bandlückenenergie des Kanalmaterials umfasst: Variieren einer Materialzusammensetzung einer Halbleiterlegierung.
  12. Verfahren nach Anspruch 11, wobei die Halbleiterlegierung Silizium aufweist.
  13. Verfahren nach Anspruch 12, wobei die Hableiterlegierung ferner Germanium und/oder Kohlenstoff enthält.
  14. Verfahren nach Anspruch 11, wobei Variieren einer Materialzusammensetzung einer Halbleiterlegierung umfasst: Einführen einer legierungsbildenden Sorte durch Ausführen eines Ionenimplantationsprozesses.
  15. Verfahren nach Anspruch 11, wobei Variieren einer Materialzusammensetzung einer Halbleiterlegierung umfasst: Diffundieren einer legierungsbildenden Sorte in einen Teil des Halbleiterbasismaterials.
  16. Halbleiterbauelement mit: einer Gateelektrodenstruktur, die auf einem Kanalgebiet ausgebildet ist und eine Gatedielektrikumsschicht aufweist, die mit einer Halbleiterlegierung des Kanalgebiets eine Grenzfläche bildet, wobei die Halbleiterlegierung eine Atomsorte, die nicht Bor umfasst, mit einem Konzentrationsgradienten entlang der Stromflussrichtung im Kanalgebiet aufweist, wobei die Halbleiterlegierung ein asymmetrisches Konzentrationsprofil der Atomsorte aufweist; und einem Draingebiet und einem Sourcegebiet, die in dem aktiven Gebiet ausgebildet sind.
  17. Halbleiterbauelement nach Anspruch 16, wobei die Halbleiterlegierung Silizium und/oder Germanium aufweist.
  18. Halbleiterbauelement nach Anspruch 16, wobei die Halbleiterlegierung Silizium und/oder Kohlenstoff aufweist.
  19. Halbleiterbauelement nach Anspruch 16, wobei die Gateelektrodenstruktur eine Gatelänge von 50 nm oder weniger besitzt.
  20. Halbleiterbauelement nach Anspruch 19, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem ε in der Gatedielektrikumsschicht enthält.
DE102011003439.0A 2011-02-01 2011-02-01 Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement Active DE102011003439B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011003439.0A DE102011003439B4 (de) 2011-02-01 2011-02-01 Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
US13/239,672 US8501601B2 (en) 2011-02-01 2011-09-22 Drive current increase in field effect transistors by asymmetric concentration profile of alloy species of a channel semiconductor alloy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011003439.0A DE102011003439B4 (de) 2011-02-01 2011-02-01 Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102011003439A1 DE102011003439A1 (de) 2012-08-02
DE102011003439B4 true DE102011003439B4 (de) 2014-03-06

Family

ID=46511249

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011003439.0A Active DE102011003439B4 (de) 2011-02-01 2011-02-01 Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement

Country Status (2)

Country Link
US (1) US8501601B2 (de)
DE (1) DE102011003439B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8936977B2 (en) * 2012-05-29 2015-01-20 Globalfoundries Singapore Pte. Ltd. Late in-situ doped SiGe junctions for PMOS devices on 28 nm low power/high performance technologies using a silicon oxide encapsulation, early halo and extension implantations
US8710490B2 (en) * 2012-09-27 2014-04-29 Intel Corporation Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer
CN103779222A (zh) * 2012-10-23 2014-05-07 中国科学院微电子研究所 Mosfet的制造方法
US9525027B2 (en) * 2014-03-13 2016-12-20 Globalfoundries Inc. Lateral bipolar junction transistor having graded SiGe base
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
US9673221B2 (en) 2015-03-03 2017-06-06 International Business Machines Corporation Semiconductor device with low band-to-band tunneling
KR102446671B1 (ko) * 2016-01-08 2022-09-23 삼성전자주식회사 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355963B1 (en) * 1994-11-16 2002-03-12 Matsushita Electric Industrial Co., Ltd. MOS type semiconductor device having an impurity diffusion layer
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777364A (en) * 1992-11-30 1998-07-07 International Business Machines Corporation Graded channel field effect transistor
US7442585B2 (en) * 2005-08-30 2008-10-28 International Business Machines Corporation MOSFET with laterally graded channel region and method for manufacturing same
DE102008049717B4 (de) * 2008-09-30 2010-10-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal
DE102008059501B4 (de) * 2008-11-28 2012-09-20 Advanced Micro Devices, Inc. Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102008063399B4 (de) * 2008-12-31 2012-04-12 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
DE102009006884B4 (de) * 2009-01-30 2011-06-30 Advanced Micro Devices, Inc., Calif. Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355963B1 (en) * 1994-11-16 2002-03-12 Matsushita Electric Industrial Co., Ltd. MOS type semiconductor device having an impurity diffusion layer
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation

Also Published As

Publication number Publication date
US8501601B2 (en) 2013-08-06
US20120193708A1 (en) 2012-08-02
DE102011003439A1 (de) 2012-08-02

Similar Documents

Publication Publication Date Title
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102005009023B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102010063781B4 (de) Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials
DE102008047127B4 (de) Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102008035806B4 (de) Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102008035816A1 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren auf der Grundlage eines Silizium/Kohlenstoff-Materials
DE102010029532B4 (de) Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102010064282B4 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102008045034A1 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141209

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. K, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE