DE102008035806B4 - Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor - Google Patents

Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor Download PDF

Info

Publication number
DE102008035806B4
DE102008035806B4 DE102008035806A DE102008035806A DE102008035806B4 DE 102008035806 B4 DE102008035806 B4 DE 102008035806B4 DE 102008035806 A DE102008035806 A DE 102008035806A DE 102008035806 A DE102008035806 A DE 102008035806A DE 102008035806 B4 DE102008035806 B4 DE 102008035806B4
Authority
DE
Germany
Prior art keywords
diffusion
drain
source regions
inhibiting
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008035806A
Other languages
English (en)
Other versions
DE102008035806A1 (de
Inventor
Jan Hoentschel
Maciej Wiatr
Vassilios Austin Papageorgiou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008035806A priority Critical patent/DE102008035806B4/de
Priority to US12/503,340 priority patent/US20100025743A1/en
Priority to TW098125630A priority patent/TW201017773A/zh
Priority to JP2011521127A priority patent/JP2011530167A/ja
Priority to CN2009801291552A priority patent/CN102105965A/zh
Priority to GB1100855.4A priority patent/GB2474170B/en
Priority to KR1020117004347A priority patent/KR20110046501A/ko
Priority to PCT/US2009/004425 priority patent/WO2010014251A2/en
Publication of DE102008035806A1 publication Critical patent/DE102008035806A1/de
Application granted granted Critical
Publication of DE102008035806B4 publication Critical patent/DE102008035806B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren mit:
Bilden von Drain- und Sourcegebieten (253) eines Feldeffekttransistors (250) in einem aktiven Halbleitergebiet (203a), wobei die Drain- und Sourcegebiete (253) eine verformungsinduzierende Halbleiterlegierung (255) aufweisen und pn-Übergänge (253p) mit einem Kanalgebiet (252) bilden;
Positionieren einer diffusionshindernden Sorte (256a) zumindest entlang eines Teils der pn-Übergänge (253p), wobei eine Konzentration der diffusionshindernden Sorte (256a) in dem Kanalgebiet (252) zumindest zwei Größenordnungen niedriger ist als eine maximale Konzentration der diffusionshindernden Sorte (256a); und
Ausheizen der Drain- und Sourcegebiete, um Dotierstoffe in den Drain- und Sourcegebieten (253) zu aktivieren.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Transistoren mit verformten Kanalgebieten unter Anwendung von eingebettetem Si/Ge-(Silizium/Germanium), um die Ladungsträgerbeweglichkeit in den Kanalgebieten der Transistoren zu verbessern.
  • Beschreibung des Stands der Technik
  • Die Herstellung komplexer integrierter Schaltungen erfordert das Vorsehen einer großen Anzahl an Transistorelementen, die das wesentliche Schaltungselement für das Entwerfen von Schaltungen repräsentieren. Beispielsweise werden mehrere 100 Millionen Transistoren in aktuell verfügbaren komplexen integrierten Schaltungen vorgesehen. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Techologie die vielversprechenste Vorgehensweise auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. In CMOS-Schaltungen werden komplementäre Transistoren, d. h. p-Kanaltransistoren und n-Kanaltransistoren, für die Herstellung von Schaltungselementen, Inverter und anderer Logikgatter verwendet, um sehr komplexe Schaltungsanordnungen, CPU's, Speicherchips und dergleichen zu entwerfen. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, dass eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor oder im Allgemeinen ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche von stark dotierten Drain- und Sourcegebieten mit einem invers oder schwach dotierten Kanalgebiet gebildet werden, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträge und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wesentliches Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Die ständige Verringerung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um die nicht in unerwünschter Weise die Vorteile aufzuheben, die durch das stetige Verringern der Kanallänge von MOS-Transistoren erreicht werden. Beispielsweise müssen sehr anspruchsvolle Dotierstoffprofile in vertikaler Richtung sowie auch in lateraler Richtung in den Drain- und Sourcegebieten eingerichtet werden, um einen geringen Schichtwiderstand und Kontaktwiderstand in mit einer gewünschten Kanalsteuerbarkeit zu erhalten. Des weiteren muss auch das Gatedielektrikumsmaterial an die geringere Kanallänge angepasst werden, um die gewünschte Kanalsteuerbarkeit beizubehalten. Jedoch besitzen einige Mechanismen zum Beibehalten einer guten Kanalsteuerbarkeit auch einen negativen Einfluss auf die Ladungsträgerbeweglichkeit in dem Kanalgebiet des Transistors, wodurch die Vorteile zum Teil aufgehoben werden, die durch das Verringern der Kanallänge erreicht werden.
  • Da die ständige Verringerung der Größe der kritischen Abmessungen, d. h. der Gatelänge der Transistoren, das Anpassen und möglicherweise die Neuentwicklung äußerst komplexer Prozesstechniken notwendig macht und auch zu einem weniger ausgeprägten Leistungszuwachs auf Grund der Beweglichkeitsbeeinträchtigung beiträgt, wurde vorgeschlagen, die Kanalleitfähigkeit der Transistorelemente zu verbessern, indem die Ladungsträgerbeweglichkeit im dem Kanalgebiet für eine vorgegebene Kanallänge erhöht wird, wodurch eine Leistungssteigerung ermöglicht wird, die vergleichbar ist mit dem Voranschreiten zu einem Technologiestandard, der äußerst kleine kritische Abmessungen erfordern würde, während viele der Prozessanpassungen, die mit der Größenreduzierung verknüpft vermieden oder zumindest zeitlich verschoben werden können.
  • Ein effizienter Mechanismus zum Erhöhen der Ladungsträgerbeweglichkeit ist die Modifizierung der Gitterstruktur in dem Kanalgebiet, in dem beispielsweise Zugverspannung oder kompressive Verspannung in der Nähe des Kanalgebiets hervorgerufen wird, um damit eine entsprechende Verformung in dem Kanalgebiet zu erzeugen, die zu einer modifizierten Beweglichkeit für Elektronen bzw. Löcher führt. Beispielsweise erhöht das Erzeugen einer Zugverformung in dem Kanalgebiet für eine standardmäßige Kristallkonfiguration des aktiven Siliziummaterials, d. h. eine (100) Oberflächenorientierung und einer Ausrichtung der Kanallänge entlang der <110> Richtung, die Beweglichkeit von Elektronen, was sich wiederum direkt in einer entsprechenden Zunahme der Leitfähigkeit ausdrückt. Andererseits erhöht eine kompressive Verformung in dem Kanalgebiet die Beweglichkeit von Löchern, wodurch die Möglichkeit geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern. Das Einführen einer Verspannungs- bzw. Verformungstechnologie bei der Herstellung integrierter Schaltungen ist ein äußerst vielversprechender Ansatz, da verformtes Silizium als eine ”neue” Art an Halbleitermaterial betrachtet werden kann, das die Herstellung schneller leistungsfähiger Halbleiterbauelemente möglich macht, ohne dass teuere Halbleitermaterialien erforderlich sind, wobei auch viele der gut etablierten Fertigungstechniken weiterhin angewendet werden können.
  • Folglich wurde vorgeschlagen, beispielsweise eine Silizium/Germanium-Materialschicht in der Nähe des Kanalgebiets einzuführen, um eine kompressive Verspannung hervorzurufen, die zu einer entsprechenden Verformung führt. Das Transistorleistungsverhalten von p-Kanaltransistoren kann durch das Einfügen von verspannungserzeugenden Materialien in der Nähe des Kanalgebiets erheblich verbessert werden. Zu diesem Zweck wird ein verformtes Silizium/Gemanium-Material in den Drain- und Sourcegebieten der Transistoren hergestellt, wobei die kompressiv verformten Drain- und Sourcegebiete eine uniaxiale Verformung in dem benachbarten Siliziumkanalgebiet hervorrufen. Beim Bilden des Si/Ge-Materials werden die Drain- und Sourcegebiete der PMOS-Transistoren selektiv zur Herstellung von Aussparungen abgesenkt, während die NMOS-Transistoren maskiert sind und nachfolgend wird das Silizium/Germanium-Material selektiv in PMOS-Transistor durch epitaktisches Aufwachsen hergestellt.
  • Obwohl die Technik deutliche Vorteile im Hinblick auf das Verbessern der Leistungsfähigkeit von P-Kanaltransistoren und damit des gesamten CMOS-Bauelements bietet, zeigt sich dennoch, dass in modernen Halbleiterbauelementen mit einer großen Anzahl an Transistorelementen eine erhöhte Variabilität des Bauteilverhaltens beobachtet werden kann, das mit der zuvor beschriebenen Technik zum Einbau einer verformten Silizium/Germaniu-Legierung in den Drain- und Sourcegebieten von p-Kanaltransistoren verknüpft ist, wie dies nachfolgend detaillierter mit Bezug zu den 1a und 1b beschrieben ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements 100 mit einem modernen p-Kanaltransistor 150, dessen Leistungsverhalten auf der Grundlage einer verformten Silizium/Germanium-Legierung zu verbessern ist, wie dies zuvor dargelegt ist. Das Halbleiterbauelement 100 umfasst ein Substrat 101, etwa ein Siliziumsubstrat, auf welchem eine vergrabene isolierende Schicht 102 ausgebildet sein kann. Des weiteren ist eine kristalline Siliziumschicht 103 auf der vergrabenen isolierenden Schicht 102 vorgesehen, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration gebildet wird. Eine SOI-Konfiguration kann vorteilhaft im Hinblick auf das gesamte Transistorverhalten, da beispielsweise die parasitäre pn-Übergangskapazität des Transistors 150 im Vergleich zu einer Vollsubstratkonfiguration verringert sein kann, d. h. einer Konfiguration, in der eine Dicke der Siliziumschicht 103 deutlich größer ist als eine vertikale Ausdehnung des Transistors 150 in Schicht 103 hinein. Der Transistor 150 ist in über einem ”aktiven” Gebiet gebildet, das allgemein als 103a bezeichnet ist, und das einen Teil der Halbleiterschicht 103 repräsentiert, der durch entsprechende Isolationsstrukturen (nicht gezeigt), etwa flache Grabenisolationen und dergleichen, abgegrenzt ist. Der Transistor 150 umfasst ein Gateelektrodenstruktur, die als eine Struktur zu verstehen ist, die ein leitendes Gateelektrodenmaterial 151, das die eigentliche Gateelektrode repräsentiert, enthält, und das auf eine Gateisolationsschicht 151b der Struktur 151 gebildet ist, wodurch das Gateelektrodenmaterial 151a von einem Kanalgebiet 152 elektrisch isoliert wird, das in dem aktiven Gebiete 103a angeordnet ist. Des weiteren umfasst die Gateelektrodenstruktur 151 eine Seitenwandabstandshalterstruktur 151c, die ein oder mehrere Abstandshalterelemente möglicherweise in Verbindung mit Ätzstoppbeschichtungen abhängig von den gesamten Bauteilerfordemissen aufweisen kann. Des weiteren umfasst der Transistor 150 Drain- und Sourcegebiete 153, die durch eine geeignete Dotierstoffsorte gebildet sind, etwa Bor, das in Verbindung mit dem Kanalgebiet 152 und einem weiteren Bereich des aktiven Gebiets 103a, der zwischen den Drain- und Sourcegebietn 153 angeordnet ist, pn-Übergänge 153b bilden, die wesentlich das gesamte Verhalten des Transistors 150 beeinflussen. Beispielsweise bestimmt der Grad an Überlappung der Drain- und Sourcegebiete 153 mit der Gateelektrode 151a die effektive Kanallänge und kann daher die kapazitive Kopplung zwischen der Gateelektrode 151a und jeweils dem Draingebiet und dem Sourcgebiete 153 festlegen. In ähnlicher Weise bestimmt die effektive Länge der pn-Übergänge 153p letztlich die parasitäre Übergangskapazität des Transistors 150, wodurch ebenfalls das letztlich erreichte Leistungsverhalten des Transistors 150 beeinflusst wird. Um in geeigneter Weise die gesamten Transistoreigenschaften einzustellen, werden häufig Gebiete mit erhöhter Gegendotierung 154 benachbart zu den Drain- und Sourcegebietn 153 an spezifizierten Positionen innerhalb des aktiven Gebiets 103a vorgesehen, die auch als Halo-Gebiete bezeichnet werden. Beispielsweise wird die Einstellung des Durchschlagsverhaltens, die Schwellwertspannung und dergleichen auf der Grundlage komplexer Dotierstoffprofile in dem aktiven Gebiet 103a erreicht, indem in geeigneter Weise das gegendotierte Gebiet 154 in Verbindung mit einem gewünschten Konzentrationsprofil in den Drain- und Sourcgebieten 153 geschaffen wird. Wie zuvor erläutert ist, kann der Transistor 150 ferner eine Silizium/Germanium-Legierung 155 in den Drain- und Sourcegebieten 153 aufweisen, wobei die Silizium/Germanium-Legierung eine natürliche Gitterkonstante aufweist, die größer ist als die Gitterkonstante des umgebenden Siliziummaterials in dem aktiven Gebiet 103a. Folglich wird durch das Herstellen der Silizium/Germanium-Legierung auf der Grundlage eines Schablonenmaterials mit einer kleineren Gitterkonstante im Vergleich zur natürlichen Gitterkonstante des Materials 155 ein verformter Zustand erzeugt und es wird auch eine entsprechende Verformung in dem Kanalgebiet 152 hervorgerufen. Wie zuvor erläutert ist, wird für eine standardmäßige Kristallorientierung des Materials der Halbleiterschicht 103 eine uniaxiale kompressive Verformungskomponente, d. h. eine Verformungskomponente entlang der horizontalen Richtung in 1a, hervorgerufen und führt zu einer erhöhten Löcherbeweglichkeit, wodurch ebenfalls das gesamte Leistungsverhalten des Transistors 150 verbessert wird.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden konventionellen Prozessstrategien hergestellt werden.
  • Das aktive Gebiet 103a wird auf der Grundlage von Isolationsstrukturen gebildet, die unter Anwendung gut etablierter Photolithographie-, Ätz- und Abscheide- und Einebnungstechniken hergestellt werden. Anschließend wird die grundlegende Dotierung in den entsprechenden aktiven Gebieten 103a eingerichtet, beispielsweise durch Implantationsprozesse. Als nächstes wird die Gateelektrodenstruktur 151 ohne die Abstandshalterstruktur 151c hergestellt unter Anwendung komplexer Lithographie- und Strukturierungsschemata, um die Gateelektrode 151a und die Gateisolationsschicht 151b zu erhalten. Es sollte beachtet werden, dass der Strukturierungsprozess für die Gateelektrodenestruktur 151 auch eine Strukturierung einer geeigneten Deckschicht (nicht gezeigt) beinhaltet, die als eine Maske während der weiteren Bearbeitung zur Herstellung des Silizium/Germanium-Materials 155 verwendet wird. Als nächstes werden geeignete Seitenwandabstandshalter an Seitenwänden der Gateelektrodenstruktur 151 erzeugt, um in Verbindung mit der Deckschicht die Gateelektrode 151a und die Gateisolationsschicht 151b während der weiteren Bearbeitung einzuschließen. Gleichzeitig wird eine geeignete Maskenschicht über anderen Transistorbereichen hergestellt, in denen das verformte Silizium/Germanium-Material 155 nicht erforderlich ist. Nach einem geeigneten Maskieren der Gateelektrode 151a und anderen Bauteilbereichen wird ein Ätzprozess ausgeführt, um eine Aussparung in dem aktiven Gebiet 103a benachbart zu der Gateelektrode 151a zu schaffen. Die Größen und die Form der entsprechenden Aussparung kann auf der Grundlage von Prozessparametern des entsprechenden Ätzprozesses eingestellt werden, d. h. im Wesentlichen isotropes Ätzverhalten führt zu einer entsprechenden Unterätzung einer Seitenwandabstandshaltestruktur, während eine im Wesentlichen anisotropes Ätzverhalten zu einer präziser definierten Grenze der Aussparung führt, wobei dennoch ein gewisses Maß an Abrundung entsprechender Ecken beobachtet werden kann. In dieser Hinsicht sollte beachtet werden, dass entsprechende gut isotrope oder anisotrope Ätzprozesse als räumlich istrope oder anisotrope Prozesse zu verstehen sind, wobei jedoch eine Ätzrate im Hinblick auf die unterschiedlichen kristallographischen Orientierungen innerhalb des Materials der Halbleiterschicht 103 im Wesentlichen gleich sind. Unter Anwendung von Ätztechniken, die im Wesentlichen die gleiche Ätzrate für eine beliebige Kristallorientierung besitzen, wird somit ein hohes Maß an Flexibilität beim Einstellen der Größe und der Form der entsprechenden Aussparungen erreicht, unabhängig davon, ob ”räumlich” isotrope oder anisotrope Ätzrezepte eingesetzt werden. In dem in 1a gezeigten Beispiel sei angenommen, dass die entsprechenden Aussparungen auf der Grundlage eines im Wesentlichen räumlichen anistropen Ätzprozesses mit einem gewissen Maß an Eckenverrundung erhalten werden. Als nächstes wird ein selektiver epitaktischer Wachstumsprozess typischerweise angewendet, um das Silizium/Germanium-Materail abzuscheiden, wobei der Anteil an Germanium so gewählt ist, dass ein gewünschter Grad an Gitterfehlanpassung und damit an Verformung erreicht wird. Abhängig von der gesamten Prozessstrategie wird vor oder nach dem selektiven epitaktischen Wachstumsprozess eine Dotierstoffsorte eingeführt, um einen flachen Teil der Drain- und Sourcegebiete 153 zu bilden. Häufig werden entsprechende flache Implantationsgebiete in den Drain- und Sourcgebieten als Erweiterungsgebiete bezeichnet. Ferner können die Dotierstoffsorten, die zur Herstellung der tiefen Bereiche der Drain- und Sourcegebiete 153 erforderlich sind, während des selektiven epitaktischen Wachstumsprozesses eingeführt werden, wodurch das Material 155 als ein stark dotiertes Halbleiterlegierungsmaterial aufgewachsen wird. In anderen Fällen werden die Drain- und Sourcegebiete 153 auf der Grundlage von Implantationssequenzen vervollständigt, in denen die Abstandshalterstruktur 151c als eine Implantationsmaske zum Einstellen des lateralen Profils für die Drain- und Sourcegebiete 153 dient. Typischerweise werden ein oder mehrere Ausheizzyklen ausgeführt, um das schließlich gewünschte Dotierstoffprofil für die Drain- und Sourcegebiete 153 einzustellen und/oder um Dotierstoffe zu aktivieren, die durch Ionenimplantation eingebaut sind, und um ferner durch die Implantation hervorgerufene Schäden auszuheilen.
  • Während entsprechender Ausheizprozesse wird typischerweise ein deutliches Maß an Dotierstoffdiffusion auftreten, das von den Eigenschaften des grundlegenden Halbleitermaterials und der Größe der Dotierstoffatome abhängt. Beispielsweise ist Bor ein sehr kleines Atom und zeigt damit ein ausgeprägtes Diffusionsverhalten bei höheren Temperaturen. Jedoch schreitet die entsprechende Diffusion in einer sehr ungleichmäßigen Weise auf Grund des Vorhandenseins der Silizium/Germanium-Legierung und der vorhergehenden Fertigungsschritte ab. D. h., beim epitaktischen Aufwachsen des Materials 155 in der Aussparung sind unterschiedliche kristallographische Orientierungen in den freiliegenden Oberflächenbereichen mit der Aussparung vorhanden, insbesondere an den abgerundeten Kantenbereichen, wodurch eine Vielzahl von Stapelfehlern in dem aufgewachsenen Material 155 hervorgerufen wird. Auf Grund der Gitterfehlanpassung an der Grenzfläche zwischen dem Schablonenmaterial der Schicht 103 und dem neu aufgewachsenen Material 155 tritt ein mehr oder weniger ausgeprägter Grad an Deformation auf. Ferner trägt im Allgemeinen die größere Gitterkonstante des Materials 15, selbst wenn es in einen verformten Zustand aufgewachsen wird, ebenfalls zu einer erhöhten Diffusionsaktivität für das Bormaterial bei. Aus diesen Gründen wird angenommen, dass äußerst ungleichmäßige pn-Übergänge erzeugt werden, da abhängig von der lokalen Diffusionsrate, die durch die Defektdichte bestimmt ist, und abhängig von den lokalen Verformungsbedingungen und dergleichen die Borsorte in das Gebiet zwischen den Drain- und Sourcegebieten 153 in einer räumlich höchst ungleichmäßigen Weise ”eindringt”.
  • 2b zeigt schematisch eine vergrößerte Ansicht eines Randbereichs 155a des Materials 155 in der Nähe des pn-Übergangs 153p. Wie zuvor erläutert ist, wird auf Grund einer Vielzahl von Unregelmäßigkeiten 153d, etwa von Stapelfehlern und dergleichen, die Diffusionsaktivität der Borsorte zu ”Borausläufern”, die daher zu einer deutlich größeren Gesamtlänge des pn-Übergangs 153p in Verbindung mit ungleichmäßigen Dotierstoffgradienten beitragen. Auf Grund der Variabilität der Drain- und Sourcegebiete 153, die beispielsweise die parasitäre Übergangskapazität beeinflusst, wird somit auch eine entsprechende Variabilität im Transistorleistungsverhalten beobachtet, das möglicherweise nicht mit den gesamten Bauteiltoleranzgrenzen während des gesamten Fertigungsprozesses kompatibel ist. Daher muss ggf. der an sich sehr effiziente verformungsinduzierende Mechanismus, der durch das Material 155 bereitgestellt wird, in einem weniger ausgeprägten Umfange eingesetzt werden, um damit größere Prozesstoleranzbereiche zu schaffen, während in anderen konventionellen Lösungen der Prozess für die Aussparung auf der Grundlage einer Ätztechnik ausgeführt wird, die ein sehr anisotropes Ätzverhalten im Hinblick auf unterschiedliche Kristallachsen des Basismaterials 103 besitzt. Beispielsweise sind ”kristallbezogene anisotrope” Ätzprozesse gut bekannt, in denen beispielsweise die Abtragsrate in einer <111> Richtung deutlich kleiner ist im Vergleich zu anderen Richtungen, etwa einer <110> oder <100> Richtung. Das Anwenden entsprechender kristallographisch anisotroper Ätztechniken führt zu einer Sigma-ähnlichen Aussparung, die von den entsprechenden (110) Oberflächen begrenzt ist. Während der zuerst genannte Ansatz jedoch nicht vollständig die Möglichkeit des verformungsinduzierenden Mechanismus, der durch das Material 155 bereitgestellt wird, ausschöpft, benötigt der zuletzt genannte Ansatz speziell gestaltete Ätzprozesse, wodurch die Flexibilität bei der Einstellung der Größe und der Form der entsprechenden Aussparungen und somit des verformungsinduzierenden Materials 155 verringert wird.
  • In der US 7 407 850 B2 wird das Dotieren von n- und p-Gebieten eines Transistors mit spannungsanpassenden Dotierstoffen einschließlich von diffusionshindernden Stoffen zur Verhinderung einer Bordiffusion beschrieben, wobei die diffusionshindernde Stoffe Kohlenstoff enthalten können.
  • Die US 2007/0080411 A1 offenbart ein Halbleiterbauteil mit einer diffusionshindernde Schicht, die Stickstoff enthält.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Techniken und Halbleiterbauelemente, in denen ein verformungsinduzierender Mechanismus auf der Grundlage einer Halbleiterlegierung mit hoher Effizienz eingesetzt wird, wobei ein gewünschtes Maß an Flexibilität während des gesamten Prozessablaufes geschaffen wird, wobei jedoch eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert wird.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Verfahren und Halbleiterbauelemente, in denen das Transistorleistungsverhalten verbessert wird, in dem Ungleichmäßigkeiten eines pn-Übergangs an Drain- und Sourcegebieten verringert werden, die eine verformungsinduzierende Halbleiterlegierung, etwa Silizium/Germanium, aufweisen. Zu diesem Zweck werden die Diffusionseigenschaften einer Dotierstoffsorte, etwa von Bor, auf der Grundlage eines geringeren Maßes an Diskontinuitäten in der Nähe des pn-Übergangs gesteuert, die während der vorhergehenden Fertigungsprozesse einschließlich räumlich isotroper oder isotroper Ätzprozesse in Verbindung mit epitaktischen Wachstumstechniken zur Bereitstellung der verformungsinduzierenden Halbleiterlegierung erzeugt wurden. In einigen anschaulichen hierin offenbarten Aspekten wird das Maß der ungleichmäßigen Diffusion von Dotierstoffsorten verringert, indem eine geeignete diffusionshindernde Sorte, etwa Stickstoff, Kohlenstoff, und dergleichen eingeführt wird, die entlang des pn-Übergangs mit einem gewissen Abstand insbesondere in kritischen Positionen, Ecken und Kanten und dergleichen von Aussparungen, die die verformte Halbleiterlegierung enthalten, angeordnet wird, wodurch das lokal ungleichmäßige Diffusionsverhalten deutlich reduziert wird, wie es in konventionellen Bauelementen angetroffen wird, die auf der Grundlage räumlich isotroper oder anistroper Ätztechniken hergestellt werden. Folglich können entsprechende Auswirkungen von Borausläufern verringert werden, wodurch zu einem insgesamt verbesserten gleichmäßigen Transistorverhalten beigetragen wird, beispielsweise im Hinblick auf die resultierende parasitäre Kapazität der pn-Übergänge. In anderen anschaulichen hierin offenbarten Aspekten wird zusätzlich oder alternativ zu der zuvor beschriebenen Lösung das Halbleiterbasismaterial mit einer geeigneten kristallographischen Konfiguration vorgesehen, so dass sich eine geringere Menge an Gitterdiskontinuitäten ergibt, etwa Stapelfehler und dergleichen, wenn die verformungsinduzierende Halbleiterlegierung aufgewachsen. Beispielsweise repräsentieren die ”vertikalen” und ”horizontalen” Wachstumsrichtungen Kristallorientierungen, die äquivalenten Kristallachsen entsprechen, wodurch der Betrag an Gitterfehlanpassung und Stapelfehlern in kritischen Positionen, etwa Kanten einer entsprechenden Aussparung verringert werden. Folglich können gut etablierte und flexible räumlich isotrope und anisotrope Ätztechniken eingesetzt werden, wodurch ein hohes Maß an Flexibilität bei dem geeigneten Dimensionieren der Aussparung für die Aufnahme der verformungsinduzierenden Halbleiterlegierung beibehalten wird, wobei dennoch eine erhöhte Gleichmäßigkeit der resultierenden pn-Übergänge erreicht wird. Ferner können beide Ansätze, d. h. das Vorsehen flacher Implantationsgebiete, die als diffusionshindernde Sorte drücken, und eine geeignet ausgewählte Kristallkonfiguration des Halbleiterbasismaterials, kombiniert werden, wodurch die gesamte Bauteilgleichmäßigkeit weiter verbessert wird. Folglich trägt eine geringere Variabilität des Leistungsverhaltens bei einer weiteren Skalierbarkeit entsprechender Prozesstechniken bei, während gleichzeitig die Produktionsausbeute für eine gegebene Produktqualitätskategorie erhöht wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden von Drain- und Sourcegebieten eines Feldeffekttransistors in einem aktiven Halbleitergebiet, wobei die Drain- und Sourcegebiete eine verformungsinduzierende Halbleiterlegierung aufweisen und pn-Übergänge mit einem Kanalbereich bilden; das Positionieren einer diffusionshindernden Sorte zumindest entlang eines Teils der pn-Übergänge, wobei eine Konzentration der diffusionshindernden Sorte in dem Kanalbereich zumindest zwei Größenordnungen niedriger ist als eine maximale Konzentration der diffusionshindernden Sorte und das Ausheizen der Drain- und Sourcegebiete, um Dotierstoffe in den Drain- und Sourcegebieten zu aktivieren.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Aussparung in einem kristallinen Halbleitergebiet benachbart zu einer Gateelektrodenstruktur, die über einem Teil des kristallinen Halbleitergebiets gebildet ist. Das kristalline Halbleitergebiet umfasst eine kubische Gitterstruktur und die Aussparung definiert eine Längsrichtung entsprechend einer ersten kristallographischen Richtung, die im Wesentlichen äquivalent ist zu einer zweiten kristallographischen Richtung, die durch eine Oberflächenorientierung des kristallinen Halbleitergebiets definiert ist. Das Verfahren umfasst ferner das Bilden einer verformungsinduzierenden Halbleiterlegierung in der Aussparung und das Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet benachbart zu der Gateelektrodenstruktur.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen Transistor, der über einem Substrat ausgebildet ist, wobei der Transistor aufweist: Drain- und Sourcegebiete, die in einem aktiven Gebiet auf der Grundlage von Bor als Dotierstoffsorte hergestellt sind, wobei die Drain- und Sourcegebiete pn-Übergänge mit einem Kanalgebiet des Transistors bilden und wobei die Drain- und Sourcegebiete eine verformungsinduzierende Halbleiterlegierung enthalten, und eine nicht-dotierende diffusionshindernde Sorte, die zumindest entlang eines Teils der pn-Übergänge angeordnet ist; und wobei eine Konzentration der diffusionshindernden Sorte in dem Kanalbereich zumindest zwei Größenordnungen niedriger ist als eine maximale Konzentration der diffusionshindernden Sorte.
  • Kurze Beschreibung der Zeichnungen
  • Diverse Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen auch deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einem modernen Transistorelement mit einer Silizium/Germanium-Legierung zeigt, die in den Drain- und Sourcebereichen gebildet ist, wobei eine ausgeprägte ungleichmäßige Bordiffusion gemäß konventioneller Strategien auftreten kann;
  • 1b schematisch eine vergrößerte Ansicht eines kritischen Bereichs auf die ungleichmäßige Bordiffusion der konventionellen Transistorbauelements aus 1a zeigt;
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung von pn-Übergängen mit erhöhter Gleichmäßigkeit auf der Grundlage flexibler Ätzprozesse und einer verformungsinduzierenden Halbleiterlegierung gemäß anschaulicher Ausführungsformen zeigen;
  • 2f schematisch eine vergrößerte Ansicht eines kritischen Bereichs eines pn-Übergangs des Bauelements aus 2e zeigt;
  • 3a und 3b schematisch eine Draufsicht und eine Querschnittsansicht eines Transistors mit einem Halbleiterbasismaterial zeigen, in welchem Kristallebenen in der horizontalen und vertikalen Richtung äquivalent sind, um damit Gitterdefekte auf Aufwachsen einer verformungsinduzierenden Halbleiterlegierung gemäß anschaulicher Ausführungsformen zu verringern;
  • 3c und 3d schematisch eine Draufsicht und eine Querschnittsansicht zeigen, wobei unterschiedliche Arten an Kristallebenen gemäß noch weiterer anschaulicher Ausführungsformen eingesetzt werden;
  • 3e und 3f schematisch Querschnittsansichten in diversen Fertigungsphasen bei der Herstellung einer verformungsinduzierenden Halbleiterlegierung auf der Grundlage der mit Bezug zu den 3a bis 3d erläuterten Prinzipien zeigen, um Diffusionsungleichmäßigkeiten einer Dotierstoffsorte, etwa von Bor, gemäß noch weiterer anschaulicher Ausführungsformen zu verringern; und
  • 4 schematisch einen Transistor mit einer verformungsinduzierenden Halbleiterlegierung und pn-Übergängen mit einer besseren Gleichmäßigkeit gemäß noch weiterer anschaulicher Ausführungsformen zeigt.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist. Im Allgemeinen stellt die vorliegende Offenbarung Techniken und Halbleiterbauelement bereit, in denen eine verbesserte Gleichmäßigkeit von pn-Übergängen in Transistoren mit einer verformungsinduzierenden Halbleiterlegierung in den Drain- und Sourcegebieten erreicht wird, in dem das Ausmaß der Diffusion der Dotierstoffsorte, etwa von Bor, verringert wird, ohne dass in unerwünschter Weise die Flexibilität bei der Herstellung einer geeigneten Aussparung vor dem selektiven epitaktischen Wachstumsprozess zur Herstellung der verformungsinduzierenden Halbleiterlegierung beeinträchtigt wird. Zu diesem Zweck werden in einigen anschaulichen Ausführungsformen zumindest kritische Bereiche der pn-Übergänge in eine diffusionshindernde ”Umgebung eingebettet”, die zu einer geringeren Diffusionsaktivität der Dotierstoffsorte führt. Beispielsweise wird eine geeignete diffusionshindernde Sorte, etwa Stickstoff, Kohlenstoff, Fluor und dergleichen in geeigneter Weise in der Nähe zumindest kritischer Bereiche der pn-Übergänge angeordnet, um ”Ausläufer bildende” Wirkungen zu verringern, die konventioneller Weise in anspruchsvollen p-Kanaltransistoren unter Anwendung einer Bordotierstoffsorte beobachtet werden können. Folglich wird eine geringere Variabilität der Transistoreigenschaften erreicht, während im Allgemeinen eine Tendenz der Leistungssteigerung erhalten wird, da typischerweise zumindest die parasitäre Übergangskapazität auf Grund der ”nivellierenden” Wirkung der diffusionshindernden Sorte während der Wärmebehandlung, die typischerweise zu einer Dotierstoffdiffusion verringert werden kann. Da typischerweise die diffusionshindernde Sorte in Form einer ”nicht dotierenden” Sorte vorgesehen wird, kann ein wesentlicher Einfluss auf die elektronischen Eigenschaften am pn-Übergang, mit Ausnahme einer verbesserten Gleichmäßigkeit der Form und damit des Dotierstoffgradienten, vermieden werden, wodurch ebenfalls zu einer insgesamt verbesserten Gleichmäßigkeit der Transistoreigenschaften beigetragen wird.
  • In anderen anschaulichen Ausführungsformen wird zusätzlich oder alternativ zu den zuvor beschriebenen Techniken das Erzeugen von Gitterdefekten verringert, wobei dennoch ein hohes Maß an Flexibilität bei der Herstellung der Aussparung für die Aufnahme der verformungsinduzierenden Halbleiterlegierung beibehalten wird, indem die Bedingungen während des selektiven epitaktischen Aufwachsprozesses verbessert werden, indem präzise definierte Schablonenebenen in der Aussparung vorgesehen werden, die beispielsweise auf der Grundlage eines räumlich anisotropen Ätzprozesses hergestellt wird. D. h., in diesem Falle repräsentieren die vertikalen und im Wesentlichen horizontalen Flächen der Aussparung äquivalente Kristallebenen, so dass das entsprechende vertikale und horizontale Wachstum der verformungsinduzierenden Halbleiterlegierung mit einem geringeren Maße an Gitterfehlanpassung selbst an kritischen Bauteilbereichen, etwa an Ecken bzw. Kanten der Aussparung, auftritt, in denen typischerweise eine Vielzahl unterschiedlicher kristallographischer Achsen vorhanden sind. Durch Kombinieren verbesserter Wachstumsbedingungen während des selektiven epitaktischen Wachstumsprozesses und durch Anwendung einer diffusionshindernden Sorte kann eine noch weiter verbesserte Gesamtgleichmäßigkeit der pn-Übergänge erreicht werden. Somit wird im Vergleich zu konventionellen Technik die Transistorleistungsvariabilität verringert oder es wird eine hohe Flexibilität im Hinblick auf die Anwendung gut etablierter Ätztechniken beibehalten im Vergleich zu konventionellen kristallographisch anisotropen Ätztechniken, die häufig eingesetzt wird, um die Anzahl der Gitterdefekte beim selektiven Aufwachsen einer verformungsinduzierenden Halbleiterlegierung zu verringern.
  • Mit Bezug zu den 2a bis 2f, den 3a bis 3e und 4 werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201, in welchem eine Halbleiterschicht 203 gebildet ist. Das Substrat 201 repräsentiert ein beliebiges geeignetes Trägermaterial, um darüber die Halbleiterschicht 203 herzustellen. In der gezeigten Ausführungsform ist eine vergrabene isolierende Schicht 202, etwa eine Oxidschicht, eine Siliziumnitridschicht, und dergleichen zwischen dem Substrat 203 angeordnet, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration geschaffen wird. Es sollte beachtet werden, dass die hierin offenbarten Prinzipien auch äußerst vorteilhaft mit SOI-Transistoren sind, in denen im Allgemeinen der Vorteil einer geringen pn-Übergangskapazität auf Grund der Tatsache erreicht wird, dass der pn-Übergang sich bis hinab zu der vergrabenen isolierenden Schicht 202 erstreckt. Jedoch ist eine verbesserte Gleichmäßigkeit der entsprechenden Transistor-pn-Übergänge auch vorteilhaft im Hinblick auf eine Vollsubstrattransistorkonfiguration. Somit kann in anderen anschaulichen Ausführungsformen das Halbleiterbauelement 200 auf der Grundlage einer Vollsubstratkonfiguration aufgebaut sein oder kann in anderen Bauteilbereichen eine Vollsubstratkonfiguration enthalten, wenn dies für das Gesamtverhalten des Bauelements 200 als geeignet erachtet wird. In der gezeigten Ausführungsform repräsentiert der Bereich der Halbleiterschicht 203 ein aktives Gebiet, das auch als aktives Gebiet 203a bezeichnet wird. Es sollte beachtet werden, dass das aktive Gebiet 203a mehrere Transistorelemente der gleichen Leitfähigkeitsart erhalten kann oder einen einzelnen Transistor enthält, wobei dies von der gesamten Bauteilkonfiguration abhängt. Beispielsweise werden in dicht gepackten Bauteilgebieten, etwa statischen RAM-Bereichen, mehrere Transistorelemente der gleichen Leitfähigkeitsart in einem einzelnen aktiven Gebiet vorgesehen, wobei zumindest einige der dieser Transistorelemente eine verformungsinduzierende Halbleiterlegierung erhalten. In der gezeigten Ausführungsform ist das aktive Gebiet 203a so ausgebildet, dass darin und darüber ein p-Kanaltransistor gebildet wird. In anderen Fällen werden n-Kanaltransistoren betrachtet, wenn eine entsprechende Diffusionsaktivität einer n-Dotierstoffsorte als ungeeignet erachtet wird. Des weiteren ist ein Transistor 250 in einer frühen Fertigungsphase vorgesehen, wobei eine Gateelektrode 251 über ein Kanalgebiet 252 mit einer dazwischenliegenden Gateisolationsschicht 251b gebildet ist. Es sollte beachtet werden, dass die Gateelektrode 251a auf einem beliebigen geeigneten Material in dieser Fertigungsphase aufgebaut sein kann, etwa polykristallinem Silizium und dergleichen, wobei ein Teil oder die gesamte Gateelektrode 251 durch Material mit besserer Leitfähigkeit abhängig von der gesamten Prozess- und Bauteilerfordernis später ersetzt werden kann. In ähnlicher Weise kann die Gateisolationsschicht 251b aus diversen Materialien aufgebaut sein, etwa Silizium dioxidbasierten Materialien, Siliziumnitrid und dergleichen, wobei auch eine Verbindung mit derartigen ”konventionellen” Dielektrika oder anstelle dieser Materialien auch dielektrische Materialien mit großem ε verwendet werden können, etwa Hafniumoxid, Zirkonoxid und dergleichen. Im Allgemeinen wird ein dielektrisches Material mit großem ε als ein Material zu verstehen, das eine Dielektrizitätskonstante von 10,0 oder größer aufweist. Die Gateelektrode 251a wird von einer Deckschicht 204 und Seitenwandabstandshaltern 205 eingeschlossen, die aus Siliziumnitrid oder einem anderen Material aufgebaut sind, das als eine Maske während eines Ätzprozesses 207 dienen kann, um damit Vertiefungen oder Aussparungen 206 benachbart zu der Gateelektrode 251a, d. h. den Seitenwandabstandshaltern 205, zu schaffen.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bilden des aktiven Gebiets 203a, beispielsweise durch Vorsehen geeigneter Isolationsstrukturen (nicht gezeigt), wozu gut etablierte Fertigungstechniken gehören, werden die Gateelektroden 251a und die Gateisolationsschicht 201b hergestellt, beispielsweise auf der Grundlage von Prozesstechniken, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. Während dieser Fertigungssequenz wird auch die Deckschicht 204 strukturiert, beispielsweise durch Bilden einer entsprechenden Siliziumnitridschicht auf einem entsprechenden Gateelektrodenmaterial. Als nächstes werden die Seitenwandabstandshalter 205 durch Abscheiden eines geeigneten Materials, etwa von Siliziumnitridmaterial, und durch anisotropes Ätzen des Material mit dem aktiven Gebiet 203a gebildet, während das Siliziumnitridmaterial in anderen Bauteilbereichen abgedeckt ist, in denen die Herstellung von Abstandshalterelementen nicht gewünscht ist. Als nächstes wird der Ätzprozess 207 ausgeführt auf der Grundlage geeignet ausgewählter Ätzparameter, um die gewünschte Größe und Form der Aussparungen 206 einzustellen. Der Prozess 207 repräsentiert einen Ätzprozess, in welchem die Abtragsrate im Wesentlichen unabhängig von Kristallorientierungen des Materials der Schicht 203 ist. D. h., die Prozessparameter des Ätzprozesses 207 werden im Hinblick auf einen räumlichen Grad an Isotropie oder Anisotropie eingestellt, während die Kristallorientierungen des Halbleitermaterials 203 nicht nennenswert die Abtragsrate beeinflussen. D. h., es können gut etablierte plasmagestützte Ätztechniken eingesetzt werden, in denen der räumliche Grad an Anisotropie oder Isotropie durch Auswählen von Parametern, etwa der Vorspannungsleistung, dem Druck, der Temperatur und dergleichen in Verbindung mit speziellen organischen Polymersorten eingestellt werden kann, die mehr oder weniger entsprechende Seitenwandbereiche während des Ätzprozesses schützen, wodurch ein im Wesentlichen vertikales Voranschreiten der Ätzfront möglich ist. In dieser Hinsicht sollte beachtet werden, dass jegliche Positionsangaben, etwa horizontal, vertikal und dergleichen, in Bezug auf eine Referenzebene zu verstehen sind, etwa eine Grenzfläche 202s zwischen der vergrabenen isolierenden Schicht 202 und der Halbleiterschicht 203. In diesem Sinne ist eine horizontale Richtung als eine Richtung zu verstehen, die im Wesentlichen parallel zur Grenzfläche 202s verläuft, während eine vertikale Richtung als eine Richtung zu verstehen ist, die im Wesentlichen senkrecht zur Grenzfläche 202s orientiert ist.
  • Somit repräsentiert in der gezeigten Ausführungsform der Ätzprozess 207 einen im Wesentlichen anisotropen Ätzprozess, da eine merkliche Unterätzung der Abstandshalterstruktur 205 für das Bauelement 200 nicht als geeignet erachtet wird. In anderen Ausführungsformen wird ein isotroperes Verhalten eingestellt, indem geeignete Parameter 207 angewendet werden, zumindest während einer gewissen Phase des Ätzprozesses, wenn eine mehr abgerundete Form der Aussparung 206 gewünscht ist.
  • In einigen anschaulichen Ausführungsformen werden vor dem Herstellen der Abstandshalterstruktur 205 ein oder mehrere Implantationsprozesse ausgeführt, um eine Dotierstoffsorte und/oder eine diffusionshindernde Sorte in Abhängigkeit von der Fertigungsstrategie einzuführen. Beispielsweise werden in einer anschaulichen Ausführungsform die Dotierstoffsorte für die Herstellung von Drain- und Sourceerweiterungsgebieten 253e, etwa in der Form von Bor oder Borfluidionen gemäß den Erfordernissen der Eigenschaften des Transistors 250 eingeführt. In einer anschaulichen Ausführungsform wird zusätzlich eine diffusionshindernde Sorte 256a in einem separaten Ionenimplantationsschritt eingeführt, wenn eine ”Einbettung” der Drain- und Sourceerweiterungsgebiete 253e als vorteilhaft für das Verbessern der Gesamtgleichmäßigkeit der pn-Übergänge des Transistors 250 erachtet wird. Selbst wenn das Auftreten von Gitterdefekten in der Nähe des Kanalgebiets 252 weniger ausgeprägt ist, kann beispielsweise eine Beschränkung der Diffusionsaktivtät von beispielsweise Bor dennoch vorteilhaft sein im Hinblick auf ein präzises Steuern der endgültig erreichten Kanallänge und somit der resultierenden Überlappkapazität während nachfolgender Wärmebehandlungen des Bauelements 100. Somit kann der Einbau der diffusionshindernden Sorte in Form von Stickstoff, Kohlenstoff, Fluor und dergleichen zu einer besseren Gleichmäßigkeit der schließlich erhaltenen Transistoreigenschaften beitragen. Zu diesem Zweck wir ein speziell gestalteter Implantationsschritt so ausgeführt, dass die Sorte 256a um den pn-Übergang 253p herum angeordnet wird, so dass während einer nachfolgenden Diffusionsaktivität die Dotierstoffsorte die zusätzlich diffusionshindernde Sorte 256a eine Umgebung schafft, in der die mittlere Diffusionsweglänge kleiner ist im Vergleich zu einem Bereich, der durch die diffusionshindernde Sorte 256a definiert ist. In diesem Zusammenhang sollte beachtet werden, dass ein Bereich, der durch die diffusionshindernde Sorte 256a definiert ist, als ein Bereich betrachtet wird, außerhalb welchem die Konzentration die diffusionshindernde Sorte um zwei Größenordnungen im Vergleich zu einer maximalen Konzentration absinkt. D. h., ein Bereich außerhalb eines diffusionshindernden Bereichs ist so definiert, dass dieser die diffusionshindernde Sorte mit einer Konzentration aufweist, die um zwei Größenordnungen kleiner ist als die maximale Konzentration.
  • Die diffusionshindernde Sorte 256a wird mit einer geeigneten Konzentration angeordnet, indem geeignete Prozessparameter, etwa die Implantationsenergie und Dosis, festgelegt werden, was effizient auf der Grundlage gut etablierter Simulationsprogramme, technologische Erfahrung, Testabläufen und dergleichen bewerkstelligt werden kann. Beispielsweise werden Kohlenstoff oder Stickstoff mit einer Konzentration von 1016 bis 1019 Atomen pro Kubikzentimeter oder mehr abhängig von der Borsorte in den Erweiterungsgebieten 253e eingeführt. Dies kann mit einer Implantationsdosis von 1014 bis 1016 Ionen pro cm2 bewerkstelligt werden, wobei Implantationsenergie von mehreren KeV bis einigen 10 KeV angewendet werden.
  • In noch anderen anschaulichen Ausführungsformen wird die diffusionshindernde Sorte 256a in dieser Fertigungsphase eingebaut, ohne dass die Erweiterungsgebiete 253e gebildet werden, die in einer späteren Fertigungsphase abhängig von der gesamten Prozessstrategie hergestellt werden.
  • 2b zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen eine diffusionshindernde Sorte 256 mittels eines Ionenimplantationsprozesses 208 vor dem Füllen der Aussparungen 206 mit einer verformungsinduzierenden Halbleiterlegierung eingeführt werden. In der gezeigten Ausführungsform ist ebenfalls die diffusionshindernde Sorte 206a eingebaut, während die Erweiterungsgebiete 253 hergestellt sind oder auch nicht, wobei dies von der gesamten Strategie abhängt, wie dies zuvor erläutert ist. Während des Implantationsprozesses 208 wird eine geeignete Implantationssorte, etwa Stickstoff, Kohlenstoff, Fluor und dergleichen auf der Grundlage spezieller ausgewählter Implantationsparameter eingeführt, wobei auch, wie gezeigt ist, ein gewisser Neigungswinkel angewendet werden kann, um für die gewünschte Form des durch die Sorte 256 definierten Bereichs zu sorgen. Das Einführen der diffusionshindernden Sorte in dieser Fertigungsphase kann vorteilhaft sein im Hinblick auf Prozessstrategien, in denen die Dotierstoffsorte der tiefen Drain- und Sourcebereiche auf der Grundlage des selektiven epitaktischen Wachstumsprozesses eingebaut wird, der in einer späteren Phase zum Füllen der Aussparungen 206 auszuführen ist. In diesem Falle wird das Gebiet 256 in einer effizienten Weise während des Implantationsprozesses 208 gebildet, wobei unerwünschte Gitterschäden in dem verformungsinduzierenden Halbleitermaterial vermieden werden, das in den Aussparungen 206 zu bilden ist, während auch auf Grund der moderat geringen Implantationsdosis deutliche Schäden an freigelegten Oberflächenbereichen der Aussparung 206 vermieden werden. In anderen Fällen wird ein geeigneter Ausheizprozess möglicherweise ein Vorkonditionierschritt vor dem selektiven epitaktischen Wachstumsprozess ausgeführt, um Gitterschäden, die durch den Implantationsprozess 208 hervorgerufen werden, zu verringern, wenn der entsprechende Schaden als ungeeignet für den nachfolgenden selektiven epitaktischen Wachstumsprozess erachtet wird. Im Hinblick auf das Auswählen geeigneter Implantationsparameter des Prozesses 208 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 2a erläutert sind.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium gemäß anderer anschaulicher Ausführungsformen. Wie gezeigt, ist eine verformungsinduzierende Halbleiterlegierung 255 in den Aussparungen 206 hergestellt, was unter Anwendung gut etablierter selektiver epitaktischer Aufwachstechniken erfolgt, in dem die Parameter so eingestellt sind, dass ein signifikantes Wachstum einer gewünschten Halbleiterlegierung, etwa von Silizium/Germanium, Silizium/Kohlenstoff, und dergleichen, an freiliegenden kristallinen Oberflächenbereichen auftritt, während eine Abscheidung des Halbleiterlegierungsmaterials auf anderen Oberflächenbereichen, etwa den dielektrischen Materialien der Abstandshalter 205 und der Deckschicht 204 (siehe 2a) im Wesentlichen vermieden wird. Des weiteren werden in der gezeigten Ausführungsform die Erweiterungsgebiet 253e während eines Implantationsprozesses 209 hergestellt, wenn die Gebiete 253e nicht bereits in einer früheren Fertigungsphase gebildet wurden. D. h., nach dem Entfernen der Abstandshalterelemente 205 und der Deckschicht 204 (siehe 2a) und dem Bilden eines entsprechenden Versatzabstandshalters (nicht gezeigt) bei Bedarf, wird eine Dotierstoffsorte, etwa Bor, Bordifluorid und dergleichen während des Implantationsprozesses 209 eingebaut, wobei in einigen anschaulichen Ausführungsformen ein zusätzlicher Implantationsschritt angewendet wird, um eine diffusionshindernde Sorte einzubauen, um das Gebiet 256a zu bilden. Ferner werden spezielle Transistoreigenschaften eingestellt, indem ein gegendotiertes Gebiet 254 bereitgestellt wird, das ebenfalls als ein Halo-Gebiet bezeichnet wird, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Zu diesem Zweck wird ein geneigter Implanationsprozess 209a ausgeführt, um eine n-Dotierstoffsorte einzuführen, wenn der Transistor 250 einen p-Kanaltransistor repräsenteirt.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt ist eine Gateelektrodenstruktur 251 mit der Gateelektrode 251a, der Gateisolationsschicht 251b und einer Abstandshalterstruktur 251c gemäß den gesamten Bauteilerfordernissen vorgesehen. D. h., die Abstandshalterstruktur 251c besitzt eine geeignete Breite, wie dies für die weitere Bearbeitung des Bauelements 200 erforderlich ist. Beispielsweise wird in der gezeigten Ausführungsform Abstandshalterstruktur 251c in Verbindung mit der Gateelektrode 251a als Implantationsmaske zur Herstellung tiefer Drain- und Sourcebereiche 253d verwendet, die in Verwendung mit den Erweiterungsgebieten 253e Drain- und Sourcegebiete 253 des Transistors 250 bilden. Es sollte beachtet werden, dass die Abstandshalterstruktur 251c mehrere einzelne Abstandshalterelemente enthalten kann, wenn ein komplexeres laterales Dotierstoffprofil für die Drain- und Sourcegebiet 253 erforderlich ist. In anderen Fällen repräsentiert die Abstandshalterstruktur 251c eine Maske für einen Silizidierungsprozess, der in einer späteren Fertigungsphase auszuführen ist, wenn die Drain- und Sourcegebiete 253 auf der Grundlage einer Dotierstoffsorte zu bilden sind, die während des epitaktischen Aufwachsprozesses zur Herstellung der verformungsinduzierenden Halbleiterlegierung 255 eingebaut wird. Somit ist in einigen anschaulichen Ausführungsformen die Dotierstoffsorte zum Bilden der tiefen Drain- und Sourcebereiche 253d zumindest teilweise in der diffusionshindernden Sorte 256 eingebettet, wodurch ein gleichmäßigeres Diffusionsverhalten für die Dotierstoffsorte während eines nachfolgenden Ausheizprozesses erreicht wird. In anderen anschaulichen Ausführungsformen wird zusätzlich zu Implantationsprozessen, die zur Herstellung der tiefen Drain- und Sourcebereiche 253d angewendet wurden, ein weiterer Implantationsprozess 210 ausgeführt, um die diffusionshindernde Sorte 256 zumindest an kritischen Bereichen des aktiven Gebiets 253a in Bezug auf Gitterdefekte anzuordnen, wie dies zuvor erläutert ist. D. h., die diffusionshindernde Sorte 256a kann während der vorhergehenden Fertigungssequenz eingebaut sein oder nicht, abhängig von den gesamten Prozesserfordernissen, wobei jedoch die Sorte 256 während des Prozesses 210 eingebaut wird, wenn eine entsprechende Implantation in einer frühen Fertigungsphase, beispielsweise wie dies in 2b gezeigt ist, nicht ausgeführt wurde. Folglich werden während des Prozesses 210 geeignete Prozessparameter in Bezug auf die Dosis, die Energie und den Neigungswinkel eingestellt, beispielsweise auf Grund gut etablierter Simulationsprogramme, um damit die diffusionshindernde Sorte 256 in geeigneter Weise zu positionieren. Insbesondere werden die Implantationsparameter, beispielsweise die Neigungswinkel, während des Prozesses 210 so gewählt, dass die diffusionshindernde Sorte 256 an einem Eckenbereich bzw. Kantenbereich 255a vorgesehen wird, an welchem eine erhöhte Defektdichte während der vorhergehenden Fertigungssequenz erzeugt wurde, wie dies zuvor erläutert ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während eines Ausheizprozesses 211, während welchem durch Implantation hervorgerufene Schäden zu einem gewissen Maße ausgeheilt werden, wobei auch das schließlich gewünschte Profil der Drain- und Sourcegebiete 253 auf Grund der thermisch hervorgerufenen Diffusion der entsprechenden Dotierstoffsorte, etwa von Bor, eingestellt wird. Wenn die Drain- und Sourcegebiete 253, d. h. zumindest die tiefen Drain- und Sourcebereiche 253d (siehe 2d) auf der Grundlage eines Implantationsprozesses hergestellt sind, werden auch die entsprechenden Gitterschäden während des Ausheizprozesses 211 rekristallisiert. Wie zuvor erläutert ist, kann eine deutliche Diffusion leichter und kleiner Atome auftreten, etwa von Bor, wobei die Diffusionsaktivität lokal gemäß den jeweiligen Gitterdefekten und der Gitterfehlanpassung, die während der Herstellung der verformungsinduzierenden Halbleiterlegierung 255 erhalten wurden, variieren kann. Da die Drain- und Sourcegebiete 253 nach der Implantation oder der Abscheidung (siehe 2d) in der diffusionshindernden Sorte 256 eingebettet sind, tritt eine Beschränkung der Diffusionsaktivität auf, wodurch ebenfalls ausgeprägte Ungleichmäßigkeiten insbesondere in kritischen Bauteilbereichen, etwa der Ecke 255a, verringert werden.
  • 2f zeigt schematisch eine vergrößerte Ansicht des kritischen Bereichs 255a, wie er in 2e gezeigt ist. Wie dargestellt, kann ein moderat hohes Maß an Gitterdefekten 253d, beispielsweise in Form von Stapelfehlern und dergleichen, an dem Eckenbereich 255 vorhanden sein, was konventioneller Weise zu einem sehr ungleichmäßigen Diffusionsverhalten der Dotierstoffsorte, etwa von Bor führen würde, wodurch ”Dotierstoffausläufer” erzeugt würden, die zu einem hohen Maße an Variabilität der Übergangskapazität führen, wie dies zuvor erläutert ist. Auf Grund der diffusionshindernden Sorte 256a wird die Wirkung der Diskontinuitäten 253d auf die Diffusionsaktivität deutlich verringert, wodurch der pn-Übergang 253p mit weniger ausgeprägten Dotierstoffausläufern erzeugt wird, so dass der pn-Übergang 253p im Wesentlichen innerhalb des Bereichs eingeschlossen ist, der durch die diffusionshindernde Sorte 256 gebildet ist. Auf Grund der ”Glättung” des pn-Übergangs 253p im Vergleich zu konventionellen Bauelementen (siehe 1b), ist die resultierende Übergangskapazität kleiner und zeigt auch eine geringere Toleranz, wodurch zu einer Verbesserung der gesamten Bauteileigenschaften beigetragen wird, während auch die Transistorvariabilität in komplexen Halbleiterbauelementen verringert wird. Beispielsweise kann in dicht gepackten statischen RAM-Bereichen die Funktionsstabilität von Speicherbereichen verbessert werden auf Grund der größeren Gleichmäßigkeit des Diffusionsverhaltens der Dotierstoffsorte, etwa von Bor. In ähnlicher Weise kann durch das Vorsehen der diffusionshindernden Sorte 256a am Kanalgebiet 252 ebenfalls die entsprechende Überlappkapazität mit besserer Gleichmäßigkeit eingestellt werden, wie dies zuvor erläutert ist, das ebenfalls zu einem insgesamt besseren Bauteilleistungsverhalten und einer höheren Stabilität beim Betrieb beiträgt. Es sollte beachtet werden, dass die diffusionshindernden Sorten 256a, 256 entlang der gesamten Länge des pn-Übergangs 253p vorgesehen werden, wie dies beispielsweise in 2e gezeigt ist, während in anderen Ausführungsformen die Sorte 256 an kritischen Bereichen bereitgestellt wird, etwa dem Kantenbereich bzw. Eckenbereich 255a.
  • Mit Bezug zu den 3a bis 3f werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, in denen die Erzeugung von Gitterdefekten durch geeignetes Auswählen der kristallographischen Konfiguration eines Halbleiterbasismaterials verringert wird.
  • 3a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 300 mit einem Transistor 350, der auf einer Halbleiterschicht 203, etwa einer Siliziumschicht und dergleichen, aufgebaut ist, die eine kubische Gitterstruktur besitzt. Es ist bekannt, dass in konventionellen Techniken die grundlegende Siliziumschicht mit einer (100) Oberflächenorientierung vorgesehen wird, wobei die Transistorlängsrichtung, d. h. in 3a, die horizontale Richtung entlang einer <110> Richtung angeordnet ist. In dieser Hinsicht sollte beachtet werden, dass kristallographische Orientierungen typischerweise durch sogenannte Miller-Indizies ausgedrückt werden, die die Position und die Orientierung einer Kristallebene angeben, indem die Koordinaten dreier nicht kollinarer Atome, die in einer Ebene liegen, angegeben werden. Dies wird effizient durch die Miller-Indizes ausgedrückt, die wie folgt definiert sind:
    es sind die Schnittpunkte dreier Basisachsen in Bezug auf die Gitterkonstante des betrachteten Halbleiterkristalls zu bestimmen;
    die Kehrwerte dieser Zahlen werden genommen und werden auf die kleinsten drei Ganzzahlen mit dem gleichen Verhältnis verringert, wobei die entsprechenden Ergebnisse in Klammern geschrieben werden, um damit eine spezielle Kristallebene zu bezeichnen. Der Einfachheit halber werden Ebenen, die durch Symmetrie äquivalent sind oder werden Ebenen, die durch Symmetrie äquivalent sind, durch die gleichen Miller-Indizes bezeichnet. Beispielsweise sind eine (100), eine (010), eine (001) Ebene und dergleichen physikalische Äquivalente und werden gemeinsam als (100) Ebene bezeichnet.
  • In ähnlicher Weise werden Kristallrichtungen auf der Grundlage von Miller-Indizes ausgedrückt, die den Satz kleinster Ganzzahlen bezeichnen, die die gleichen Verhältnisse wie die Komponenten eines entsprechenden Vektors in der gewünschten Richtung besitzen. Beispielsweise ist in Kristallen, die eine kubische Gitterstruktur besitzen, etwa ein Siliziumkristall, eine kristallographische Richtung, die durch einen gewissen Satz an Miller-Indizes klassifiziert ist, senkrecht zur Ebene, die durch den gleichen Satz an Miller-Indizes repräsentiert ist.
  • Somit ist für die standardmäßige Kristallorientierung einer Siliziumschicht, etwa der in 1a gezeigten Siliziumschicht 103, die entsprechende Oberfläche eine (100) Oberfläche, während die Transistorlängsrichtung und die Transistorbreitenrichtung entlang der <110> Richtungen ausgerichtet sind. Folglich sind für ein kristallines Material, das in einer Aussparung mit vertikalen und horizontalen Oberflächenbereichen aufgewachsen wird, die Wachstumsrichtungen unterschiedliche Kristallorientierungen, d. h. eine <100> und eine <110> Richtung, was zu erhöhten Stapelfehlern während des selektiven epitaktischen Wachstumsprozesses führen kann. Gemäß den mit Bezug zu den 3a bis 3f beschriebenen Ausführungsformen besitzt jedoch die Halbleiterschicht 303 eine geeignete Konfiguration im Hinblick auf ihre kristallographische Orientierung derart, dass der Transistor 350, der in der gezeigten Fertigungsphase eine Gateelektrodenstruktur 351a, eine Gateisolationsschicht (nicht gezeigt) und eine Seitenwandabstandshalterstruktur 305 aufweist, zu den Kristallrichtungen der Halbleiterschicht 303 so ausgerichtet ist, dass im Wesentlichen die gleichen, d. h. äquivalente, Kristallwachstumsrichtungen vorhanden sind, wenn eine Halbleiterlegierung in einer Aussparung 306 gewachsen wird. Beispielsweise repräsentiert die Halbleiterschicht 303 eine siliziumbasierte kristalline Schicht mit einer (100) Oberflächenorientierung, wobei die Längsrichtung entlang der <100> Richtung angeordnet ist. D. h., im Hinblick auf konventionelle Gestaltungen wird die Längsrichtung um 45 Grad gedreht, was beispielsweise durch entsprechendes Drehen einer Siliziumscheibe im Hinblick auf die konventionelle Konfiguration gelingt, in der typischerweise eine entsprechende Einkerbung die <110> Richtung angibt.
  • 3b zeigt schematisch eine Querschnittsansicht des Bauelements 300, wie es in 3a gezeigt ist, wobei die Aussparung 306 schematisch als ein gestrichelter Bereich dargestellt ist, der horizontale und vertikale Aufwachsrichtungen definiert, die durch die gleichen Miller-Indizes spezifiziert sind, d. h. die entsprechenden Schablonenoberflächen für den horizontalen und den vertikalen Aufwachsprozess sind (100) Oberflächen, wodurch entsprechende Stapelfehler verringert werden, die in der konventionellen Technik beim Aufwachsen einer verformungsinduzierenden Halbleiterlegierung hervorgerufen werden, etwa bei einer Silizium/Germanium-Legierung.
  • 3c zeigt schematisch das Halbleiterbauelement 300 gemäß weiterer anschaulicher Ausführungsformen, in denen die Halbleiterschicht 303 so vorgesehen ist, dass diese eine (110) Oberflächenorientierung besitzt, so dass für eine kubische Gitterstruktur, etwa für Silizium eine <100> Richtung und eine <110> Richtung mit einem Winkelversatz von 90 Grad vorhanden sind, wie dies durch die entsprechenden Teile in 3c gezeigt ist.
  • 3d zeigt schematisch eine Querschnittsansicht des Bauelements aus 3c, wobei eine (100) Ebene in der Zeichenebene der 3d vorgesehen ist, während die entsprechenden Aufwachsrichtungen innerhalb der Aussparung 306 auf einer entsprechenden <110> Richtung basieren. Somit wird beim selektiven Aufwachsen einer verformungsinduzierenden Halbleiterlegierung, etwa von Silizium/Germanium und dergleichen, eine geringere Zahl an Stapelfehlern erzeugt, wie dies zuvor erläutert ist, wodurch Vorteile im Hinblick auf das Diffusionsverhalten einer leichten Dotierstoffsorte erreicht werden, etwa im Hinblick auf Bor, wie dies auch zuvor erläutert ist.
  • 3e zeigt schematisch das Halbleiterbauelement 300 während eines entsprechenden epitaktischen Aufwachsprozesses 312, um eine verformungsinduzierende Halbleiterlegierung in die Aussparungen 306 einzufüllen. Während des Prozesses 312 sind die Gateelektrode 351a und eine Gateisolationsschicht 351b durch eine Deckschicht 304 und einen Seitenwandabstandshalter 305 eingekapselt. Auf Grund der speziellen kristallographischen Konfiguration der Halbleiterschicht 303 werden im Wesentlichen äquivalente Kristallebenen, die durch die Miller-Indizes (hkl) angegeben sind, für im Wesentlichen vertikale Oberflächen 306v und im Wesentlichen horizontale Oberflächen 306h angetroffen. Folglich wird ein geringeres Maß an Gitterdiskontinuitäten während des Wachstumsprozesses 312 geschaffen.
  • 3f zeigt schematisch das Halbleiterbauelement 300 mit einer verformungsinduzierenden Halbleiterlegierung 355, die eine Silizium/Germanium-Mischung repräsentieren kann, wenn der Transistor 350 einen p-Kanaltransistor repräsentiert. Des weiteren ist in der gezeigten Ausführungsform zusätzlich eine diffusionshindernde Sorte 356, beispielsweise in Form von Stickstoff, Kohlenstoff, Fluor und dergleichen vorgesehen, um die Diffusionsungleichmäßigkeiten während nachfolgender Ausheizprozesse weiter zu verringern. In einer anschaulichen Ausführungsform ist die diffusionshindernde Materialsorte 356 räumlich auf einen kritischen Bereich 355a beschränkt, der an sich eine größere Menge an Gitterdefekten auf Grund des vorhergehenden Wachstumsprozesses 312 aufweist. Auf Grund der übereinstimmenden Wachstumsrichtungen <hkl> (siehe 3e) ist jedoch die Anzahl und die Größe der entsprechenden Gitterdefekte 353 verringert, wodurch eine geringere Konzentration und/oder lokale Ausdehnung der diffusionshindernde Sorte 356 erforderlich ist. Beispielsweise wird die diffusionshindernde Sorte 356 etwa vor dem epitaktischen Aufwachsprozess 312 auf der Grundlage geeigneter Implantationsparameter eingeführt, beispielsweise auf Basis einer Dosis, Energie und eines Neigungswinkels, um die Sorte 356 mit einer moderat geringen Konzentration an einer gewünschten Position vorzusehen. In anderen Fällen wird die diffusionshindernde Sorte 356 mittels Ionenimplantation während einer Implantationssequenz eingebaut, in der auch gegendotierte Gebiete (nicht gezeigt) hergestellt werden, wie dies auch zuvor mit Bezug zu den Bauelementen 100 und 200 erläutert ist. In anderen anschaulichen Ausführungsformen wird die diffusionshindernde Sorte 356 so eingebaut, dass diese sich im Wesentlichen entlang der gesamten Länge eines pn-Übergangs erstreckt, der noch zu bilden ist, wie dies auch in ähnlicher Weise in 2e gezeigt ist.
  • Folglich wird eine größere Gleichmäßigkeit des resultierenden pn-Übergangs erreicht, indem die Menge der Defekte 353d reduziert wird, wobei in weiteren anschaulichen Ausführungsformen zusätzlich die diffusionshindernde Sorte 356 vorgesehen wird, zumindest an kritischen Bauteilbereichen, jedoch bei einer geringeren Konzentration, wodurch die gesamte Transistorgleichmäßigkeit verbessert wird, wobei Auswirkungen der diffusionshindernden Sorte im Hinblick auf die gesamten Bauteileigenschaft weiter beschränkt werden.
  • Mit Bezug zu 4 werden weitere anschauliche Ausführungsformen nunmehr beschrieben, in denen eine diffusionshindernde Sorte zumindest teilweise während des selektiven epitaktischen Wachstumsprozesses eingebaut wird.
  • 4 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 400 mit einem Substrat 401, einer Halbleiterschicht 403 und optional einer vergrabenen isolierenden Schicht 402. Des weiteren ist ein Transistor 450 in und über einem Teil der Halbleiterschicht 403 ausgebildet und weist eine Gateelektrodenstruktur 451, Drain- und Sourcegebiete 453 auf, in denen eine verformungsinduzierende Halbleiterlegierung 450 vorgesehen ist. Beispielsweise repräsentiert der Transistor 450 einen p-Kanaltransistor mit einer Silizium/Germanium-Legierung als die Halbleiterlegierung 455. Des weiteren sind Drain- und Sourcegebiete in der Halbleiterschicht 403 gebildet, wodurch ein pn-Übergang 453p definiert wird, der einen Bereich 453n aufweist, der innerhalb des verformungsinduzierenden Materials 455 liegt. Des weiteren ist eine diffusionshindernde Sorte 456 an einer Grenzfläche zwischen dem Material 455 und Material der Halbleiterschicht 403 vorgesehen. Beispielsweise wird das diffusionshindernde Material in Form von Kohlenstoff, Stickstoff und dergleichen eingebaut. Folglich wird beim Ausführen eines Ausheizprozesses das diffusionshindernde Material 456 die gesamte Diffusionsaktivität der Dotierstoffsorte der Drain- und Sourcegebiete 453 an einem kritischen Eckenbereich 455a verringern, wodurch zu einer verbesserten Gleichmäßigkeit des entsprechenden Bereichs 453n des pn-Übergangs 453p beigetragen wird.
  • Das in 4 gezeigte Halbleiterbauelement 400 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor beschrieben sind, wobei jedoch während eines entsprechenden epitaktischen Wachstumsprozesses die diffusionshindernde Sorte 456 eingebaut wird, beispielsweise in Form von Stickstoff und dergleichen, was bewerkstelligt werden kann, indem eine entsprechende Vorstufenkomponente der Abscheideumgebung hinzugefügt wird. Anschließend wird die Zufuhr der diffusionshindernden Sorte in die Abscheideumgebung unterbrochen und der Wachstumsprozess wird auf der Grundlage gut etablierter Prozessparameter fortgesetzt, um das Material 455 zu halten. Danach wird die weitere Bearbeitung fortgesetzt, indem die Drain- und Sourcegebiete 453 hergestellt werden und eine Ausheizsequenz ausgeführt wird, um das schließlich gewünschte Dotierstoffprofil zu erhalten, wobei die Sorte 456 für eine bessere Gesamtgleichmäßigkeit sorgt wie dies auch zuvor erläutert ist.
  • Es gilt also: Die vorliegende Offenbarung stellt Techniken und Halbleiterbauelemente bereit, in denen Transistoreigenschaften, etwa das Verhalten von p-Kanaltransistoren, verbessert wird, indem für geeignete Bedingungen während entsprechender Ausheizprozesse gesorgt wird, um damit mit der Diffusion in Bezug stehende Ungleichmäßigkeiten an den pn-Übergang insbesondere an kritischen Bereichen, die eine erhöhte Defektdichte auf Grund der vorhergehenden Ausbildung einer verformungsinduzierenden Halbleiterlegierung aufweisen, zu reduzieren. Zu diesem Zweck wird eine diffusionshindernde Sorte in geeigneter Weise an den pn-Übergang positioniert, um damit eine Nachbarschaft für die Dotierstoffsorte, etwa für Bor, zu sorgen, die zu einem weniger ausgeprägten Diffusionsverhalten führt. In anderen Fällen wird die Defektdichte an kritischen Bereichen verringert, indem in geeigneter Weise die vertikale und die horizontale Wachstumsrichtung in einer entsprechenden Aussparung eingestellt wird, was durch die Einfuhr einer diffusionshindernden Sorte unterstützt werden kann, die jedoch mit einer geringeren Konzentration vorgesehen werden kann, wodurch ebenfalls Auswirkungen der diffusionshindernden Sorte auf die gesamten Transistoreigenschaften verringert werden können. Auf Grund der hierin offenbarten Prinzipien kann die Prozesssequenz zur Herstellung von Aussparungen benachbart zu der Gateelektrodenstruktur auf der Grundlage kristallographisch isotroper Ätztechniken, etwa plasmagestüzter Ätzprozesse mit räumlicher Anisotropie oder Isotropie ausgeführt werden, wodurch für erhöhte Flexibilität beim Einstellen der Größe und der Form der verformungsinduzierenden Halbleiterlegierungsmaterials gesorgt wird.

Claims (21)

  1. Verfahren mit: Bilden von Drain- und Sourcegebieten (253) eines Feldeffekttransistors (250) in einem aktiven Halbleitergebiet (203a), wobei die Drain- und Sourcegebiete (253) eine verformungsinduzierende Halbleiterlegierung (255) aufweisen und pn-Übergänge (253p) mit einem Kanalgebiet (252) bilden; Positionieren einer diffusionshindernden Sorte (256a) zumindest entlang eines Teils der pn-Übergänge (253p), wobei eine Konzentration der diffusionshindernden Sorte (256a) in dem Kanalgebiet (252) zumindest zwei Größenordnungen niedriger ist als eine maximale Konzentration der diffusionshindernden Sorte (256a); und Ausheizen der Drain- und Sourcegebiete, um Dotierstoffe in den Drain- und Sourcegebieten (253) zu aktivieren.
  2. Verfahren nach Anspruch 1, wobei die diffusionshindernde Sorte (256a) Kohlenstoff und/oder Stickstoff aufweist.
  3. Verfahren nach Anspruch 1, wobei die diffusionshindernde Sorte (256a) in dem lokal beschränkten Bereich durch Ausführen eines Implantationsprozesses positioniert wird.
  4. Verfahren nach Anspruch 3, wobei der Implantationsprozess vor dem Bilden zumindest tiefer Drain- und Sourcebereiche (253d) der Drain- und Sourcegebiete (253) ausgeführt wird.
  5. Verfahren nach Anspruch 1, wobei der räumlich beschränkte Bereich so gebildet ist, dass dieser sich entlang der gesamten Länge des pn-Übergangs (253p) erstreckt.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden der verformungsinduzierenden Halbleiterlegierung (255) durch Bilden einer Aussparung (206) in den Drain- und Sourcegebieten (253) und Einfüllen der Halbleiterlegierung in die Aussparung (206) durch Ausführen eines selektiven epitaktischen Aufwachstprozesses.
  7. Verfahren nach Anspruch 6, wobei Bilden der Aussparung (206) umfasst: Ausführen eines Ätzprozesses mit einem isotropen Ätzverhalten in Bezug auf Kristallachsen des Materials des aktiven Halbleitergebiets (203a).
  8. Verfahren nach Anspruch 7, wobei der Ätzprozess zumindest teilweise ein räumlich isotropes Ätzverhalten besitzt.
  9. Verfahren nach Anspruch 7, wobei der Ätzprozess zumindest teilweise ein räumlich anisotropes Ätzverhalten aufweist.
  10. Verfahren nach Anspruch 6, wobei zumindest ein Teil der diffusionshindernden Sorte (256a) beim Ausführen des selektiven epitaktischen Wachstumsprozesses positioniert wird.
  11. Verfahren nach Anspruch 1, wobei die Halbleiterlegierung Silizium und Germanium aufweist.
  12. Verfahren nach Anspruch 1, wobei das aktive Halbleitergebiet (203a) auf einer vergrabenen isolierenden Schicht gebildet ist.
  13. Verfahren mit: Bilden einer Aussparung (206) in einem kristallinen Halbleitergebiet (203) benachbart zu einer Gateelektrodenstruktur (251), die über einem Teil des kristallinen Halbleitergebiets (203) gebildet ist, wobei das kristalline Halbleitergebiet (203) eine kubische Gitterstruktur aufweist, wobei die Aussparung (206) eine Längsrichtung entsprechend einer ersten Kristallrichtung definiert, die äquivalent ist zu einer zweiten Kristallrichtung, die durch eine Oberflächenorientierung des kristallinen Halbleitergebiets (203) definiert ist; Bilden einer verformungsinduzierenden Halbleiterlegierung (255) in der Aussparung (206); und Bilden von Drain- und Sourcegebieten (253) in dem Halbleitergebiet benachbart zu der Gateelektrodenstruktur (251).
  14. Verfahren nach Anspruch 13, wobei Bilden der Aussparung (206) umfasst: Ausführen eines Ätzprozesses mit einem isotropen Ätzverhalten in Bezug auf die kristallographischen Orientierungen von Material des Halbleitergebiets (203).
  15. Verfahren nach Anspruch 13, das ferner umfasst: Positionieren einer diffusionshindernden Sorte (256a) zumindest in der Nähe eines Abschnitts eines pn-Übergangs (253p), der durch die Drain- und Sourcegebiete (253) mit einem dazwischenliegenden Bereich des Halbleitergebiets (203) gebildet ist.
  16. Verfahren nach Anspruch 15, wobei die diffusionshindernde Sorte (256a) durch Ausführen eines Implantationsprozesses positioniert wird.
  17. Verfahren nach Anspruch 16, wobei der Implantationsprozess separat zu einem oder mehreren weiteren Implantationsprozessen ausgeführt wird, die durchgeführt werden, um eine Dotierstoffsorte zur Bildung der Drain- und Sourcegebiete (253) einzuführen.
  18. Verfahren nach Anspruch 17, wobei die diffusionshindernde Sorte (256a) Kohlenstoff und/oder Stickstoff und/oder Fluor aufweist.
  19. Verfahren nach Anspruch 13, wobei die verformungsinduzierende Halbleiterlegierung (255) Silizium und Germanium aufweist.
  20. Halbleiterbauelement mit: einem Transistor (250), der über einem Substrat ausgebildet ist, wobei der Transistor (250) aufweist Drain- und Sourcegebiete, die in einem aktiven Gebiet (203a) auf der Grundlage von Bor als Dotierstoffsorte hergestellt sind, wobei die Drain- und Sourcegebiete (253) pn-Übergänge (253p) mit einem Kanalgebiet (252) des Transistors (250) bilden und wobei die Drain- und Sourcegebiete (253) eine verformungsinduzierende Halbleiterlegierung (255) enthalten, und eine nicht-dotierende diffusionshindernde Sorte (256a), die zumindest entlang eines Teils der pn-Übergänge (253p) angeordnet ist; und wobei eine Konzentration der diffusionshindernden Sorte (256a) in dem Kanalgebiet (252) zumindest zwei Größenordnungen niedriger ist als eine maximale Konzentration der diffusionshindernden Sorte (256a).
  21. Halbleiterbauelement nach Anspruch 20, wobei die nicht-dotierende diffusionshindernde Sorte (256a) Kohlenstoff und/oder Stickstoff aufweist.
DE102008035806A 2008-07-31 2008-07-31 Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor Active DE102008035806B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102008035806A DE102008035806B4 (de) 2008-07-31 2008-07-31 Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
US12/503,340 US20100025743A1 (en) 2008-07-31 2009-07-15 Transistor with embedded si/ge material having enhanced boron confinement
TW098125630A TW201017773A (en) 2008-07-31 2009-07-30 Transistor with embedded Si/Ge material having enhanced boron confinement
CN2009801291552A CN102105965A (zh) 2008-07-31 2009-07-31 设有嵌入硅/锗材料而具有提升的硼拘限性的晶体管
JP2011521127A JP2011530167A (ja) 2008-07-31 2009-07-31 ホウ素閉じ込めを強化した埋め込みＳｉ／Ｇｅ材質を有するトランジスタ
GB1100855.4A GB2474170B (en) 2008-07-31 2009-07-31 Transistor with embedded si/ge material having enhanced boron confinement
KR1020117004347A KR20110046501A (ko) 2008-07-31 2009-07-31 향상된 보론 구속을 갖는, 임베드된 ｓｉ/ｇｅ 물질을 구비한 트랜지스터
PCT/US2009/004425 WO2010014251A2 (en) 2008-07-31 2009-07-31 Transistor with embedded si/ge material having enhanced boron confinement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008035806A DE102008035806B4 (de) 2008-07-31 2008-07-31 Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor

Publications (2)

Publication Number Publication Date
DE102008035806A1 DE102008035806A1 (de) 2010-02-04
DE102008035806B4 true DE102008035806B4 (de) 2010-06-10

Family

ID=41461560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008035806A Active DE102008035806B4 (de) 2008-07-31 2008-07-31 Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor

Country Status (8)

Country Link
US (1) US20100025743A1 (de)
JP (1) JP2011530167A (de)
KR (1) KR20110046501A (de)
CN (1) CN102105965A (de)
DE (1) DE102008035806B4 (de)
GB (1) GB2474170B (de)
TW (1) TW201017773A (de)
WO (1) WO2010014251A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107439A1 (de) * 2015-03-30 2016-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110012177A1 (en) * 2009-07-20 2011-01-20 International Business Machines Corporation Nanostructure For Changing Electric Mobility
US8368125B2 (en) * 2009-07-20 2013-02-05 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
KR20120107762A (ko) * 2011-03-22 2012-10-04 삼성전자주식회사 반도체 소자의 제조 방법
US9263342B2 (en) * 2012-03-02 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a strained region
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
US9165944B2 (en) 2013-10-07 2015-10-20 Globalfoundries Inc. Semiconductor device including SOI butted junction to reduce short-channel penalty
US10153371B2 (en) 2014-02-07 2018-12-11 Stmicroelectronics, Inc. Semiconductor device with fins including sidewall recesses
US9190516B2 (en) * 2014-02-21 2015-11-17 Globalfoundries Inc. Method for a uniform compressive strain layer and device thereof
US9190418B2 (en) 2014-03-18 2015-11-17 Globalfoundries U.S. 2 Llc Junction butting in SOI transistor with embedded source/drain
US9466718B2 (en) 2014-03-31 2016-10-11 Stmicroelectronics, Inc. Semiconductor device with fin and related methods
US9741853B2 (en) 2015-10-29 2017-08-22 Globalfoundries Inc. Stress memorization techniques for transistor devices
JP7150524B2 (ja) * 2018-08-24 2022-10-11 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080411A1 (en) * 2005-10-11 2007-04-12 Enicks Darwin G Semiconductive film with dopant diffusion barrier and tunable work function
US7407850B2 (en) * 2005-03-29 2008-08-05 Texas Instruments Incorporated N+ poly on high-k dielectric for semiconductor devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
JPH10308361A (ja) * 1997-05-07 1998-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5877056A (en) * 1998-01-08 1999-03-02 Texas Instruments-Acer Incorporated Ultra-short channel recessed gate MOSFET with a buried contact
US6580639B1 (en) * 1999-08-10 2003-06-17 Advanced Micro Devices, Inc. Method of reducing program disturbs in NAND type flash memory devices
JP2002057118A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 半導体装置とその製造方法
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
KR100588786B1 (ko) * 2003-09-18 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자 제조방법
JP4375619B2 (ja) * 2004-05-26 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
US7314804B2 (en) * 2005-01-04 2008-01-01 Intel Corporation Plasma implantation of impurities in junction region recesses
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
DE102005052055B3 (de) * 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7608515B2 (en) * 2006-02-14 2009-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion layer for stressed semiconductor devices
US7364976B2 (en) * 2006-03-21 2008-04-29 Intel Corporation Selective etch for patterning a semiconductor film deposited non-selectively
DE102006019835B4 (de) * 2006-04-28 2011-05-12 Advanced Micro Devices, Inc., Sunnyvale Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102006030261B4 (de) * 2006-06-30 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor
DE102006035669B4 (de) * 2006-07-31 2014-07-10 Globalfoundries Inc. Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
US7625801B2 (en) * 2006-09-19 2009-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation with a pre-amorphous implant
DE102006046363B4 (de) * 2006-09-29 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102007030053B4 (de) * 2007-06-29 2011-07-21 Advanced Micro Devices, Inc., Calif. Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
US7927989B2 (en) * 2007-07-27 2011-04-19 Freescale Semiconductor, Inc. Method for forming a transistor having gate dielectric protection and structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407850B2 (en) * 2005-03-29 2008-08-05 Texas Instruments Incorporated N+ poly on high-k dielectric for semiconductor devices
US20070080411A1 (en) * 2005-10-11 2007-04-12 Enicks Darwin G Semiconductive film with dopant diffusion barrier and tunable work function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107439A1 (de) * 2015-03-30 2016-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
US10008568B2 (en) 2015-03-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure

Also Published As

Publication number Publication date
CN102105965A (zh) 2011-06-22
KR20110046501A (ko) 2011-05-04
GB201100855D0 (en) 2011-03-02
TW201017773A (en) 2010-05-01
JP2011530167A (ja) 2011-12-15
GB2474170A (en) 2011-04-06
GB2474170B (en) 2012-08-22
WO2010014251A3 (en) 2010-04-08
US20100025743A1 (en) 2010-02-04
WO2010014251A2 (en) 2010-02-04
DE102008035806A1 (de) 2010-02-04

Similar Documents

Publication Publication Date Title
DE102008035806B4 (de) Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102008059501B4 (de) Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102010028462B4 (de) Verspannungsgedächtnistechnik mit geringerer Randzonenkapazität auf der Grundlage von Siliziumnitrid in MOS-Halbleiterbauelementen
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102008049718B3 (de) Transistorbauelement mit einer asymmetrischen eingebetteten Halbleiterlegierung und Herstellungsverfahren dafür
DE102004042156B4 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102008035816A1 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren auf der Grundlage eines Silizium/Kohlenstoff-Materials
DE102008047127A1 (de) Integral ausgebildete Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102010029532A1 (de) Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE102008063399A1 (de) Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung
DE102007009915B4 (de) Halbleiterbauelement mit verformter Halbleiterlegierung mit einem Konzentrationsprofil und Verfahren zu dessen Herstellung
DE102007025336A1 (de) Technik für die Verformungserzeugung in siliziumbasierten Transistoren durch Anwendung von Implantationstechniken zur Herstellung einer verformungsinduzierenden Schicht unter dem Kanalgebiet
DE102010064282A1 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102008049723B4 (de) Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: ADVANCED MICRO DEVICES, INC., SANTA CLARA, US

Free format text: FORMER OWNERS: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US; AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE