DE102015107439A1 - Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur - Google Patents

Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur Download PDF

Info

Publication number
DE102015107439A1
DE102015107439A1 DE102015107439.7A DE102015107439A DE102015107439A1 DE 102015107439 A1 DE102015107439 A1 DE 102015107439A1 DE 102015107439 A DE102015107439 A DE 102015107439A DE 102015107439 A1 DE102015107439 A1 DE 102015107439A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
source
device structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015107439.7A
Other languages
English (en)
Inventor
Wen-Hsin CHAN
Lung Chen
Kang-Min Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015107439A1 publication Critical patent/DE102015107439A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es sind Strukturen und Ausbildungsverfahren einer Halbleitervorrichtungsstruktur vorgesehen. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel über einem Halbleitersubstrat. Die Halbleitervorrichtungsstruktur umfasst auch eine Source/Drain-Struktur über dem Halbleitersubstrat und die Source/Drain-Struktur umfasst ein Dotierungsmittel. Die Halbleitervorrichtungsstruktur umfasst weiter einen Kanalbereich unter dem Gatestapel. Zusätzlich umfasst die Halbleitervorrichtungsstruktur eine Halbleiterschicht, die die Source/Drain-Struktur umgibt. Die Halbleiterschicht ist so konfiguriert, dass sie verhindert, dass das Dotierungsmittel in den Kanalbereich eindringt.

Description

  • BEANSPRUCHUNG DER PRIORITÄT UND QUERVERWEISE
  • Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Anmeldung Nr. 62/140 241, eingereicht am 30. Mai 2015, deren Gesamtheit hier durch Bezugnahme aufgenommen ist.
  • HINTERGRUND
  • Die integrierte Halbleiterschaltungs-(IC)-Branche hat ein exponentielles Wachstum erfahren. Technischer Fortschritt bei IC-Materialien und -Design haben Generationen von ICs hervorgebracht. Jede Generation weist kleinere und komplexere Schaltungen als die vorangegangene Generation auf. Diese Vorteile haben jedoch die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Im Verlauf der IC-Entwicklung hat sich die Funktionsdichte (d. h. die Anzahl von verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen erhöht, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die mittels eines Herstellungsverfahrens erzeugt werden kann) sich verringert hat. Dieser Herunterskalierungsprozess bietet im Allgemeinen Vorzüge, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten gesenkt hat.
  • Da sich jedoch die Merkmalsgröße weiterhin verkleinert, werden Herstellungsverfahren immer schwieriger zu realisieren. Daher ist es eine Herausforderung, zuverlässige Halbleitervorrichtungen mit immer kleineren Größen auszubilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1A–1G sind Schnittansichten von verschiedenen Stufen eines Verfahrens zum Ausbilden einer Halbleitervorrichtungsstruktur in Übereinstimmung mit einigen Ausführungsformen.
  • 2 ist eine Schnittansicht einer Prozesskammer, die verwendet wird, um eine Halbleitervorrichtungsstruktur auszubilden, in Übereinstimmung mit einigen Ausführungsformen.
  • 3 ist eine Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Es werden einige Ausführungsformen der Offenbarung beschrieben. 1A–1G sind Schnittansichten von verschiedenen Stufen eines Verfahrens zum Ausbilden einer Halbleitervorrichtungsstruktur in Übereinstimmung mit einigen Ausführungsformen. Zusätzliche Vorgänge können vor, während und/oder nach den Stufen vorgesehen sein, die in 1A–1G beschrieben sind. Einige der beschriebenen Stufen können für andere Ausführungsformen ersetzt werden oder fehlen. Zusätzliche Einrichtungen können zu der Halbleitervorrichtungsstruktur hinzugefügt werden. Einige der beschriebenen Einrichtungen können für andere Ausführungsformen ersetzt werden oder fehlen.
  • Wie in 1A gezeigt ist, ist ein Halbleitersubstrat 100 vorgesehen. In einigen Ausführungsformen ist das Halbleitersubstrat 100 ein Bulk-Halbleitersubstrat, etwa ein Halbleiterwafer. Das Halbleitersubstrat 100 ist beispielsweise ein Siliziumwafer. Das Halbleitersubstrat 100 kann Silizium oder andere Elementhalbleitermaterialien wie Germanium umfassen. In einigen anderen Ausführungsformen umfasst das Halbleitersubstrat 100 einen Verbundhalbleiter. Der Verbundhalbleiter kann Galliumarsenid, Siliziumkarbid, Indiumarsenid, Indiumphosphid, einen anderen geeigneten Verbundhalbleiter oder eine Kombination daraus umfassen.
  • In einigen Ausführungsformen umfasst das Halbleitersubstrat 100 ein Halbleiter-auf-Isolator-(SOI)-Substrat. Das SOI-Substrat kann mittels eines Verfahrens mit Trennung durch Implantation von Sauerstoff (SIMOX), eines Wafer-Bond-Verfahrens, eines anderen anwendbaren Verfahrens oder einer Kombination daraus hergestellt werden. In einigen Ausführungsformen umfasst das Halbleitersubstrat 100 eine Gratstruktur. Die Gratstruktur kann mehrere Grate umfassen. In einigen Ausführungsformen ist die Struktur, die in 1A gezeigt ist, ein Abschnitt eines der Grate.
  • In einigen Ausführungsformen sind Isoliereinrichtungen (nicht gezeigt) in dem Halbleitersubstrat 100 ausgebildet. Die Isoliereinrichtungen werden verwendet, um verschiedene Vorrichtungselemente zu definieren und/oder elektrisch zu isolieren, die in und/oder über dem Halbleitersubstrat 100 ausgebildet sind. In einigen Ausführungsformen umfassen die Isoliereinrichtungen Grabenisolierungs-(STI)-Einrichtungen, Verfahren mit Punktoxidation von Silizium (LOCOS), eine andere geeignete Isoliereinrichtung oder eine Kombination daraus. In einigen Ausführungsformen sind die Isoliereinrichtungen aus einem Dielektrikum hergestellt. Das Dielektrikum kann Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Fluor-dotiertes Silikatglas (FSG), ein Low-k-Dielektrikum, ein anderes geeignetes Material oder eine Kombination daraus umfassen.
  • Wie in 1A gezeigt ist, werden Gatestapel einschließlich der Gatestapel 102A und 102B über dem Halbleitersubstrat 100 in Übereinstimmung mit einigen Ausführungsformen ausgebildet. In einigen Ausführungsformen werden Kanalbereiche 101A und 101B unter den Gatestapeln 102A und 102B ausgebildet oder definiert, wie in 1A gezeigt ist. Die Kanalbereiche 101A und 101B können verwendet werden, um Verbindungswege für Ladungsträger zwischen den nachfolgend ausgebildeten Source/Drain-Strukturen bereitzustellen.
  • In einigen Ausführungsformen umfasst jeder der Gatestapel 102A und 102B eine dielektrische Gateschicht 104 und eine Gate-Elektrode 106. In einigen Ausführungsformen umfasst jeder der Gatestapel 102A und 102B weiter eine Hartmaske 108 auf der Gate-Elektrode 106. Die Hartmaske 108 kann als Ätzmaske während des Ausbildens der Gate-Elektrode 106 dienen. Die Hartmaske 108 kann auch die Gate-Elektrode 106 während nachfolgender Verfahren schützen. In einigen Ausführungsformen ist die Hartmaske 108 aus Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Siliziumoxid, Siliziumkarbonitrid, einem anderen geeigneten Material oder einer Kombination daraus hergestellt.
  • In einigen Ausführungsformen umfasst die Gate-Elektrode 106 Polysilizium, ein Metallmaterial, ein anderes geeignetes leitendes Material oder eine Kombination daraus. In einigen Ausführungsformen ist die Gate-Elektrode 106 eine Hilfs-Gate-Elektrode und wird mit einem anderen leitenden Material ersetzt, etwa einem Metallmaterial. Die Hilfs-Gate-Elektrodenschicht ist beispielsweise aus Polysilizium hergestellt.
  • In einigen Ausführungsformen ist die dielektrische Gateschicht 104 aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, einem Dielektrikum mit hoher Dielektrizitätskonstante (High-k), einem anderen geeigneten Dielektrikum oder einer Kombination daraus hergestellt. Beispiele von High-k-Dielektrika umfassen Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung, Hafnium-Siliziumoxid, Hafnium-Siliziumoxinitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid, ein anderes geeignetes High-k-Dielektrikum oder eine Kombination daraus. In einigen Ausführungsformen ist die dielektrische Gateschicht 104 eine dielektrische Hilfs-Gateschicht, die in einem nachfolgenden Gate-Ersetzungsverfahren entfernt wird. Die dielektrische Hilfs-Gateschicht ist beispielsweise eine Siliziumoxid-Schicht.
  • In einigen Ausführungsformen werden eine Gateschicht aus einem Dielektrikum, eine Gate-Elektrodenschicht und eine Hartmaskenschicht über dem Halbleitersubstrat 100 abgeschieden. Sowohl die Gateschicht aus einem Dielektrikum, die Gate-Elektrodenschicht als auch die Hartmaskenschicht können mittels eines chemischen Gasphasenabscheidungs-(CVD)-Verfahrens, eines Atomlagenabscheidungs-(ALD)-Verfahrens, eines physikalischen Gasphasenabscheidungs-(PVD)-Verfahrens, eines anderen geeigneten Verfahrens oder einer Kombination daraus abgeschieden werden. Dann werden ein Fotolithographieverfahren und ein Ätzverfahren ausgeführt, um die Hartmaskenschicht zu strukturieren, um die Hartmaske 108 auszubilden. Die Gateschicht aus einem Dielektrikum und die Gate-Elektrodenschicht werden danach durch Öffnungen geätzt, die durch die Hartmaske 108 definiert sind. Im Ergebnis werden mehrere Gatestapel einschließlich der Gatestapel 102A und 102B ausgebildet.
  • In einigen Ausführungsformen werden Abdichtelemente 109 über Seitenwänden der Gatestapel 102A und 102B ausgebildet, wie in 1A gezeigt ist. Die Abdichtelemente 109 können verwendet werden, um die Gate-Elektroden 106 zu schützen. Die Abdichtelemente 109 können auch verwendet werden, um zum Ausbilden von schwach dotierten Source- und Drain-(LDS/D)-Bereichen (nicht gezeigt) beizutragen. In einigen Ausführungsformen wird ein Ionen-Implantationsverfahren verwendet, um geeignete Dotierungsmittel in das Halbleitersubstrat 100 mit den Gatestapeln 102A und 102B und den Abdichtelementen 109 als Maske zu implantieren. Im Ergebnis werden die LDS/D-Bereiche ausgebildet.
  • Die Abdichtelemente 109 können aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitrid, Siliziumkarbid, Siliziumkarbonitrid, einem anderen geeigneten Material oder einer Kombination daraus hergestellt werden. In einigen Ausführungsformen wird eine Abdichtmaterialschicht über dem Halbleitersubstrat 100 und den Gatestapeln 102A und 102B abgeschieden. Danach wird ein Ätzverfahren, etwa ein anisotropes Ätzverfahren, ausgeführt, um die Abdichtmaterialschicht teilweise zu entfernen. Im Ergebnis bilden die verbleibenden Abschnitte der Abdichtmaterialschicht die Abdichtelemente 109, wie in 1A gezeigt ist.
  • In einigen Ausführungsformen werden Abstandhalterelemente 110 über den Abdichtelementen 109 ausgebildet, wie in 1A gezeigt ist. Die Abstandhalterelemente 110 können aus Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Siliziumkarbonitrid, einem anderen geeigneten Material oder einer Kombination daraus hergestellt sein. In einigen Ausführungsformen wird eine Abstandhaltermaterialschicht über dem Halbleitersubstrat 100, den Gatestapeln 102A und 102B und den Abdichtelementen 109 abgeschieden. Danach wird ein Ätzverfahren, etwa ein anisotropes Ätzverfahren, ausgeführt, um die Abstandhaltermaterialschicht teilweise zu entfernen. Im Ergebnis bilden die verbleibenden Abschnitte der Abstandhaltermaterialschicht die Abstandhalterelemente 110, wie in 1A gezeigt ist.
  • Wie in 1B gezeigt ist, werden Vertiefungen einschließlich einer Vertiefung 112 in dem Halbleitersubstrat 100 in Übereinstimmung mit einigen Ausführungsformen ausgebildet. Die Vertiefungen einschließlich der Vertiefung 112 werden verwendet, um Source/Drain-Strukturen aufzunehmen, die nachfolgend ausgebildet werden. In einigen Ausführungsformen liegt die Vertiefung 112 in dem Halbleitersubstrat 100 und benachbart zu den Kanalbereichen 101A und 101B unter den Gatestapeln 102A bzw. 102B. In einigen Ausführungsformen erstreckt sich die Vertiefung 112 seitlich unter einem zugehörigen Kanalbereich des zugehörigen Gatestapels, wie in 1B gezeigt ist. In einigen Ausführungsformen weist die Vertiefung 112 „V”-förmige Seitenwände auf.
  • In einigen Ausführungsformen werden ein oder mehrere Ätzvorgänge verwendet, um die Vertiefung 112 auszubilden. Die Gatestapel 102A und 102B und die Abstandhalterelemente 110 können gemeinsam als Ätzmaske während des Ausbildens der Vertiefung 112 dienen. In einigen Ausführungsformen umfasst das Ausbilden der Vertiefung 112 das Ausführen eines anisotropen Ätzens, um in das Halbleitersubstrat 100 zu ätzen. Danach wird ein Nassätzen ausgeführt, indem das Halbleitersubstrat 100 in eine Ätzlösung getaucht wird oder eine Ätzlösung auf das Halbleitersubstrat 100 aufgebracht wird, um die Vertiefung seitlich zu erweitern. Im Ergebnis wird die Vertiefung 112 ausgebildet, wie in 1B gezeigt ist.
  • Wie in 1C gezeigt ist, wird eine erste Halbleiterschicht 114 in der Vertiefung 112 in Übereinstimmung mit einigen Ausführungsformen abgeschieden. In einigen Ausführungsformen steht die erste Halbleiterschicht 114 in direktem Kontakt mit dem Halbleitersubstrat 100. In einigen Ausführungsformen umfasst die erste Halbleiterschicht 114 ein erstes Element und ein zweites Element. In einigen Ausführungsformen besteht das erste Element aus Silizium. In einigen Ausführungsformen ist der Atomradius des zweiten Elements größer als der des ersten Elements. In einigen Ausführungsformen besteht das zweite Element aus Germanium. In einigen Ausführungsformen ist die erste Halbleiterschicht 114 aus Silizium-Germanium hergestellt. In einigen Ausführungsformen liegt der atomare Anteil (oder die atomare Konzentration) von Germanium in der ersten Halbleiterschicht 114 im Bereich zwischen etwa 10% und etwa 35%. In einigen anderen Ausführungsformen liegt der atomare Anteil von Germanium in der ersten Halbleiterschicht 114 im Bereich zwischen etwa 15% und etwa 30%. In einigen Ausführungsformen ist die Halbleiterschicht 114 nicht mit einem Dotierungsmittel wie Bor dotiert.
  • In einigen Ausführungsformen erhöht sich der atomare Anteil von Germanium in der ersten Halbleiterschicht 114 langsam entlang einer Richtung von einem unteren Abschnitt zu einem oberen Abschnitt der ersten Halbleiterschicht 114. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Nähe einer Grenzfläche zwischen der ersten Halbleiterschicht 114 und dem Halbleitersubstrat 100 im Bereich zwischen etwa 15% und etwa 20%. In einigen Ausführungsformen erhöht sich der atomare Anteil von Germanium langsam entlang einer Richtung von der Grenzfläche zwischen der ersten Halbleiterschicht 114 und dem Halbleitersubstrat 100 weg. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Nähe der oberen Fläche der ersten Halbleiterschicht 114 im Bereich zwischen etwa 25% und etwa 35%.
  • In einigen Ausführungsformen wird die erste Halbleiterschicht 114 auf der Oberfläche des Halbleitersubstrats 100 epitaktisch aufgewachsen, die durch die Vertiefung 112 freigelegt ist. In einigen Ausführungsformen wird die erste Halbleiterschicht 114 mittels eines selektiven epitaktischen Wachstums-(SEG)-Verfahrens, eines CVD-Verfahrens (z. B. eines Gasphasenepitaxie-(VPE)-Verfahrens, eines chemischen Gasphasenabscheidungsverfahrens bei niedrigem Druck (LPCVD) und/oder eines CVD-Verfahrens im Ultrahochvakuum (UHV-CVD-Verfahren)), eines Molekularstrahlepitaxieverfahrens, eines anderen geeigneten Verfahrens oder einer Kombination daraus ausgebildet.
  • In einigen Ausführungsformen wird die erste Halbleiterschicht 114 mittels einer Gasmischung ausgebildet. In einigen Ausführungsformen werden ein Silizium-enthaltendes Gas und ein Germanium-enthaltendes Gas verwendet, um die erste Halbleiterschicht 114 aufzuwachsen. In einigen Ausführungsformen umfasst das Silizium-enthaltende Gas Dichlorsilan (DCS), Silan (SiH4), Methylsilan (SiCH6), ein anderes geeignetes Gas oder eine Kombination daraus. In einigen Ausführungsformen umfasst das Germanium-enthalte Gas Monogerman (GeH4), ein anderes geeignetes Gas oder eine Kombination daraus. In einigen Ausführungsformen wird die Flussrate des Germanium-enthalten Gases langsam während des Wachstums der ersten Halbleiterschicht 114 erhöht. Im Ergebnis wird die erste Halbleiterschicht 114 mit einem langsam steigenden atomaren Anteil von Germanium ausgebildet.
  • Wie in 1D gezeigt ist, wird die erste Halbleiterschicht 114 in Übereinstimmung mit einigen Ausführungsformen teilweise entfernt. Wie in 1D gezeigt ist, wird die erste Halbleiterschicht, die teilweise entfernt wird, nun durch das Bezugszeichen 114' gekennzeichnet. In einigen Ausführungsformen wird ein Ätzverfahren verwendet, um die erste Halbleiterschicht 114 zurückzuätzen. In einigen Ausführungsformen wird ein Abschnitt des Halbleitersubstrats 100 auch entfernt. In einigen Ausführungsformen wird das Halbleitersubstrat 100 während des Ätzverfahrens teilweise entfernt, um die erste Halbleiterschicht 114 teilweise zu entfernen. Mit anderen Worten geschieht das teilweise Entfernen des Halbleitersubstrats 100 während des teilweisen Entfernens der ersten Halbleiterschicht 114.
  • Nach dem Ätzverfahren erstreckt sich die Vertiefung 112 weiter zu den Kanalbereichen 101A und 101B, wie in 1D gezeigt ist, in Übereinstimmung mit einigen Ausführungsformen. Die Vertiefung 112 legt einen Abschnitt des Halbleitersubstrats 100 frei, wie in 1D gezeigt ist. Da sich die Vertiefung 112 weiter zu dem Kanalbereich 101A und/oder dem Kanalbereich 101B erstreckt, kann ein nachfolgend ausgebildeter Stressor eine wirksamere Spannung in dem Kanalbereich 101A und/oder dem Kanalbereich 101B bereitstellen. Der nachfolgend ausgebildete Stressor umfasst beispielsweise eine Source/Drain-Stressorstruktur. Da die erste Halbleiterschicht 114 und das Halbleitersubstrat 100 teilweise entfernt wurden, wird Raum für eine nachfolgend ausgebildete zweite Halbleiterschicht erzeugt, die später beschrieben wird.
  • In einigen Ausführungsformen werden die erste Halbleiterschicht 114 und das Halbleitersubstrat 100 mittels eines Ätzverfahrens, etwa eines Trockenätzverfahrens, entfernt. 2 ist eine Schnittansicht einer Prozesskammer 200, die verwendet wird, um eine Halbleitervorrichtungsstruktur auszubilden, in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen wird die erste Halbleiterschicht 114 in der Prozesskammer 200 epitaktisch aufgewachsen. In einigen Ausführungsformen wird das Ätzverfahren auch in der Prozesskammer 200 ausgeführt, wo das Wachstum der ersten Halbleiterschicht 114 ausgeführt wird. In einigen Ausführungsformen werden das Ausbilden der ersten Halbleiterschicht 114 und das teilweise Entfernen der ersten Halbleiterschicht 114 und des Halbleitersubstrats 100 vor Ort in der Prozesskammer 200 ausgeführt. Daher wird verhindert, dass die Halbleitervorrichtungsstruktur verunreinigt wird, wodurch die Qualität des fertiggestellten Produkts sichergestellt wird.
  • In einigen Ausführungsformen wird ein Halogen-enthaltendes Gas in dem Ätzverfahren verwendet. In einigen Ausführungsformen umfasst das Halogen-enthaltende Gas ein (oder mehrere) Chlor-enthaltende Gase. Das Chlor-enthaltende Gas enthält beispielsweise Chlorwasserstoffgas. In einigen Ausführungsformen liegt die Betriebstemperatur des Ätzverfahrens im Bereich zwischen etwa 400 Grad C bis etwa 700 Grad C. In einigen anderen Ausführungsformen liegt die Betriebstemperatur im Bereich zwischen etwa 500 Grad C bis etwa 600 Grad C. Aufgrund der hohen Betriebstemperatur wird das Halbleitersubstrat 100 auch während des Ätzverfahrens teilweise entfernt.
  • Wie in 1E gezeigt ist, wird eine zweite Halbleiterschicht 116 über der Halbleiterschicht 114' und der freigelegten Oberfläche des Halbleitersubstrats 100 in der Vertiefung 112 in Übereinstimmung mit einigen Ausführungsformen abgeschieden. Wie oben erwähnt, wird, nach dem teilweisen Entfernen der Halbleiterschicht 114 und des Halbleitersubstrats 100, der Raum erzeugt, was es ermöglicht, dass die zweite Halbleiterschicht 116 ausgebildet wird, um die Kanalbereiche 101A und 101B zu bedecken und zu schützen.
  • In einigen Ausführungsformen liegt die zweite Halbleiterschicht 116 in direktem Kontakt mit der Halbleiterschicht 114'. In einigen Ausführungsformen liegt die zweite Halbleiterschicht 116 in direktem Kontakt mit dem Halbleitersubstrat 100. In einigen Ausführungsformen liegt die zweite Halbleiterschicht 116 in direktem Kontakt mit dem Kanalbereich 101A und/oder dem Kanalbereich 101B.
  • In einigen Ausführungsformen umfasst, ähnlich wie die Halbleiterschicht 114', die zweite Halbleiterschicht 116 auch ein erstes Element und ein zweites Element. Wie oben erwähnt, ist der Atomradius des zweiten Elements größer als der des ersten Elements. In einigen Ausführungsformen ist die zweite Halbleiterschicht 116 aus Silizium-Germanium hergestellt. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der zweiten Halbleiterschicht 116 im Bereich zwischen etwa 15% und etwa 35%. In einigen anderen Ausführungsformen liegt der atomare Anteil von Germanium in der zweiten Halbleiterschicht 116 im Bereich zwischen etwa 20% und etwa 30%.
  • In einigen Ausführungsformen erhöht sich der atomare Anteil von Germanium in der zweiten Halbleiterschicht 116 langsam entlang einer Richtung von einem unteren Abschnitt zu einem oberen Abschnitt der zweiten Halbleiterschicht 116. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Nähe einer Grenzfläche zwischen der zweiten Halbleiterschicht 116 und der Halbleiterschicht 114' im Bereich zwischen etwa 15% und etwa 20%. In einigen Ausführungsformen erhöht sich der atomare Anteil von Germanium langsam entlang einer Richtung von der Grenzfläche zwischen der zweiten Halbleiterschicht 116 und der Halbleiterschicht 114' weg. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Nähe der oberen Fläche der zweiten Halbleiterschicht 116 im Bereich zwischen etwa 25% und etwa 35%.
  • In einigen Ausführungsformen wird die zweite Halbleiterschicht 116 auf den Oberflächen der Halbleiterschicht 114' und des Halbleitersubstrats 100, die durch die Vertiefung 112 freigelegt sind, epitaktisch aufgewachsen. In einigen Ausführungsformen wird die zweite Halbleiterschicht 116 mittels eines selektiven epitaktischen Wachstums-(SEG)-Verfahrens, eines CVD-Verfahrens (z. B. eines Gasphasenepitaxie-(VPE)-Verfahrens, eines chemischen Gasphasenabscheidungsverfahrens bei niedrigem Druck (LPCVD) und/oder eines CVD-Verfahrens im Ultrahochvakuum (UHV-CVD)), eines Molekularstrahlepitaxieverfahrens, eines anderen geeigneten Verfahrens oder einer Kombination daraus ausgebildet. In einigen Ausführungsformen wird die zweite Halbleiterschicht 116 auch in der Prozesskammer 200 ausgebildet, wo das Wachstum der ersten Halbleiterschicht 114 ausgeführt wird. So wird verhindert, dass die Halbleitervorrichtungsstruktur verunreinigt wird, wodurch die Qualität des fertiggestellten Produkts sichergestellt wird.
  • In einigen Ausführungsformen wird die zweite Halbleiterschicht 116 mittels einer Gasmischung ausgebildet. In einigen Ausführungsformen werden ein Silizium-enthaltendes Gas und ein Germanium-enthaltendes Gas verwendet, um die zweite Halbleiterschicht 116 aufzuwachsen. In einigen Ausführungsformen umfasst das Silizium-enthaltende Gas Dichlorsilan (DCS), Silan (SiH4), Methylsilan (SiCH6), ein anderes geeignetes Gas oder eine Kombination daraus. In einigen Ausführungsformen umfasst das Germanium-enthalte Gas Monogerman (GeH4), ein anderes geeignetes Gas oder eine Kombination daraus. In einigen Ausführungsformen wird die Flussrate des Germanium-enthalten Gases langsam während des Wachstums der zweiten Halbleiterschicht 116 erhöht. Im Ergebnis wird die zweite Halbleiterschicht 116 mit einem langsam steigenden atomaren Anteil von Germanium ausgebildet.
  • Wie in 1E gezeigt ist, bilden die Halbleiterschicht 114' und die zweite Halbleiterschicht 116 zusammen eine Halbleiterschicht 119 (oder eine Halbleiterschutzschicht), in Übereinstimmung mit einigen Ausführungsformen. Die Halbleiterschicht 119 ist so konfiguriert, dass sie verhindert, dass Dotierungsmittel in einer Source/Drain-Struktur, die in der Vertiefung 112 ausgebildet wird, in den Kanalbereich 101A eindringen. In einigen Ausführungsformen kann die Grenzfläche zwischen der Halbleiterschicht 114' und der zweiten Halbleiterschicht 116 mittels eines Elektronenmikroskops beobachtet werden. In einigen anderen Ausführungsformen kann die Grenzfläche zwischen der Halbleiterschicht 114' und der zweiten Halbleiterschicht 116 nicht mittels eines Elektronenmikroskops beobachtet werden. In diesen Fällen wird die Grenzfläche zwischen der Halbleiterschicht 114' und der zweiten Halbleiterschicht 116 mittels einer gestrichelten Linie gezeigt.
  • Wie in 1E gezeigt ist, weist die Halbleiterschicht 119 einen ersten Abschnitt 121a und einen zweiten Abschnitt 121b auf. 3 ist eine vergrößerte Schnittansicht einer Halbleitervorrichtungsstruktur in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen zeigt 3 eine vergrößerte Schnittansicht des Bereichs A, der in 1E gezeigt ist. In einigen Ausführungsformen hat der erste Abschnitt 121a eine Dicke T1, die größer als eine Dicke T2 des zweiten Abschnitts 121b ist, wie in 3 gezeigt ist. In einigen Ausführungsformen liegt die Dicke T1 im Bereich zwischen etwa 1 nm und etwa 3 nm. In einigen Ausführungsformen liegt die Dicke T2 im Bereich zwischen etwa 5 nm und etwa 10 nm. In einigen Ausführungsformen liegt ein Verhältnis zwischen der Dicke T1 und der Dicke T2 (T1/T2) im Bereich zwischen etwa 0,1 und etwa 0,6. In einigen anderen Ausführungsformen liegt das Verhältnis (T1/T2) im Bereich zwischen etwa 0,1 und etwa 0,3.
  • In einigen Ausführungsformen steht der erste Abschnitt 121a in direktem Kontakt mit dem Kanalbereich 101A. In einigen Ausführungsformen ist der atomare Anteil des zweiten Elements, etwa Germanium, in dem ersten Abschnitt 121a größer als der atomare Anteil des zweiten Elements, etwa Germanium, in dem zweiten Abschnitt 121b. In einigen Ausführungsformen erhöht sich der atomare Anteil des zweiten Elements, etwa Germanium, in der Halbleiterschicht 119 langsam entlang einer Richtung von einer Unterseite 119b der Halbleiterschicht 119 zu der oberen Fläche der Halbleiterschicht 119.
  • Wie in 1E und 3 gezeigt ist, weist die Halbleiterschicht 119 eine Vertiefung 123 auf, die dem Kanalbereich 101A zugewandt ist, in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen ist die Vertiefung 123 benachbart zu dem Gatestapel 102A. In einigen Ausführungsformen weist die Vertiefung 123 „V”-förmige Seitenwände oder ein „V”-förmiges oder „V-Form-ähnliches” Profil auf. In einigen Ausführungsformen bildet eine Oberfläche 119S 1 des ersten Abschnitts 121a eine erste Seitenwand der Vertiefung 123 und eine Oberfläche 119S 2 des zweiten Abschnitts 121b bildet eine zweite Seitenwand der Vertiefung 123.
  • Wie in 1F gezeigt ist, wird eine Source/Drain-Struktur (eine Source- oder Drain-Struktur) 118 über der zweiten Halbleiterschicht 116 in Übereinstimmung mit einigen Ausführungsformen ausgebildet. In einigen Ausführungsformen ragt die Source/Drain-Struktur 118 über das Halbleitersubstrat 100 hinaus. Die Source/Drain-Struktur 118 kann als Stressoren verwendet werden, um Spannung oder Strain auf die Kanalbereiche 101A und/oder 101B auszuüben, um die Trägerbeweglichkeit zu erhöhen. In einigen Ausführungsformen dient die Halbleiterschicht 119 auch als Stressor, der dazu beiträgt, die Trägerbeweglichkeit zu erhöhen. In einigen Ausführungsformen umgibt die Halbleiterschicht 119 die Source/Drain-Struktur 118 und wird verwendet, um zu verhindern, dass Dotierungsmittel in der Source/Drain-Struktur 118 in den Kanalbereich 101A diffundieren.
  • In einigen Ausführungsformen ist die Source/Drain-Struktur 118 ein p-Bereich. Die Source/Drain-Struktur 118 kann beispielsweise epitaktisch aufgewachsenes Silizium-Germanium umfassen, das mit einem p-Dotierungsmittel wie Bor dotiert ist. In einigen Ausführungsformen ist der atomare Anteil des zweiten Elements, etwa Germanium, in der Source/Drain-Struktur 118 größer als der atomare Anteil des zweiten Elements, etwa Germanium, in der Halbleiterschicht 119. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Source/Drain-Struktur 118 im Bereich zwischen etwa 30% und etwa 50%. In einigen anderen Ausführungsformen liegt der atomare Anteil von Germanium in der Source/Drain-Struktur 118 im Bereich zwischen etwa 35% und etwa 45%.
  • In einigen Ausführungsformen erhöht sich der atomare Anteil von Germanium in der Source/Drain-Struktur 118 langsam entlang einer Richtung von einem unteren Abschnitt zu einem oberen Abschnitt der Source/Drain-Struktur 118. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Nähe einer Grenzfläche zwischen der zweiten Halbleiterschicht 116 und der Source/Drain-Struktur 118 im Bereich zwischen etwa 30% und etwa 35%. In einigen Ausführungsformen erhöht sich der atomare Anteil von Germanium langsam entlang einer Richtung von der Grenzfläche zwischen der zweiten Halbleiterschicht 116 und der Source/Drain-Struktur 118 weg. In einigen Ausführungsformen liegt der atomare Anteil von Germanium in der Nähe der oberen Fläche der Source/Drain-Struktur 118 im Bereich zwischen etwa 45% und etwa 50%.
  • In einigen Ausführungsformen wird die Source/Drain-Struktur 118 auf der Oberfläche der zweiten Halbleiterschicht 116 epitaktisch aufgewachsen, die durch die Vertiefung 112 freigelegt ist. In einigen Ausführungsformen wird die Source/Drain-Struktur 118 mittels eines selektiven epitaktischen Wachstums-(SEG)-Verfahrens, eines CVD-Verfahrens (z. B. eines Gasphasenepitaxie-(VPE)-Verfahrens, eines chemischen Gasphasenabscheidungsverfahrens bei niedrigem Druck (LPCVD) und/oder eines CVD-Verfahrens im Ultrahochvakuum (UHV-CVD)), eines Molekularstrahlepitaxieverfahrens, eines anderen geeigneten Verfahrens oder einer Kombination daraus ausgebildet. In einigen Ausführungsformen wird die Source/Drain-Struktur 118 in der Prozesskammer 200 ausgebildet, wo das Wachstum der ersten Halbleiterschicht 114 und der zweiten Halbleiterschicht 116 ausgeführt wird.
  • In einigen Ausführungsformen wird die Source/Drain-Struktur 118 mittels einer Gasmischung ausgebildet. In einigen Ausführungsformen werden ein Silizium-enthaltendes Gas und ein Germanium-enthaltendes Gas verwendet, um die Source/Drain-Struktur 118 epitaktisch aufzuwachsen. In einigen Ausführungsformen umfasst das Silizium-enthaltende Gas Dichlorsilan (DCS), Silan (SiH4), Methylsilan (SiCH6), ein anderes geeignetes Gas oder eine Kombination daraus. In einigen Ausführungsformen umfasst das Germanium-enthalte Gas Monogerman (GeH4) oder ein anderes geeignetes Gas. In einigen Ausführungsformen wird die Flussrate des Germanium-enthalten Gases langsam während des Wachstums der Source/Drain-Struktur 118 erhöht. Im Ergebnis wird die Source/Drain-Struktur 118 mit einem langsam steigenden atomaren Anteil von Germanium ausgebildet.
  • In einigen Ausführungsformen wird die Source/Drain-Struktur 118 mit einem oder mehreren geeigneten Dotierungsmitteln dotiert. Die Source/Drain-Struktur 118 ist beispielsweise eine SiGe-Source/Drain-Einrichtung, die mit Bor (B) oder einem anderen geeigneten Dotierungsmittel dotiert ist. In einigen Ausführungsformen wird die Source/Drain-Struktur 118 vor Ort während des epitaktischen Wachstums zum Ausbilden der Source/Drain-Struktur 118 dotiert.
  • In einigen Ausführungsformen sind die Halbleiterschicht 114' und die zweite Halbleiterschicht 116 im Wesentlichen frei von dem Dotierungsmittel (etwa Bor) in der Source/Drain-Struktur 118. Mit anderen Worten enthält die Halbleiterschicht 119 das Dotierungsmittel nicht. In einigen anderen Ausführungsformen enthält die Halbleiterschicht 119 nur eine Spurenmenge des Dotierungsmittels (etwa Bor), verglichen mit der Menge des Dotierungsmittels in der Source/Drain-Struktur 118.
  • In einigen Ausführungsformen trennt die zweite Halbleiterschicht 116 den Kanalbereich 101A (oder 101B) von der Source/Drain-Struktur 118. In einigen Ausführungsformen trennt der erste Abschnitt 121a der Halbleiterschicht 119 den Kanalbereich 101A von der Source/Drain-Struktur 118. In einigen Ausführungsformen steht der erste Abschnitt 121a der Halbleiterschicht 119 in direktem Kontakt mit der Source/Drain-Struktur 118. In einigen Ausführungsformen steht der erste Abschnitt 121a der Halbleiterschicht 119 in direktem Kontakt mit sowohl der Source/Drain-Struktur 118 als auch dem Kanalbereich 101A.
  • In einigen Ausführungsformen verhindert die zweite Halbleiterschicht 116, dass das Dotierungsmittel (etwa Bor) in der Source/Drain-Struktur 118 in den Kanalbereich 101A und/oder 101B diffundiert. Das Dotierungsmittel, etwa Bor, in der Source/Drain-Struktur 118 wird daran gehindert, in den Kanalbereich 101A einzudringen. Aufgrund des Schutzes des ersten Abschnitts 121a der Halbleiterschicht 119 kann ein höherer Anteil des Dotierungsmittels in die Source/Drain-Struktur 118 implantiert werden. Die Vertiefung 112 kann sich weiter zu den Kanalbereichen 101A oder 101B erstrecken. Mehr Spannung kann auf die Kanalbereiche 101A oder 101B ausgeübt werden. Die Leistungsfähigkeit der Halbleitervorrichtung wird so verbessert.
  • Wie in 1G gezeigt ist, wird ein Deckelelement 120 über der Source/Drain-Struktur 118 in Übereinstimmung mit einigen Ausführungsformen ausgebildet. Das Deckelelement 120 kann verwendet werden, um die Source/Drain-Struktur 118 darunter zu schützen. Das Deckelelement 120 kann auch verwendet werden, um Metallsilizid-Einrichtungen auszubilden, um die elektrische Verbindung zwischen den Source/Drain-Strukturen und anderen leitenden Elementen zu verbessern. In einigen Ausführungsformen steht die Source/Drain-Struktur 118 in direktem Kontakt mit dem Deckelelement 120.
  • In einigen Ausführungsformen umfasst das Deckelelement 120 Silizium, Silizium-Germanium oder eine Kombination daraus. In einigen Ausführungsformen enthält das Deckelelement 120 im Wesentlichen kein Germanium. In einigen Ausführungsformen ist das Deckelelement 120 aus im Wesentlichen reinem Silizium hergestellt.
  • In einigen Ausführungsformen wird das Deckelelement 120 mittels eines selektiven epitaktischen Wachstums-(SEG)-Verfahrens, eines CVD-Verfahrens (z. B. eines Gasphasenepitaxie-(VPE)-Verfahrens, eines chemischen Gasphasenabscheidungsverfahrens bei niedrigem Druck (LPCVD) und/oder eines CVD-Verfahrens im Ultrahochvakuum (UHV-CVD)), eines Molekularstrahlepitaxieverfahrens, eines anderen geeigneten Verfahrens oder einer Kombination daraus ausgebildet. In einigen Ausführungsformen wird das Deckelelement 120 vor Ort in der gleichen Prozesskammer 200 ausgebildet, wo die Source/Drain-Struktur 118 aufgewachsen wird.
  • Ausführungsformen der Offenbarung bilden eine Halbleiterschicht zwischen einer Source/Drain-Stressorstruktur und einem Kanalbereich aus, um zu verhindern, dass Dotierungsmittel in der Source/Drain-Stressorstruktur in den Kanalbereich eindringen. Aufgrund des Schutzes der Halbleiterschicht wird ermöglicht, dass ein höherer Anteil des Dotierungsmittels in die Source/Drain-Stressorstruktur implantiert wird. Die Source/Drain-Stressorstruktur kann sich weiter zu dem Kanalbereich erstrecken, um mehr Spannung auf den Kanalbereich bereitzustellen. Die Leistungsfähigkeit der Halbleitervorrichtungsstruktur wird so verbessert.
  • In Übereinstimmung mit einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur vorgesehen. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel über einem Halbleitersubstrat. Die Halbleitervorrichtungsstruktur umfasst auch eine Source/Drain-Struktur über dem Halbleitersubstrat und die Source/Drain-Struktur umfasst ein Dotierungsmittel. Die Halbleitervorrichtungsstruktur umfasst weiter einen Kanalbereich unter dem Gatestapel. Zusätzlich umfasst die Halbleitervorrichtungsstruktur eine Halbleiterschicht, die die Source/Drain-Struktur umgibt. Die Halbleiterschicht ist so konfiguriert, dass sie verhindert, dass das Dotierungsmittel in den Kanalbereich eindringt.
  • In Übereinstimmung mit einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur vorgesehen. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel über einem Halbleitersubstrat. Die Halbleitervorrichtungsstruktur umfasst auch eine Source/Drain-Struktur über dem Halbleitersubstrat. Die Halbleitervorrichtungsstruktur umfasst weiter einen Kanalbereich unter dem Gatestapel. Zusätzlich umfasst die Halbleitervorrichtungsstruktur eine Halbleiterschicht zwischen der Source/Drain-Struktur und dem Halbleitersubstrat. Die Halbleiterschicht weist eine Vertiefung auf, die dem Kanalbereich zugewandt ist.
  • In Übereinstimmung mit einigen Ausführungsformen ist ein Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur vorgesehen. Das Verfahren umfasst das Ausbilden eines Gatestapels über einem Halbleitersubstrat und das Ausbilden einer Vertiefung in dem Halbleitersubstrat. Das Verfahren umfasst auch das Ausbilden einer ersten Halbleiterschicht in der Vertiefung und teilweise die erste Halbleiterschicht entfernend. Das Verfahren umfasst weiter das teilweise Entfernen des Halbleitersubstrats, so dass sich die Vertiefung seitlich zu einem Kanalbereich unter dem Gatestapel erstreckt. Zusätzlich umfasst das Verfahren das Ausbilden einer zweiten Halbleiterschicht in der Vertiefung nach dem teilweisen Entfernen der ersten Halbleiterschicht und des Halbleitersubstrats. Das Verfahren umfasst auch das Ausbilden einer Source/Drain-Struktur über der zweiten Halbleiterschicht.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtungsstruktur, die Folgendes umfasst: einen Gatestapel über einem Halbleitersubstrat; eine Source/Drain-Struktur über dem Halbleitersubstrat, wobei die Source/Drain-Struktur ein Dotierungsmittel umfasst; einen Kanalbereich unter dem Gatestapel; und eine Halbleiterschicht, die die Source/Drain-Struktur umgibt, wobei die Halbleiterschicht so konfiguriert ist, dass sie verhindert, dass das Dotierungsmittel in den Kanalbereich eindringt.
  2. Halbleitervorrichtungsstruktur nach Anspruch 1, wobei die Halbleiterschicht den Kanalbereich von der Source/Drain-Struktur trennt.
  3. Halbleitervorrichtungsstruktur nach Anspruch 1 oder 2, wobei sowohl die Halbleiterschicht als auch die Source/Drain-Struktur ein erstes Element und ein zweites Element umfassen.
  4. Halbleitervorrichtungsstruktur nach Anspruch 3, wobei das erste Element Silizium ist und das zweite Element Germanium ist.
  5. Halbleitervorrichtungsstruktur nach Anspruch 3 oder 4, wobei die atomare Konzentration des zweiten Elements in der Source/Drain-Struktur größer als die atomare Konzentration des zweiten Elements in der Halbleiterschicht ist.
  6. Halbleitervorrichtungsstruktur nach Anspruch 5, wobei die atomare Konzentration des zweiten Elements in der Halbleiterschicht langsam entlang einer Richtung von einer Unterseite der Halbleiterschicht zu der Source/Drain-Struktur ansteigt.
  7. Halbleitervorrichtungsstruktur nach einem der vorangegangenen Ansprüche, wobei die Halbleiterschicht das Dotierungsmittel nicht enthält.
  8. Halbleitervorrichtungsstruktur nach einem der vorangegangenen Ansprüche, wobei die Halbleiterschicht einen ersten Abschnitt und einen zweiten Abschnitt aufweist, der dicker als der erste Abschnitt ist.
  9. Halbleitervorrichtungsstruktur nach Anspruch 8, wobei der erste Abschnitt der Halbleiterschicht in direktem Kontakt zu der Source/Drain-Struktur und dem Kanalbereich steht.
  10. Halbleitervorrichtungsstruktur nach Anspruch 8 oder 9, wobei die atomare Konzentration von Germanium in dem ersten Abschnitt größer als die atomare Konzentration von Germanium in dem zweiten Abschnitt ist.
  11. Halbleitervorrichtungsstruktur, die Folgendes umfasst: einen Gatestapel über einem Halbleitersubstrat; eine Source/Drain-Struktur über dem Halbleitersubstrat; einen Kanalbereich unter dem Gatestapel; und eine Halbleiterschicht zwischen der Source/Drain-Struktur und dem Halbleitersubstrat, wobei die Halbleiterschicht eine Vertiefung aufweist, die dem Kanalbereich zugewandt ist.
  12. Halbleitervorrichtungsstruktur nach Anspruch 11, wobei die Vertiefung ein V-förmiges Profil aufweist.
  13. Halbleitervorrichtungsstruktur nach Anspruch 11 oder 12, wobei die Halbleiterschicht einen ersten Abschnitt und einen zweiten Abschnitt aufweist, der dicker als der erste Abschnitt ist.
  14. Halbleitervorrichtungsstruktur nach Anspruch 13, wobei eine Oberfläche des ersten Abschnitts eine erste Seitenwand der Vertiefung bildet und eine Oberfläche des zweiten Abschnitts eine zweite Seitenwand der Vertiefung bildet.
  15. Halbleitervorrichtungsstruktur nach Anspruch 13 oder 14, wobei die atomare Konzentration von Germanium in dem ersten Abschnitt größer als die atomare Konzentration von Germanium in dem zweiten Abschnitt ist.
  16. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur, das Folgendes umfasst: Ausbilden eines Gatestapels über einem Halbleitersubstrat; Ausbilden einer Vertiefung in dem Halbleitersubstrat; Ausbilden einer ersten Halbleiterschicht in der Vertiefung; teilweises Entfernen der ersten Halbleiterschicht; teilweises Entfernen des Halbleitersubstrats, so dass sich die Vertiefung seitlich zu einem Kanalbereich unter dem Gatestapel erstreckt; Ausbilden einer zweiten Halbleiterschicht in der Vertiefung nach dem teilweisen Entfernen der ersten Halbleiterschicht und des Halbleitersubstrats; und Ausbilden einer Source/Drain-Struktur über der zweiten Halbleiterschicht.
  17. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 16, wobei das teilweise Entfernen des Halbleitersubstrats während des teilweisen Entfernens der ersten Halbleiterschicht geschieht.
  18. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 16 oder 17, wobei das Ausbilden der ersten Halbleiterschicht und das teilweise Entfernen der ersten Halbleiterschicht und des Halbleitersubstrats vor Ort in einer Prozesskammer ausgeführt werden.
  19. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 18, wobei das Ausbilden der zweiten Halbleiterschicht und der Source/Drain-Struktur vor Ort in der Prozesskammer ausgeführt wird.
  20. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 16 bis 19, wobei das teilweise Entfernen der ersten Halbleiterschicht und des Halbleitersubstrats mittels eines Chlor-enthaltenden Ätzmittels bei einer Temperatur im Bereich zwischen etwa 400°C und etwa 700°C ausgeführt wird.
DE102015107439.7A 2015-03-30 2015-05-12 Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur Pending DE102015107439A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562140241P 2015-03-30 2015-03-30
US62/140,241 2015-03-30
US14/704,324 2015-05-05
US14/704,324 US10008568B2 (en) 2015-03-30 2015-05-05 Structure and formation method of semiconductor device structure

Publications (1)

Publication Number Publication Date
DE102015107439A1 true DE102015107439A1 (de) 2016-10-06

Family

ID=56937706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107439.7A Pending DE102015107439A1 (de) 2015-03-30 2015-05-12 Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur

Country Status (5)

Country Link
US (1) US10008568B2 (de)
KR (1) KR101734665B1 (de)
CN (1) CN106024767B (de)
DE (1) DE102015107439A1 (de)
TW (1) TWI596707B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431536B1 (en) 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2018080513A1 (en) * 2016-10-28 2018-05-03 Intel Corporation Local interconnect for group iv source/drain regions
KR102385567B1 (ko) 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102606237B1 (ko) * 2018-02-09 2023-11-24 삼성전자주식회사 모스 트랜지스터를 포함하는 집적 회로 반도체 소자
KR102582670B1 (ko) * 2018-07-13 2023-09-25 삼성전자주식회사 반도체 장치
US10879238B2 (en) 2018-07-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance finFET and method of fabricating thereof
KR20210046915A (ko) 2019-10-18 2021-04-29 삼성전자주식회사 반도체 소자
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法
US11923436B2 (en) * 2020-08-07 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain structure for semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035806B4 (de) * 2008-07-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE112007002306B4 (de) * 2006-09-28 2011-09-15 Globalfoundries Inc. Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102009047304B4 (de) * 2009-11-30 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE112012000510T5 (de) * 2011-01-19 2013-12-05 International Business Machines Corporation FET mit verspanntem Kanal mit Source/Drain-Puffern

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US8097924B2 (en) * 2003-10-31 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junction MOSFET having a high-k gate dielectric and in-situ doped selective epitaxy source/drain extensions and a method of making same
US7776745B2 (en) * 2006-02-10 2010-08-17 Stmicroelectronics S.A. Method for etching silicon-germanium in the presence of silicon
US8207523B2 (en) * 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
US7538387B2 (en) * 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
US7989901B2 (en) * 2007-04-27 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with improved source/drain regions with SiGe
WO2009093328A1 (ja) 2008-01-25 2009-07-30 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8482079B2 (en) 2011-06-15 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
TWI527088B (zh) * 2011-10-31 2016-03-21 聯華電子股份有限公司 半導體裝置及製作磊晶層的方法
US9142642B2 (en) * 2012-02-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for doped SiGe source/drain stressor deposition
US9105654B2 (en) * 2012-03-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain profile for FinFET
US9034741B2 (en) * 2013-05-31 2015-05-19 International Business Machines Corporation Halo region formation by epitaxial growth
US20150372143A1 (en) * 2014-06-20 2015-12-24 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007002306B4 (de) * 2006-09-28 2011-09-15 Globalfoundries Inc. Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102008035806B4 (de) * 2008-07-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE102009047304B4 (de) * 2009-11-30 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE112012000510T5 (de) * 2011-01-19 2013-12-05 International Business Machines Corporation FET mit verspanntem Kanal mit Source/Drain-Puffern

Also Published As

Publication number Publication date
TWI596707B (zh) 2017-08-21
KR101734665B1 (ko) 2017-05-11
CN106024767B (zh) 2019-09-06
US20160293702A1 (en) 2016-10-06
TW201635439A (zh) 2016-10-01
KR20160117117A (ko) 2016-10-10
CN106024767A (zh) 2016-10-12
US10008568B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
DE102015107439A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102014119647B4 (de) Herstellungsverfahren für einen Fin-Feldeffekttransistor
DE102015112259B4 (de) Metall-Gate mit Seitenwandabstandhaltern aus Silizium und Verfahren zu dessen Herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102014115586B4 (de) Integrierte Schaltkreisstruktur mit Substratisolation und undotiertem Kanal
DE102015112832B4 (de) Struktur und Ausbildungsverfahren einer Halbleiterbauelementstruktur mit Gatestapel
DE102013104481B4 (de) FinFETs mit verspannten Bereichen und Verfahren zu deren Herstellung
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE102015114904B4 (de) Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE112012003231B4 (de) Halbleiterstruktur und verfahren zu deren herstellung
DE102013104130B4 (de) Schutzringe auf Fin-Strukturen
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE112007003116B4 (de) Verfahren zur Herstellung eines verspannten Transistors und Transistor
DE102014119659A1 (de) Struktur und bildungsverfahren für fin-artigen feldeffekttransistor
DE102012204516A1 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE112006003402T5 (de) Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht zwischen den Source- und Drain-Gebieten
DE102010037889B4 (de) LDMOS-Vorrichtungen und Verfahren zum Ausbilden eines Grabenisolationsbereichs in einer LDMOS-Vorrichtung
DE102018122251A1 (de) Epitaktische Source- und Drain-Strukturen für Hochspannungsvorrichtungen
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102018100114A1 (de) Halbleitervorrichtung mit einer/einem epitaktischen source/drain
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication