TWI527088B

TWI527088B - 半導體裝置及製作磊晶層的方法

Info

Publication number: TWI527088B
Application number: TW100139566A
Authority: TW
Inventors: 廖晉毅; 宣騰竣; 簡金城
Original assignee: 聯華電子股份有限公司
Priority date: 2011-10-31
Filing date: 2011-10-31
Publication date: 2016-03-21
Also published as: TW201318032A

Description

半導體裝置及製作磊晶層的方法

本發明係關於一種半導體裝置及其製作方法，尤指一種具有磊晶層的半導體裝置及其磊晶層的製作方法。

隨著半導體朝向微細化尺寸之發展，電晶體的閘極、源極、汲極的尺寸也隨著特徵尺寸的減小而跟著不斷地縮小。但由於材料物理性質的限制，閘極、源極、汲極的尺寸減小會造成電晶體元件中決定電流大小的載子量減少，進而影響電晶體的效能。因此，提升載子遷移率以增加MOS電晶體之速度已成為目前半導體技術領域中之一大課題。

在目前已知的技術中，可使用選擇性磊晶成長(selective epitaxial growth,SEG)製程形成應變矽層。例如於閘極形成之後，在源極/汲極預定區域形成一矽鍺磊晶層，其中矽的晶格常數為5.431埃(angstrom,A)，鍺的晶格常數為5.646埃，藉由矽鍺磊晶層的晶格常數(lattice constant)比矽大，使得矽的帶結構(band structure)發生改變，而形成受壓擠的應變矽層。應變矽層有助於提供應力於PMOS電晶體之通道區，以改善其載子遷移率。

此外，由於目前電子產品需同時具有多種不同功能的元件區以符合消費者的多樣化需求，且各元件區因規格、特性等需求不同而具有不同的元件圖案密度(pattern density)。為降低微負荷效應(micro-loading effect)造成的製程變異性，可根據元件圖案密度分別進行相對應區域的半導體製程例如選擇性磊晶成長製程，然而，此作法將增加生產成本及時間。因此，如何克服微負荷效應以相同半導體製程同時完成具有不同圖案密度之元件區的元件實為相關技術者所欲改進之課題。

本發明之目的之一在於提供一種具有磊晶層的半導體裝置及其磊晶層的製作方法，以克服元件圖案密度造成的微負荷效應(micro-loading effect)引起之製程變異性。

本發明之一較佳實施例係提供一種製作磊晶層的方法，其步驟如下。提供一半導體基底，且半導體基底具有至少一凹槽。進行一第一選擇性磊晶成長(selective epitaxial growth，SEG)製程，於凹槽內形成一第一磊晶層，其中第一選擇性磊晶成長製程具有一操作壓力，且操作壓力係實質上小於或等於10托耳(torr)。

本發明之一較佳實施例係提供一種製作磊晶層的方法，其步驟如下。提供一半導體基底，且半導體基底具有至少一凹槽。進行一第一選擇性磊晶成長製程，於凹槽內形成一第一磊晶層，其中第一選擇性磊晶成長製程包括通入一氣體，該氣體包括二氯矽烷(Dichlorosilane,DCS)、鍺烷(GeH₄)以及氯化氫(HCl)等，且二氯矽烷、鍺烷以及氯化氫等氣體具有一濃度比係(0.5-2.1):(1.5-3.3):1。

本發明之一較佳實施例係提供一種半導體裝置，包括一半導體基底以及複數個電晶體。半導體基底具有至少一寬疏區域(iso region)或稱為開放區域(open region)，以及至少一密集區域(dense region)。複數個電晶體分別設置於寬疏區域及密集區域，且各電晶體包括至少一源極/汲極區，其中源極/汲極區均包括一具有一底部厚度以及一側邊厚度的第一磊晶層，且第一磊晶層之底部厚度係實質上大於或等於第一磊晶層之側邊厚度。

本發明提供一種低操作壓力的選擇性磊晶成長製程以於凹槽內形成底部厚度大於側邊厚度的磊晶層，並進一步將此低操作壓力的選擇性磊晶成長製程運用於半導體基底上具有不同圖案密度之複數個區域，以同時形成具有底部厚度係實質上大於或等於側邊厚度之結構特徵的磊晶層於凹槽中，避免微負荷效應造成的製程變異性，例如避免在寬疏區域的凹槽內形成底部厚度實質上小於側邊厚度的磊晶層，有助於提升半導體裝置電性表現的可靠度。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第6圖。第1圖至第6圖繪示了本發明之第一較佳實施例之製作磊晶層的方法之示意圖。如第1圖所示，提供包括至少一凹槽12的一半導體基底10。半導體基底10可定義有複數個區域(圖未示)於其上，且各區域具有各自的元件密度(pattern density)。為簡化說明，現以形成具有任一元件密度的區域中之一電晶體為例。半導體基底10可包含例如一由砷化鎵、矽覆絕緣(SOI)層、磊晶層、矽鍺層或其他半導體基底材料所構成的基底。半導體基底10可另包括至少一閘極結構14以及至少一淺溝渠隔離16，且凹槽12位於閘極結構14與淺溝渠隔離16之間的主動區域中。閘極結構14包含有一閘極介電層18、一閘極導電層20設置於閘極介電層18上以及一蓋層22設置於閘極導電層20上。閘極介電層18可由利用熱氧化或沈積等製程所形成之矽氧化物、氮氧化物或介電常數大於4的高介電常數介電層等絕緣材料所構成。閘極導電層20可由多晶矽、金屬矽化物或具有特定功函數的金屬材料等導電材料所構成。選擇性形成的蓋層22可由氮化矽、氧化矽或氮氧化矽等介電材料所構成。淺溝渠隔離16可包含矽氧化物等絕緣材料。形成閘極結構14與淺溝渠隔離16的方法係為習知該項技藝者與通常知識者所熟知，在此不多加贅述。

而形成凹槽12的方法可包括下列步驟：首先，選擇性形成一第一側壁子24於各閘極結構14之側壁；之後，以已形成的閘極結構14與第一側壁子24作為遮罩進行一蝕刻製程，例如一非等向性之乾蝕刻製程，於閘極結構14之兩側的半導體基底10中形成凹槽12。此外，也可混合搭配乾、濕蝕刻製程以形成各種形狀如桶形(邊較直的形狀)、六角形、多角形的凹槽12，在後續製程中，形成於此類形狀之凹槽12中的磊晶層將可對通道區提供更大的應力。其中，第一側壁子24之材料可包括氧化矽或氮化矽等單一薄膜層或複合薄膜層結構，而第一側壁子24可作為一種臨時性的側壁子(disposable spacer)，因此第一側壁子24在選擇性磊晶生長製程完成後會被選擇性地部分或完全移除，但不以此為限。

為形成品質較佳的磊晶層於凹槽12中，在進行後續的磊晶層製程前，可另先進行一預清洗(pre-clean)步驟，例如利用稀釋氫氟酸水溶液、或含有硫酸、過氧化氫、與去離子水的SPM混合溶液等清洗液以去除凹槽12表面之不純物質例如原生氧化物(native oxide)層。此外，可再進行一預烤步驟(pre-bake)，例如在通入氫氣的腔室中加熱半導體基底10，以清除凹槽12表面之原生氧化物層或殘留的清洗液。

如第2圖所示，進行一第一選擇性磊晶成長(selective epitaxial growth，SEG)製程，於凹槽12表面形成一第一磊晶層26。本較佳實施例之第一選擇性磊晶成長製程包括一操作壓力，且操作壓力係實質上小於或等於10托耳(torr)。例如在操作壓力實質上小於或等於10托耳的腔室中，通入一氣體包括二氯矽烷(Dichlorosilane,DCS)、鍺烷(GeH₄)以及氯化氫(HCl)等以形成第一磊晶層26於凹槽12內，使得第一磊晶層26包含有晶格常數不同於半導體基底10之晶格常數的一第一材料，例如包括矽鍺(SiGe)。其中，二氯矽烷(DCS)係為矽源材料氣體，鍺烷(GeH₄)係為鍺源材料氣體，而二氯矽烷之濃度比例與鍺烷之濃度比例可決定第一材料所包含之一第一鍺(Ge)濃度，較佳者，二氯矽烷之濃度比例係實質上小於鍺烷之濃度比例。此外，氯化氫係用來協助第一磊晶層的選擇性形成，以使矽鍺磊晶層只形成於凹槽12表面之矽基底上，而不形成於氧化物或氮化矽等材料構成的淺溝渠隔離16或第一側壁子24上。較佳者，氯化氫之濃度比例係實質上介於二氯矽烷之濃度比例與鍺烷之濃度比例之間。在形成第一磊晶層26的混合氣體中，二氯矽烷、鍺烷以及氯化氫等氣體之濃度比可為(0.5-2.1):(1.5-3.3):1，以形成具有第一鍺濃度係介於20%至30%的第一磊晶層26。例如在本實施例中，二氯矽烷、鍺烷以及氯化氫等氣體之較佳濃度比係0.97：2.2：1，以形成具有第一鍺濃度係25%的第一磊晶層26，但不以此為限。

值得注意的是，本較佳實施例之第一磊晶層26包括一底部厚度t1以及一側邊厚度t2，且第一磊晶層26之底部厚度t1係實質上小於凹槽12之一深度h1，也就是說，第一磊晶層26未完全填滿凹槽12。另外，第一磊晶層26之底部厚度t1係實質上大於或等於第一磊晶層26之側邊厚度t2，亦即底部厚度t1與側邊厚度t2之比值係實質上大於或等於1，換句話說，形成於凹槽12底面上的第一磊晶層26之厚度係實質上大於或等於形成於凹槽12側壁上的第一磊晶層26之厚度。在本實施例中，底部厚度t1與側邊厚度t2之比值較佳係實質上大於或等於1.4。

如第3圖所示，接下來，進行一第二選擇性磊晶成長製程，於第一磊晶層26上形成一第二磊晶層28。本較佳實施例之第二選擇性磊晶成長製程包括一操作壓力，且操作壓力係實質上介於1托耳與10托耳之間。例如同樣通入二氯矽烷、鍺烷以及氯化氫等氣體至形成第一磊晶層26時所用的同一腔室中以形成第二磊晶層28於第一磊晶層26上。其中，第二磊晶層28包含有晶格常數不同於半導體基底10之晶格常數的一第二材料，例如包括矽鍺，且第二磊晶層28之第二材料的一第二鍺濃度係實質上大於第一磊晶層26之第一材料的第一鍺濃度，例如具有第二鍺濃度36%的第二磊晶層28。進而使第二磊晶層28可用以提供閘極結構14下方之通道區29的應力。

此外，如第4圖所示，第二選擇性磊晶成長製程亦可為現場同時摻雜(in-situ doped)離子磊晶成長製程，因此，當形成第二磊晶層28時，亦可以同時於第二磊晶層28中摻雜所需的導電型摻質，以形成相對應的一源極/汲極摻雜區30。在本實施例中，第二選擇性磊晶成長製程可為一現場同時摻雜硼離子磊晶成長製程，例如後續欲形成的電晶體為PMOS電晶體時，當形成含矽鍺之第二磊晶層28時，同時於第二磊晶層28中植入所需的硼離子，以作為相對應的源極/汲極摻雜區30，此外，也可選擇性另進行一退火製程以活化源極/汲極摻雜區30。

值得注意的是，第一磊晶層26與第二磊晶層28較佳係包含相同種類的材料例如矽鍺磊晶層，但具有不同的成分比例，例如第二磊晶層28的鍺濃度實質上大於第一磊晶層26的鍺濃度。此外，第二磊晶層28包括導電型摻質例如硼離子，而第一磊晶層26較佳不包括導電型摻質，第一磊晶層26設置於第二磊晶層28與半導體基底10之間，以避免第二磊晶層28的導電型摻質藉由磊晶層與半導體基底10之間的晶格錯位(dislocation)而直接擴散至半導體基底10，造成後續形成的電晶體32之漏電等異常電性表現。另外，本實施例之第一選擇性磊晶成長製程的操作壓力係實質上小於或等於10托耳，與另一實施例之第一選擇性磊晶成長製程的操作壓力係實質上等於50托耳相比，本實施例之第二磊晶層28的一體積係實質上大於另一實施例之第二磊晶層28的一體積，也就是說，本發明之第二磊晶層28可直接提供通道區29較大的應力。另外，第二磊晶層28可高於、等於或低於半導體基底10表面。

之後，如第5圖所示，進行一第三選擇性磊晶成長製程，於第二磊晶層28上形成一第三磊晶層36。本較佳實施例之第三選擇性磊晶成長製程包括一操作壓力，且操作壓力係實質上介於1托耳與10托耳之間。例如第三選擇性磊晶成長製程可在形成第一磊晶層26、第二磊晶層28時所使用的同一腔室中進行，且關閉鍺烷等之鍺源氣體，以單獨通入二氯矽烷等之矽源氣體至腔室中以形成第三磊晶層36於第二磊晶層28上。

隨後如第6圖所示，在完成第三選擇性磊晶成長製程後，可選擇性完全去除或部分去除第一側壁子24後，再形成一第二側壁子34。第二側壁子34可為單一層或多層結構，或可包括襯層(liner)等一起組成。第二側壁子34之材料可包括高溫氧化矽層(high temperature oxide,HTO)、氮化矽、氧化矽或使用六氯二矽烷(hexachlorodisilane,Si₂Cl₆)形成的氮化矽(HCD-SiN)，但不以此為限。在本實施例中，第二側壁子34未重疊第三磊晶層36，但不以此為限，第二側壁子34也可跨設在第三磊晶層36上，亦即部分重疊第三磊晶層36。最後再對第三磊晶層36進行一自行對準金屬矽化物(salicide)的製程，至此完成一電晶體32。由於第三磊晶層36之材料為磊晶矽，因此第三磊晶層36可覆蓋第二磊晶層28表面之缺陷，確保在後續進行自行對準金屬矽化物(salicide)的製程時，能正確形成金屬矽化物層於第三磊晶層36上。

此外，源極/汲極摻雜製程及選擇性磊晶成長製程施行的順序，可依電晶體之設計需求而調整。例如在一較佳實施例中，可以閘極結構14及第二側壁子34作為遮罩，對第二磊晶層28與第三磊晶層36進行一離子佈植製程及退火製程，以形成源極/汲極摻雜區30。而在另一較佳實施例中，更可於形成於凹槽12之前，即對半導體基底10進行一離子佈植製程，然後再進行各選擇性磊晶成長製程以形成源極/汲極摻雜區30。

本發明也適用於非平面式電晶體。請參考第7圖至第9圖。第7圖至第9圖繪示了本發明之第二較佳實施例之製作磊晶層的方法之示意圖。如第7圖所示，首先提供具有至少一鰭狀結構38的半導體基底10。半導體基底10包括複數個鰭狀結構38以及淺溝渠隔離16。鰭狀結構38之材質包含例如砷化鎵、矽覆絕緣(SOI)層、磊晶層、矽鍺層或其他半導體材料。淺溝渠隔離16可由介電材料填滿且設置於鰭狀結構38之間或由矽覆絕緣(SOI)之底氧化層所構成。

接著形成至少一閘極結構14部分覆蓋鰭狀結構38，並選擇性形成第一側壁子24於閘極結構14的側壁，其中閘極結構14之延伸方向係與鰭狀結構38之延伸方向交錯。如第8圖所示，以一圖案化光阻層(圖未示)作為遮罩進行一蝕刻製程，例如一非等向性之乾蝕刻製程，去除部分鰭狀結構，以形成凹槽12於閘極結構14之兩側的鰭狀結構38中。如第9圖所示，接著依序進行上述之第一選擇性磊晶成長製程、第二選擇性磊晶成長製程以及第三選擇性磊晶成長製程，以形成上述之第一磊晶層26、第二磊晶層28與第三磊晶層36於凹槽12中，其中第一選擇性磊晶成長製程之操作壓力實質上小於或等於10托耳，因此形成的第一磊晶層26具有底部厚度t1係實質上大於或等於其側邊厚度t2。此外，可搭配離子植入製程使第二磊晶層28包括有源極/汲極摻雜區30。

請參考第10圖。第10圖繪示了本發明之一較佳實施例之半導體裝置的示意圖。如第10圖所示，半導體基底10包含有不同元件圖案密度(pattern density)的至少一寬疏區域(iso region) 42或稱為開放區域(open region)，以及至少一密集區域(dense region) 44，以及複數個電晶體46/48分別設置於寬疏區域42及密集區域44中。各電晶體46/48包括至少一閘極結構50/52以及至少一源極/汲極區54/56，且源極/汲極區54/56分別設置於閘極結構50/52之兩側的半導體基底10中。在本實施例中，源極/汲極區54之開口寬度係實質上等於源極/汲極區56之開口寬度，但不以此為限，源極/汲極區54之開口寬度也可實質上大於或小於源極/汲極區56之開口寬度，此外，本發明也適用於定義在相同元件圖案密度的區域中，具有不同開口寬度的源極/汲極區，例如本發明適用於在寬疏區域42中各自具有不同開口寬度的複數個源極/汲極區54。各閘極結構50/52包含有一閘極介電層18、一閘極導電層20設置於閘極介電層18上以及一蓋層22設置於閘極導電層20上。閘極介電層18可由利用熱氧化或沈積等製程所形成之矽氧化物、氮氧化物或介電常數大於4的高介電常數介電層等絕緣材料所構成。閘極導電層20可由多晶矽、金屬矽化物或具有特定功函數的金屬材料等導電材料所構成。選擇性形成的蓋層22可由氮化矽、氧化矽或氮氧化矽等介電材料所構成。第一側壁子24選擇性設置於閘極結構50/52之側壁。源極/汲極區54/56均包括以上述之第一選擇性磊晶成長製程、第二選擇性磊晶成長製程以及第三選擇性磊晶成長製程形成的一第一磊晶層26、一第二磊晶層28以及一第三磊晶層36，且寬疏區域42中源極/汲極區54之分佈密度實質上小於密集區域44中源極/汲極區56之分佈密度。

本較佳實施例之第一選擇性磊晶成長製程包括一操作壓力，且操作壓力係實質上小於或等於10托耳(torr)，使得寬疏區域42與密集區域44中的第一磊晶層26均分別具有一底部厚度t3/t5以及一側邊厚度t4/t6，且各底部厚度t3/t5係實質上大於或等於相對應的各側邊厚度t4/t6，也就是說，在各區域中各底部厚度與各側邊厚度之比值，亦即t3/t4與t5/t6，均係實質上大於或等於1，較佳係實質上大於或等於1.4。第二磊晶層28設置於第一磊晶層26上，第一磊晶層26與第二磊晶層28分別包含有晶格常數不同於半導體基底10之晶格常數的一第一材料與一第二材料，且第一材料與第二材料均係包括矽鍺，其中第一材料之一第一鍺濃度係實質上小於第二材料之一第二鍺濃度。第三磊晶層36設置於第二磊晶層28上，且第三磊晶層36之材料包括矽。

值得注意的是，第一磊晶層26較佳係不包括導電型摻質，而第二磊晶層28包括對應於電晶體46/48類型之導電型摻質包括N型摻質或P型摻質，例如P型電晶體中第二磊晶層28具有硼離子，也就是說，部分第二磊晶層28可作為源極/汲極摻雜區。第一磊晶層26設置於第二磊晶層28與半導體基底10之間，使第二磊晶層28不直接接觸半導體基底10，以避免第二磊晶層28的導電型摻質藉由磊晶層與半導體基底10之間的晶格錯位(dislocation)而直接擴散至半導體基底10，造成後續形成的電晶體46/48之漏電等異常電性表現。由於本較佳實施例之第一選擇性磊晶成長製程的操作壓力係實質上小於或等於10托耳(torr)，即使寬疏區域42及密集區域44分別具有不同的源極/汲極區54/56之分佈密度，也就是說，寬疏區域42及密集區域44分別具有不同的源極/汲極區54/56之間距，各第一磊晶層26之底部厚度t3/t5仍均實質上大於各第一磊晶層26之側邊厚度t4/t6，以克服習知技術中寬疏區域的第一磊晶層之底部厚度小於第一磊晶層之側邊厚度等問題，使本發明之第一磊晶層26可提供不受微負荷效應(micro-loading effect)影響的較佳阻隔效果。

綜上所述，本發明提供一種低操作壓力的選擇性磊晶成長製程以於凹槽內形成底部厚度大於側邊厚度的磊晶層，並進一步將此低操作壓力的選擇性磊晶成長製程運用於半導體基底上具有不同圖案密度之複數個區域，以同時形成具有底部厚度係實質上大於或等於側邊厚度之結構特徵的磊晶層於凹槽中，避免微負荷效應造成的製程變異性，例如避免在寬疏區域的凹槽內形成底部厚度實質上小於側邊厚度的磊晶層，有助於提升半導體裝置電性表現的可靠度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．基底

12．．．凹槽

14．．．閘極結構

16．．．淺溝渠隔離

18．．．閘極介電層

20．．．閘極導電層

22．．．蓋層

24．．．第一側壁子

26．．．第一磊晶層

28．．．第二磊晶層

29．．．通道區

30．．．源極/汲極摻雜區

32．．．電晶體

34．．．第二側壁子

36．．．第三磊晶層

38．．．鰭狀結構

42．．．寬疏區域

44．．．密集區域

46．．．電晶體

48．．．電晶體

50．．．閘極結構

52．．．閘極結構

54．．．源極/汲極區

56．．．源極/汲極區

h1．．．深度

t1,t3,t5．．．底部厚度

t2,t4,t6．．．側邊厚度

第1圖至第6圖繪示了本發明之第一較佳實施例之製作磊晶層的方法之示意圖。

第7圖至第9圖繪示了本發明之第二較佳實施例之製作磊晶層的方法之示意圖。

第10圖繪示了本發明之一較佳實施例之半導體裝置的示意圖。