CN104517901A - Cmos晶体管的形成方法 - Google Patents

Cmos晶体管的形成方法 Download PDF

Info

Publication number
CN104517901A
CN104517901A CN201310456090.0A CN201310456090A CN104517901A CN 104517901 A CN104517901 A CN 104517901A CN 201310456090 A CN201310456090 A CN 201310456090A CN 104517901 A CN104517901 A CN 104517901A
Authority
CN
China
Prior art keywords
pseudo
mask layer
grid structure
hard mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310456090.0A
Other languages
English (en)
Other versions
CN104517901B (zh
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310456090.0A priority Critical patent/CN104517901B/zh
Publication of CN104517901A publication Critical patent/CN104517901A/zh
Application granted granted Critical
Publication of CN104517901B publication Critical patent/CN104517901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种CMOS晶体管的形成方法，包括：提供半导体衬底，包括第一区域和第二区域，所述第一区域上形成有第一伪栅结构、位于第一伪栅结构两侧表面的第一侧墙、位于第一伪栅结构上的第一硬掩膜层，第二区域上形成有第二伪栅结构以及位于第二伪栅结构两侧侧壁表面的第二侧墙；形成第二硬掩膜层；在半导体衬底表面形成覆盖第二硬掩膜层的填充层，以及位于第二区域上的部分填充层表面的掩膜层；刻蚀第一区域上的部分厚度的填充层以及位于第一伪栅结构顶部的部分第二硬掩膜层；去除填充层、掩膜层和第二硬掩膜层，形成覆盖第一伪栅结构的第一应力层和覆盖第二栅极结构的第二应力层。上述方法可以提高形成的CMOS晶体管的性能。

Description

CMOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。为了获得较好的电学性能，通常需要通过控制载流子迁移率来提高半导体器件性能。控制载流子迁移率的一个关键要素是控制晶体管沟道中的应力，以提高驱动电流。目前，采用嵌入式锗硅（Embedded GeSi）技术，即在需要形成源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源区和漏区，形成所述锗硅材料是为了引入硅和锗硅（SiGe）之间晶格失配形成的压应力，提高PMOS晶体管的性能。
同时由于传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。“后栅”工艺主要是在半导体衬底上先形成伪栅结构，然后在所述伪栅结构两侧的半导体衬底内形成源极和漏极，再在半导体衬底表面形成与伪栅结构表面齐平的介质层之后，去除所述伪栅结构，在所述介质层内形成凹槽，在所述凹槽内形成金属栅结构。
现有技术形成的CMOS晶体管的性能还有待进一步的提高。
发明内容
本发明解决的问题是提供一种CMOS晶体管的形成方法，提高形成的CMOS晶体管的性能。
为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一伪栅结构、位于所述第一伪栅结构两侧侧壁表面的第一侧墙、位于所述第一伪栅结构上的第一硬掩膜层、位于所述第一伪栅结构两侧的半导体衬底内的第一掺杂区，第二区域上形成有第二伪栅结构以及位于所述第二伪栅结构两侧侧壁表面的第二侧墙和位于所述第二伪栅结构两侧的半导体衬底内的第二掺杂区；在所述第一硬掩膜层和第二伪栅结构上形成第二硬掩膜层，所述第一伪栅结构顶部的第二硬掩膜层的表面高于第二伪栅极顶部的第二硬掩膜层的表面；在所述半导体衬底表面形成覆盖第二硬掩膜层的填充层，以及位于第二区域上的部分填充层表面的掩膜层；刻蚀第一区域上的部分厚度的填充层以及位于第一伪栅结构顶部的部分第二硬掩膜层；去除填充层、掩膜层和第二硬掩膜层，形成覆盖所述第一伪栅结构的第一应力层和覆盖第二伪栅结构的第二应力层。
可选的，所述填充层的材料为底部抗反射材料或有机硅氧烷材料。
可选的，所述填充层的厚度为
可选的，所述掩膜层的材料为光刻胶。
可选的，所述掩膜层的厚度为
可选的，采用湿法刻蚀工艺去除所述填充层和掩膜层，所述刻蚀溶液为硫酸和H2O2的混合溶液。
可选的，所述第一侧墙包括位于第一伪栅结构侧壁表面的内侧墙；所述第二侧墙包括位于所述第二伪栅结构侧壁表面的内侧墙和位于所述内侧墙表面的隔离侧墙。
可选的，所述第一硬掩膜层的材料为氮化硅、第二硬掩膜层的材料为氮化硅。
可选的，采用反应离子刻蚀工艺刻蚀所述部分厚度的填充层以及位于第一伪栅结构顶部的部分第二硬掩膜层。
可选的，还包括刻蚀部分位于第一伪栅结构顶部的部分厚度的第一硬掩膜层。
可选的，刻蚀第一伪栅结构顶部的部分第二硬掩膜层之后，所述第一伪栅结构顶部剩余的第一硬掩膜层的厚度为
可选的，所述第二掺杂区的形成方法包括：在形成所述第一伪栅结构表面的第一硬掩膜层之后，刻蚀所述第二栅极结构两侧的部分半导体衬底的第二区域，形成沟槽；在所述沟槽内填充半导体材料，形成第二掺杂区。
可选的，所述半导体材料为SiGe。
可选的，所述第二掺杂区内掺杂有P型离子。
可选的，所述第二硬掩膜层暴露出所述第一掺杂区和第二掺杂区的表面。
可选的，还包括：以所述第二硬掩膜层为掩膜，在所述第一掺杂区表面形成第一金属硅化物层，在所述第二掺杂区表面形成第二金属硅化物层。
可选的，还包括：在所述半导体衬底、第一应力层、第二应力层表面形成介质材料层，以所述第一伪栅极顶部表面和第二伪栅极顶部表面作为停止层，对所述介质材料层进行平坦化，形成表面与第一伪栅结构、第二伪栅结构的顶部表面齐平的介质层。
可选的，所述第一应力层的材料为氮化硅，所述第一应力层具有张应力；所述第二应力层的材料为氮化硅，所述第二应力层具有压应力。
可选的，还包括：去除所述第一伪栅结构和第二伪栅结构，形成凹槽，在所述第一区域上的凹槽内形成第一栅极结构，在所述第二区域上的凹槽内形成第二栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在去除所述第二硬掩膜层之前，在所述第二硬掩膜层表面形成填充层和掩膜层，以所述掩膜层为掩膜刻蚀第一区域上的部分填充层和所述第一伪栅结构顶部上的部分第二硬掩膜层，降低所述第一伪栅结构顶部的硬掩膜层的总厚度，从而降低所述第一伪栅结构顶部的硬掩膜层厚度与第二伪栅结构顶部的硬掩膜层厚度之间的差别，避免在去除第一伪栅结构和第二伪栅结构顶部的硬掩膜层的过程中，对第二伪栅结构两侧的第二侧墙造成过刻蚀，从而可以使得第二伪栅结构的高度与其两侧的第二侧墙高度相同，从而在后续对介质材料进行平坦化而形成介质层的过程中，所述第二伪栅结构两侧的第二侧墙能够提供较好的平坦化停止层作用，避免平坦化过程中第二伪栅结构受到损伤使得第二伪栅结构的高度下降从而导致最终形成的第二栅极结构的高度低于第一栅极结构的高度。与现有技术相比，本发明的技术方案可以使得最终形成的第一栅极和第二栅极的高度相同，同时具有较好的形貌，从而可以提高CMOS晶体管的性能。
进一步，本发明的技术方案在刻蚀第一区域上的部分填充层和所述第一伪栅结构顶部上的部分第二硬掩膜层之后，去除所述填充层、掩膜层和第二硬掩膜层，然后再在所述第一区域和第二区域上分别形成第一应力层和第二应力层，可以提高所述第一应力层与第二应力层对形成的晶体管的应力作用，进一步提高CMOS晶体管的性能。由于在去除所述第二硬掩膜层之前，已经去除了位于第一伪栅结构顶部的部分第二硬掩膜层，使得所述第一区域上的第一伪栅结构两侧的第二硬掩膜层的高度与第二区域上的第二伪栅结构两侧的第二硬掩膜层的高度相同，减少了第一区域上需要刻蚀去除的第二硬掩膜层的量，可以减少刻蚀时间，提高形成CMOS形成过程的效率。
附图说明
图1至图12是本发明的实施例的CMOS晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的CMOS晶体管的性能还有待进一步的提高。
采用“后栅”工艺形成CMOS晶体管的过程中，为了提高CMOS晶体管中的PMOS晶体管的性能，需要在PMOS区域上的伪栅结构两侧的半导体衬底的源漏区域形成凹槽，然后在所述凹槽内填充SiGe作为源极和漏极；在所述PMOS区域的源漏区域形成凹槽前，需要在NMOS区域表面形成硬掩膜层以在形成所述凹槽的过程中保护所述NMOS区域，并且后续在形成NMOS区域的源漏区域时保留所述NMOS区域伪栅结构顶部以及两侧的部分硬掩膜层，作为形成NMOS区域源极和漏极时的掩膜，从而可以减少工艺步骤这就导致所述NMOS区域的伪栅结构顶部的硬掩膜层的厚度大于PMOS区域的伪栅结构顶部的硬掩膜层的厚度。
在后续工艺步骤中，去除伪栅极顶部的掩膜层，然后再形成覆盖所述NMOS区域和PMOS区域的应力层。NMOS区域的伪栅结构顶部的硬掩膜层的厚度大于PMOS区域的伪栅结构顶部的硬掩膜层的厚度，在去除所述NMOS区域的伪栅结构顶部的硬掩膜层的过程中，PMOS区域的伪栅结构顶部的掩膜层首先被去除，然后会继续向下刻蚀所述PMOS区域的伪栅极两侧的侧墙，使所述PMOS区域的伪栅极两侧的侧墙高度小于伪栅结构的高度，而NMOS区域的伪栅极两侧的侧墙高度与伪栅结构的高度基本保持相同。在形成层间介质层进行平坦化的过程中，所述伪栅结构两侧的侧墙也起到一定的停止层的效果，以确保所述层间介质层的表面与伪栅结构的表面齐平。但是由于所述PMOS区域的侧墙高度小于伪栅结构的高度，平坦化过程中作为停止层的效果较差，会使得平坦化过程中，对PMOS区域的伪栅结构受到损伤，高度下降，进而导致最终形成的NMOS和PMOS的栅极结构高度不相同，影响CMOS晶体管的性能。
并且，在去除所述NMOS区域和PMOS区域的伪栅结构时采用湿法刻蚀工艺，由于所述伪栅结构中的伪栅介质层的材料为氧化硅，所以在去除伪栅介质层的过程中，会对伪栅结构两侧的层间介质层也造成一定的刻蚀，而所述侧墙与层间介质层的材料不同可以起到一定的阻挡刻蚀作用，由于PMOS区域的侧墙低于NMOS区域的侧墙，所以，PMOS区域上的伪栅结构两侧的层间介质层被刻蚀的量较多，在层间介质层内形成缺口，使得PMOS区域去除伪栅结构后形成的凹槽形貌较差，使得后续形成金属栅极的质量较差，影响CMOS晶体管的性能。
本发明的技术方案，通过对NMOS区域上的伪栅结构顶部的掩膜层进行刻蚀，使NMOS区域和PMOS区域上的伪栅结构顶部的掩膜层齐平，从而可以避免现有技术中存在的问题，提高形成的CMOS晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底包括第一区域101和第二区域102。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述半导体衬底100的材料为硅。
所述第一区域101和第二区域102上后续分别形成不同类型的晶体管。本实施例中，在所述第一区域101上形成NMOS晶体管，在所述第二区域102上形成PMOS晶体管；在本发明的其他实施例中，可以在所述第一区域101上形成PMOS晶体管，在所述第二区域102上形成NMOS晶体管。
所述第一区域101和第二区域102之间还形成有浅沟槽隔离结构110，所述浅沟槽隔离结构110作为后续在第一区域上形成的NMOS晶体管和第二区域上形成的PMOS晶体管之间的隔离结构。
请参考图2，在所述第一区域101上形成第一伪栅结构201，在第二区域102上形成第二伪栅结构202。
所述第一伪栅结构201包括位于第一区域101部分表面的第一伪栅介质层211以及位于所述第一伪栅介质层211表面的第一伪栅极212；所述第二伪栅结构202包括位于第二区域102部分表面的第二伪栅介质层221以及位于所述第二伪栅介质层221表面的第二伪栅极222。
本实施例中，所述第一伪栅介质层211和第二伪栅介质层221的材料为氧化硅，所述第一伪栅极212和第二伪栅极222的材料为多晶硅。
请参考图3，在所述第一区域101上形成第一硬掩膜层302，所述第一硬掩膜层302覆盖第一区域101的表面及第一伪栅结构201，暴露出第二区域102的表面。
本实施例中，在形成所述第一硬掩膜层302之前，在所述第一伪栅结构201、第二伪栅结构201侧壁表面形成内侧墙301，所述内侧墙301的材料为氧化硅。所述内侧墙301可以修复所述第一伪栅结构201、第二伪栅结构202侧壁表面的损伤和缺陷，并作为后续轻掺杂离子注入的掩膜。
本实施例中，形成所述内侧墙301之后，以所述内侧墙301和第一伪栅结构201、第二伪栅结构202为掩膜，对所述第一伪栅结构201两侧的第一区域101内进行N型轻掺杂离子注入，形成N型轻掺杂区（图中未示出），对所述第二伪栅结构202两侧的第二区域102内进行P型轻掺杂离子注入，形成P型轻掺杂区（图中未示出）。在本发明的其他实施例中，也可以不形成所述内侧墙301，直接以所述第一伪栅结构201、第二伪栅结构202为掩膜，对所述第一区域101内进行N型轻掺杂离子注入，形成N型轻掺杂区，对所述第二区域102内进行P型轻掺杂离子注入，形成P型轻掺杂区。
所述第一硬掩膜层302的材料为氮化硅，所述第一硬掩膜层302的厚度为形成所述第一硬掩膜层302的方法包括：在所述半导体衬底100上形成覆盖第一区域101和第二区域102的第一硬掩膜材料层，刻蚀去除第二区域102上的部分第一硬掩膜材料层，形成位于第一区域上的第一硬掩膜层302。后续在第二区域102上形成PMOS晶体管的掺杂区时，所述第一硬掩膜层302可以保护所述第一区域101和所述第一区域101上的第一伪栅结构201不受影响。
请参考图4，刻蚀所述第二栅极结构202两侧的部分半导体衬底100的第二区域102，形成凹槽402。
本实施例中，所述凹槽402形状为Σ形，可以采用干法刻蚀工艺在所述第二区域102上形成沟槽之后，再采用湿法刻蚀工艺，沿所述沟槽刻蚀半导体衬底，形成Σ形的凹槽402。
后续在所述凹槽402内沉积半导体材料，形成第二掺杂区，所述第二掺杂区作为第二源极和第二漏极。
请参考图5，在所述凹槽402内形成第二掺杂区420。
本实施例中，采用外延沉积工艺，在所述凹槽402内外延沉积SiGe层，形成第二掺杂区420，所述第二掺杂区420作为PMOS晶体管的源极和漏极。所述SiGe层形成的第二掺杂区420会对第二区域102上形成的PMOS晶体管沟道区的晶格产生应力作用，有利于提高PMOS晶体管沟道区域内空穴载流子的迁移速率，从而提高所述PMOS晶体管的电学性能。
本实施例中，在外延形成SiGe层的同时，对所述SiGe层进行原位掺杂，使所述SiGe层掺杂有P型杂质离子，所述P型杂质离子至少包括：B、Ga或In中的一种离子。
在本发明的其他实施例中，也可以在形成所述SiGe层之后，对所述SiGe层进行P型离子注入，形成P型掺杂的第二掺杂区420。
请参考图6，去除位于第一伪栅结构201两侧的半导体衬底100的第一区域101表面的部分第一硬掩膜层302，对所述第一伪栅结构201两侧的半导体衬底100的第一区域101进行离子注入，形成第一掺杂区410。
去除位于第一伪栅结构201两侧的半导体衬底100的第一区域101表面的部分第一硬掩膜层302，保留位于第一伪栅结构201顶部和侧壁上的第一硬掩膜层302作为离子注入时的掩膜，保护所述第一伪栅结构201，不需要在所述第一伪栅结构201两侧再形成侧墙作为离子注入的掩膜，可以节省工艺步骤。同时在第二区域102上形成光刻胶层保护所述PMOS区域。
本实施例中，在所述半导体衬底100的第一区域101上形成NMOS晶体管，所以，对所述第一伪栅结构201两侧的半导体衬底100的第一区域101进行N型离子注入，形成N型掺杂的第一掺杂区410，所述N型掺杂离子至少包括：P、As、Sb中的一种离子，所述第一掺杂区410作为NMOS晶体管的源极和漏极。由于所述NMOS晶体管的载流子为电子，在硅衬底内所述电子载流子的迁移速率大于空穴的迁移速率，所以，本实施例中，仅需要对所述NMOS区域进行离子注入形成源极和漏极，以使得形成的NMOS晶体管的载流子迁移率与PMOS晶体管的载流子迁移率匹配。
请参考图7，在所述第一区域101和第二区域102上形成覆盖所述第一伪栅结构201和第二伪栅结构202的第二硬掩膜层303，所述第二硬掩膜层暴露出第一掺杂区410和第二掺杂区420的表面；在所述第一掺杂区410表面形成第一金属硅化物层411、在第二掺杂区表面形成第二金属硅化物层422。
所述第二硬掩膜层303的材料为氮化硅。
所述第一金属硅化物层411和第二金属硅化物层422中至少包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种金属元素。所述第一金属硅化物层411和第二金属硅化物层422可以降低所述第一掺杂区410和第二掺杂区420表面的接触电阻。所述第二硬掩膜层303作为形成所述第一金属硅化物层411和第二金属硅化物层422过程中的自对准掩膜。
在形成所述第二硬掩膜层303之前，还可以在所述第二区域102上的第二伪栅结构202两侧的内侧墙301表面形成隔离侧墙310，所述隔离侧墙的材料为氧化硅。在本发明的其他实施例中，在形成所述第二硬掩膜层303之前，还可以在所述第一区域101上的位于第一伪栅结构201两侧的第一硬掩膜层302侧壁表面也形成隔离侧墙（图中未示出）。
由于所述第一区域101上的第一伪栅结构201上形成有第一硬掩膜层302，所述第一区域101上的第二硬掩膜层303位于所述第一硬掩膜层302表面，所以位于第一伪栅结构201顶部上方的第二硬掩膜层303的顶部表面高于第二区域102上的第二伪栅结构202顶部上方的第二硬掩膜层303的顶部表面。
请参考图8，在所述半导体衬底100表面形成填充层500，所述填充层500的表面高于第二硬掩膜层303的表面，然后在所述第二区域102上的部分填充层500表面形成掩膜层600，暴露出第一区域101上的填充层500的表面。
所述填充层500的材料可以是底部抗发射材料（BARC）、有机硅氧烷材料。本实施例中，所述填充层500的材料为有机硅氧烷材料。
所述填充层的厚度为所述填充层500覆盖所述半导体衬底100、第一金属硅化物层411、第二金属硅化物层422、第二硬掩膜层303。可以采用旋涂工艺形成所述填充层500，所述填充层500具有平坦表面。
所述掩膜层600可以是图形化光刻胶层。所述掩膜层600的形成方法包括：在所述表面平坦的填充层500表面，形成光刻胶层；对所述光刻胶层进行曝光显影，暴露出第一区域101上方的部分填充层500。所述掩膜层600的厚度为2000所述掩膜层600的具有较高的厚度，以便在后续刻蚀第一区域101上的部分填充层500以及部分第二硬掩膜层303的过程中，所述掩膜层600能够保护第二区域102不受影响。
请参考图9，刻蚀第一区域101上的部分厚度的填充层500以及位于第一伪栅结构201顶部的部分第二硬掩膜层303。
可以采用干法刻蚀工艺，以所述掩膜层600为掩膜刻蚀所述第一区域101上的部分厚度的填充层500。本实施例中，采用反应离子刻蚀（RIE）工艺刻蚀所述填充层500。在采用所述反应离子刻蚀工艺刻蚀填充层500的过程中，可以通过监测刻蚀过程中的副产物成分，判断刻蚀过程中所刻蚀的材料，以所述第一栅极结构201顶部的第二硬掩膜层303作为刻蚀停止层。
刻蚀去除位于所述第二硬掩膜层303顶部的部分填充层500之后，暴露出所述第二硬掩膜层303的表面。然后采用干法刻蚀工艺，采用CF4或NF3作为刻蚀气体，继续刻蚀所述第二硬掩膜层303，通过控制刻蚀过程的时间，调整刻蚀的深度以及所述第一伪栅结构201顶部剩余的第二硬掩膜层303和第一硬掩膜层302的总厚度，使所述第一伪栅结构201顶部的剩余的第二硬掩膜层303和第一硬掩膜层302的总厚度与第二伪栅结构202顶部的第二硬掩膜层303的厚度相同。
本实施例中，采用干法刻蚀工艺去除了位于第一伪栅结构201顶部的第二硬掩膜层303，以及部分厚度的第一硬掩膜层302，使得所述第一伪栅结构201顶部剩余的第一硬掩膜层302的厚度为所述第一伪栅结构201顶部的第一硬掩膜层302的厚度与第二伪栅结构202顶部的第二硬掩膜层303的厚度接近，使所述第一硬掩膜层302的表面与第二伪栅结构202顶部的第二硬掩膜层303的表面齐平。
在本发明的其他实施例中，也可以仅去除部分厚度的第二硬掩膜层303，使所述第一区域101上的第二硬掩膜层303的表面与第二区域102上的第二硬掩膜层303的表面齐平。
在刻蚀过程中，所述掩膜层600也会受到刻蚀作用，厚度减小，但是由于所述掩膜层600的厚度较大，在完成对所述第一区域101上的第二硬掩膜层303的刻蚀之后，所述第二区域102上还具有一定厚度的掩膜层600，足够保护所述掩膜层600下方的第二区域102不受刻蚀过程的影响。
请参考图10，去除填充层500和掩膜层600。
可以采用等离子体灰化工艺或者湿法刻蚀工艺去除所述填充层500和掩膜层600。本实施例中，采用湿法刻蚀工艺去除所述填充层500和掩膜层600，所述湿法刻蚀的刻蚀溶液为硫酸和H2O2的混合溶液。
请参考图11，去除所述第二硬掩膜层303（请参考图10）及位于所述第一伪栅结构201顶部的部分第一硬掩膜层302，暴露出第一伪栅结构201和第二伪栅结构202的顶部表面，在所述第一区域101上形成覆盖所述第一伪栅结构201的第一应力层701，在所述第二区域102上形成覆盖第二伪栅结构的第二应力层702。
采用湿法刻蚀工艺去除所述第二掩膜层303。由于在去除所述第二硬掩膜层303的之前，去除了位于第一区域101顶部的部分第二硬掩膜层303，使得所述第一伪栅结构201顶部的第一硬掩膜层302的厚度与第二伪栅结构顶部的第二硬掩膜层303的厚度相同，在去除所述第二掩膜层303以及位于所述第一伪栅结构201顶部的部分第一硬掩膜层302的过程中，所述第一区域101和第二区域102上需要刻蚀的SiN的量是相同的，不会对第二伪栅结构202以及第二伪栅结构202两侧的内侧墙301、隔离侧墙310造成过刻蚀，从而使所述内侧墙301、隔离侧墙310的高度与第二伪栅结构202的高度相同，在后续对介质材料进行平坦化而形成介质层的过程中所述第二伪栅结构202两侧的内侧墙301、隔离侧墙310能够提供较好的平坦化停止层作用，避免造成第二区域102上的第二伪栅结构202的高度下降。
并且，去除所述第一伪栅结构201顶部的部分第二硬掩膜层303之后，降低了第一区域101上需要刻蚀去除的第二硬掩膜层303的量，从而可以减少刻蚀时间提高形成CMOS形成过程的效率。
所述第一应力层701和第二应力层702的材料为氮化硅，形成工艺为热化学气相沉积或者等离子体化学气相沉积。所述第一区域101上待形成的晶体管为NMOS晶体管，所述第一应力层701具有张应力，能够对NMOS晶体管的沟道区域提供张应力作用，可以提高NMOS晶体管的沟道区域内电子的迁移率，从而提高NMOS晶体管的性能；所述第二区域102上待形成的晶体管为PMOS晶体管，所述第二应力层702具有压应力，能够对PMOS晶体管的沟道区域提供压应力作用，可以提高PMOS晶体管的沟道区域内空穴的迁移率，从而可以提高PMOS晶体管的性能。
具体的，可以首先在第一区域101和第二区域102上方沉积一层具有张应力的应力层，然后通过反应离子刻蚀方法，去除第二区域102上的张应力层，形成位于第一区域101上的第一应力层701，然后在第二区域102上沉积形成具有压应力的第二应力层702。
所述第一应力层701和第二应力层702同时还可以作为后续在第一掺杂区410和第二掺杂区420表面形成金属插塞的刻蚀阻挡层。
由于在形成所述第一应力层701和第二应力层702之前，去除了第一区域101和第二区域102上的第二硬掩膜层303（请参考图10）和第一伪栅结构201顶部的部分第一硬掩膜层302，降低了第一应力层701与待形成的NMOS晶体管的沟道区域之间的距离、第二应力层702与待形成的PMOS晶体管的沟道区域之间的距离，从而提高了所述第一应力层701和第二应力层702对晶体管的应力作用效果，可以进一步提高晶体管的性能。
请参考图12，在所述半导体衬底100、第一应力层701、第二应力层702表面形成介质层800，所述介质层800的表面与第一伪栅结构201、第二伪栅结构202的顶部表面齐平；去除所述第一伪栅结构201和第二伪栅结构202，形成第一栅极结构801和第二栅极结构802。
具体的，形成所述介质层800的方法包括：采用化学气相沉积工艺在所述半导体衬底100、第一应力层701、第二应力层702表面形成介质材料层，以所述第一伪栅极212顶部表面和第二伪栅极222顶部表面作为停止层，采用化学机械掩膜工艺，对所述介质材料层进行平坦化，形成表面与第一伪栅结构201、第二伪栅结构202的顶部表面齐平的介质层800。
所述介质层800的材料为氧化硅。在进行所述平坦化的过程中，所述第一伪栅结构201和第二伪栅结构202顶部的第一应力层701和第二应力层702作为研磨阻挡层，同时第一伪栅结构两侧的内侧墙301和部分第一硬掩膜层302、以及第二伪栅结构202两侧的内侧墙301、隔离侧墙310也作为研磨停止层，使最终形成的介质层800的表面与第一伪栅结构201和第二伪栅结构202（请参考图11）的表面齐平。与现有技术相比，本实施例中，所述第二区域102上的第二伪栅结构202（请参考图11）的高度与其两侧的内侧墙301、隔离侧墙310齐平，所以在对介质材料进行平坦化的过程中，所述内侧墙301、隔离侧墙310能起到较好的停止作用，避免研磨过程中对第二伪栅结构造成损失，降低后续形成的栅极结构的高度，避免后续第一区域101上形成的第一栅极结构的高度与第二区域102上形成的第二栅极结构的高度不相同，从而可以提高形成的CMOS晶体管的性能。
形成所述第一栅极结构801和第二栅极结构802的方法包括：去除所述第一伪栅结构201和第二伪栅结构202（请参考图11），形成凹槽，在所述凹槽内壁表面和介质层800表面形成栅介质材料层，和位于所述栅介质材料层表面并填充满所述凹槽的栅极材料层，以所述介质层800为停止层，对所述栅介质材料层和栅极材料层进行平坦化，去除位于介质层800表面的部分栅介质材料层和栅极材料层，形成位于第一区域101上的第一栅极结构801和位于第二区域102上的第二栅极结构802。
所述第一栅极结构801包括第一栅介质层811和位于所述第一栅介质层811表面的填充满凹槽的第一栅极812；所述第二栅极结构802包括第二栅介质层821和位于所述第二栅介质层821表面的填充满凹槽的第二栅极822。
本实施例中，采用湿法刻蚀工艺去除所述第一伪栅结构201和第二伪栅结构202（请参考图11）。可以采用四甲基氢氧化铵(TMAH)刻蚀去除所述第一伪栅极212和第二伪栅极202，采用HF溶液去除第一伪栅介质层211和第二伪栅介质层221。在采用湿法刻蚀工艺去除所述第一伪栅结构201和第二伪栅结构202的过程中，所述HF溶液对介质层202也存在一定的腐蚀作用，但是由于所述第一区域101上的部分第一硬掩膜层302和内侧墙301以及第二区域102上的内侧墙301和隔离侧墙310的存在，可以较好的保持去除所述第一伪栅结构201和第二伪栅结构202后形成的凹槽的形貌，使最终形成的第一栅极结构801和第二栅极结构802的高度相同，且具有较好的形貌，从而提高CMOS晶体管的性能。
所述第一栅介质层811和第二栅介质层812的材料为HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4或HfAlO2。所述第一栅极812和第二栅极822的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi。
本实施例的形成CMOS晶体管的方法，使第一区域101上形成的第一栅极结构的高度与第二区域102上形成的第二栅极结构的高度相同，并且提高了第二栅极结构的形貌，从而可以提高形成的CMOS晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一伪栅结构、位于所述第一伪栅结构两侧侧壁表面的第一侧墙、位于所述第一伪栅结构上的第一硬掩膜层、位于所述第一伪栅结构两侧的半导体衬底内的第一掺杂区，第二区域上形成有第二伪栅结构以及位于所述第二伪栅结构两侧侧壁表面的第二侧墙和位于所述第二伪栅结构两侧的半导体衬底内的第二掺杂区；
在所述第一硬掩膜层和第二伪栅结构上形成第二硬掩膜层，所述第一伪栅结构顶部的第二硬掩膜层的表面高于第二伪栅极顶部的第二硬掩膜层的表面；
在所述半导体衬底表面形成覆盖第二硬掩膜层的填充层，以及位于第二区域上的部分填充层表面的掩膜层；
刻蚀第一区域上的部分厚度的填充层以及位于第一伪栅结构顶部的部分第二硬掩膜层；
去除填充层、掩膜层和第二硬掩膜层，形成覆盖所述第一伪栅结构的第一应力层和覆盖第二伪栅结构的第二应力层。
2.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述填充层的材料为底部抗反射材料或有机硅氧烷材料。
3.根据权利要求2所述的CMOS晶体管的形成方法，其特征在于，所述填充层的厚度为
4.根据权利要求2所述的CMOS晶体管的形成方法，其特征在于，所述掩膜层的材料为光刻胶。
5.根据权利要求4所述的CMOS晶体管的形成方法，其特征在于，所述掩膜层的厚度为
6.根据权利要求4所述的CMOS晶体管的形成方法，其特征在于，采用湿法刻蚀工艺去除所述填充层和掩膜层，所述刻蚀溶液为硫酸和H2O2的混合溶液。
7.根据权利要求1所述的CMOS晶体管的形成方法，所述第一侧墙包括位于第一伪栅结构侧壁表面的内侧墙；所述第二侧墙包括位于所述第二伪栅结构侧壁表面的内侧墙和位于所述内侧墙表面的隔离侧墙。
8.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一硬掩膜层的材料为氮化硅、第二硬掩膜层的材料为氮化硅。
9.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用反应离子刻蚀工艺刻蚀所述部分厚度的填充层以及位于第一伪栅结构顶部的部分第二硬掩膜层。
10.根据权利要求9所述的CMOS晶体管的形成方法，其特征在于，还包括刻蚀部分位于第一伪栅结构顶部的部分厚度的第一硬掩膜层。
11.根据权利要求10所述的CMOS晶体管的形成方法，其特征在于，刻蚀第一伪栅结构顶部的部分第二硬掩膜层之后，所述第一伪栅结构顶部剩余的第一硬掩膜层的厚度为
12.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二掺杂区的形成方法包括：在形成所述第一伪栅结构表面的第一硬掩膜层之后，刻蚀所述第二栅极结构两侧的部分半导体衬底的第二区域，形成沟槽；在所述沟槽内填充半导体材料，形成第二掺杂区。
13.根据权利要求12所述的CMOS晶体管的形成方法，其特征在于，所述半导体材料为SiGe。
14.根据权利要求13所述的CMOS晶体管的形成方法，其特征在于，所述第二掺杂区内掺杂有P型离子。
15.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第二硬掩膜层暴露出所述第一掺杂区和第二掺杂区的表面。
16.根据权利要求15所述的CMOS晶体管的形成方法，其特征在于，还包括：以所述第二硬掩膜层为掩膜，在所述第一掺杂区表面形成第一金属硅化物层，在所述第二掺杂区表面形成第二金属硅化物层。
17.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，还包括：在所述半导体衬底、第一应力层、第二应力层表面形成介质材料层，以所述第一伪栅极顶部表面和第二伪栅极顶部表面作为停止层，对所述介质材料层进行平坦化，形成表面与第一伪栅结构、第二伪栅结构的顶部表面齐平的介质层。
18.根据权利要求17所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层的材料为氮化硅，所述第一应力层具有张应力；所述第二应力层的材料为氮化硅，所述第二应力层具有压应力。
19.根据权利要求18所述的CMOS晶体管的形成方法，其特征在于，还包括：去除所述第一伪栅结构和第二伪栅结构，形成凹槽，在所述第一区域上的凹槽内形成第一栅极结构，在所述第二区域上的凹槽内形成第二栅极结构。
CN201310456090.0A 2013-09-29 2013-09-29 Cmos晶体管的形成方法 Active CN104517901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310456090.0A CN104517901B (zh) 2013-09-29 2013-09-29 Cmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310456090.0A CN104517901B (zh) 2013-09-29 2013-09-29 Cmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104517901A true CN104517901A (zh) 2015-04-15
CN104517901B CN104517901B (zh) 2017-09-22

Family

ID=52793006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310456090.0A Active CN104517901B (zh) 2013-09-29 2013-09-29 Cmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104517901B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161414A (zh) * 2015-08-11 2015-12-16 上海华力微电子有限公司 栅极硬掩模层的去除方法
CN105321884A (zh) * 2015-10-19 2016-02-10 上海华力微电子有限公司 金属栅极器件形成方法
CN106920839A (zh) * 2015-12-25 2017-07-04 联华电子股份有限公司 半导体元件及其制作方法
CN109560046A (zh) * 2017-09-26 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109727855A (zh) * 2018-12-29 2019-05-07 上海华力集成电路制造有限公司 锗硅生长后氮化掩膜层的去除方法
CN113363207A (zh) * 2020-03-06 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN116759462A (zh) * 2023-08-22 2023-09-15 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035409A1 (en) * 2003-08-15 2005-02-17 Chih-Hsin Ko Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN101246853A (zh) * 2007-02-14 2008-08-20 联华电子股份有限公司 互补式金属氧化物半导体晶体管的制作方法及其结构
US20100078689A1 (en) * 2008-09-30 2010-04-01 Stephan Kronholz Transistor with embedded si/ge material having reduced offset to the channel region
CN102487017A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 应变cmos器件的制作方法
CN102856180A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 一种半导体器件的替代栅集成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035409A1 (en) * 2003-08-15 2005-02-17 Chih-Hsin Ko Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN101246853A (zh) * 2007-02-14 2008-08-20 联华电子股份有限公司 互补式金属氧化物半导体晶体管的制作方法及其结构
US20100078689A1 (en) * 2008-09-30 2010-04-01 Stephan Kronholz Transistor with embedded si/ge material having reduced offset to the channel region
CN102487017A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 应变cmos器件的制作方法
CN102856180A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 一种半导体器件的替代栅集成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161414A (zh) * 2015-08-11 2015-12-16 上海华力微电子有限公司 栅极硬掩模层的去除方法
CN105161414B (zh) * 2015-08-11 2018-11-09 上海华力微电子有限公司 栅极硬掩模层的去除方法
CN105321884A (zh) * 2015-10-19 2016-02-10 上海华力微电子有限公司 金属栅极器件形成方法
CN106920839A (zh) * 2015-12-25 2017-07-04 联华电子股份有限公司 半导体元件及其制作方法
CN106920839B (zh) * 2015-12-25 2021-06-22 联华电子股份有限公司 半导体元件及其制作方法
CN109560046A (zh) * 2017-09-26 2019-04-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109727855A (zh) * 2018-12-29 2019-05-07 上海华力集成电路制造有限公司 锗硅生长后氮化掩膜层的去除方法
CN109727855B (zh) * 2018-12-29 2020-11-24 上海华力集成电路制造有限公司 锗硅生长后氮化掩膜层的去除方法
CN113363207A (zh) * 2020-03-06 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN116759462A (zh) * 2023-08-22 2023-09-15 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法
CN116759462B (zh) * 2023-08-22 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104517901B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US11721746B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
CN107919327B (zh) 半导体结构及其形成方法
US8258587B2 (en) Transistor performance with metal gate
CN108281478B (zh) 半导体结构及其形成方法
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US9437497B2 (en) Method of making a FinFET device
US8836031B2 (en) Electrical isolation structures for ultra-thin semiconductor-on-insulator devices
TW202002280A (zh) 半導體裝置及其形成方法
CN104517901A (zh) Cmos晶体管的形成方法
TW202002301A (zh) 半導體結構形成方法
US20050215016A1 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
CN104810368A (zh) Cmos晶体管及其形成方法
KR102045357B1 (ko) 랩-어라운드형 에피택셜 구조 및 방법
TWI667698B (zh) 半導體元件及其形成方法
US11676869B2 (en) Semiconductor device and manufacturing method thereof
CN104282540A (zh) 晶体管及其形成方法
CN107481933B (zh) 半导体结构及其制造方法
CN106952816B (zh) 鳍式晶体管的形成方法
US8304349B2 (en) Method to integrate gate etching as all-in-one process for high K metal gate
CN109148296B (zh) 半导体结构及其形成方法
CN104217935A (zh) 晶体管的形成方法
US11043576B2 (en) FinFET device and method
CN104253047A (zh) 晶体管的形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN113809011B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant