CN105161414A - 栅极硬掩模层的去除方法 - Google Patents

栅极硬掩模层的去除方法 Download PDF

Info

Publication number
CN105161414A
CN105161414A CN201510489041.6A CN201510489041A CN105161414A CN 105161414 A CN105161414 A CN 105161414A CN 201510489041 A CN201510489041 A CN 201510489041A CN 105161414 A CN105161414 A CN 105161414A
Authority
CN
China
Prior art keywords
hard mask
mask layer
grid
layer
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510489041.6A
Other languages
English (en)
Other versions
CN105161414B (zh
Inventor
桑宁波
李润领
丁弋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510489041.6A priority Critical patent/CN105161414B/zh
Publication of CN105161414A publication Critical patent/CN105161414A/zh
Application granted granted Critical
Publication of CN105161414B publication Critical patent/CN105161414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种栅极硬掩模层的去除方法，在栅极顶部和侧墙硬掩模层去除前，通过增加一步薄膜沉积和化学机械研磨形成一层保护层，将栅极和栅极两侧的硬掩模层覆盖，仅暴露出栅极顶部的硬掩模层，然后采用热磷酸将栅极顶部的硬掩模层去除，再使用氧气灰化或DHF湿法刻蚀去除保护层，最后通过热磷酸将栅极两侧的硬掩模层减薄或者去除。本发明可以降低在硬掩模去除时对栅极两侧的过刻蚀导致的多晶硅栅的消耗，避免了沟道长度变小导致的器件参数的漂移等影响，提高了器件的可靠性。

Description

栅极硬掩模层的去除方法
技术领域
本发明涉及半导体集成电路的制造技术领域，尤其涉及一种栅极硬掩模层的去除方法。
背景技术
随着半导体小型化系统集成度的提高，金属氧化物半导体(MOS)器件尺寸逐渐减小，但是对器件速度的要求却逐渐提高。载流子迁移率是影响器件速度的一个关键因子，为了提高载流子迁移率，高应力被引入到栅极沟道中，例如采用薄膜本身的高应力的应变工程技术——CESL(接触刻蚀停止层工艺)、SMT(增强应力记忆效应工艺)等，还有通过晶格不匹配产生应力的应变工程技术——锗硅(SiGe)工艺。
锗硅工艺应用到CMOS制造中已经有标准流程：首先在栅极两侧通过刻蚀形成沟槽，然后在沟槽里生长锗硅化物将应力引入到沟道中。由于沟槽的深度要求一般大于40纳米，因此仅靠多晶硅栅是不能够阻挡刻蚀的，需要在多晶硅栅上增加一层硬掩模层作为刻蚀的阻挡层，为了定义锗硅沟槽和栅极沟道的距离，还需要增加一道锗硅硬掩模层来自对准的形成栅极侧墙从而定义距离。在标准流程中，栅极硬掩模层在多晶硅栅刻蚀前沉积，即作为栅极刻蚀的硬掩模层又作为后续锗硅沟槽刻蚀的硬掩模层，保护多晶硅栅不被等离子体损耗，沉积厚度比较厚，而锗硅硬掩模层在多晶硅栅刻蚀完成后沉积，为了定义沟槽和沟道的距离一般不能太厚，因此在锗硅沟槽刻蚀过程中多晶硅栅顶部的锗硅硬掩模一般会过刻蚀。
其次，由于锗硅通常只应用在PMOS区域来增加空穴的载流子迁移率，NMOS区域是不会进行锗硅沟槽的刻蚀和锗硅的生长的，因此NMOS区域的硬掩模层由于没有刻蚀的消耗会比PMOS区域的硬掩模层少，栅极顶部的硬掩模层也会比栅极两侧的硬掩模层厚。上述两层硬掩模层在锗硅沉积完成后都会去除，由于上述硬掩模层厚度的差异，这样就会出现栅极两侧已经被刻蚀干净但是栅极顶部还有硬掩模没被去除，或者PMOS区域已经被刻蚀干净但是NMOS区域还有硬掩模残留，为了将硬掩模层去除干净一般采用过刻蚀，但是过刻蚀会导致多晶硅栅的消耗，已有的数据表明过刻蚀会导致40纳米长的多晶硅栅消耗掉10纳米，最后变为30纳米长，严重影响沟道的长度，使得器件失效。
一些现有的方法能够降低对多晶硅的过刻蚀，比如在多晶硅栅和硬掩模之间增加一层二氧化硅作为缓冲层，但是由于该缓冲层的厚度一般很薄，再厚硬掩模层去除时已经不能阻挡对多晶硅栅的消耗。
因此，需要找到一种在去除栅极硬掩模层时保护多晶硅栅不过刻蚀的方法，从而降低多晶硅栅的消耗。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种栅极硬掩模层的去除方法。
本发明提供的栅极硬掩模层的去除方法，其包括以下步骤：
步骤S01，提供一硅片，所述硅片具有NMOS区域以及PMOS区域，所述NMOS区域具有第一栅极以及第一栅极顶部的第一硬掩模层，所述NMOS区域还覆盖有第二硬掩模层，所述第二硬掩模层还覆盖于所述第一栅极的两侧和第一硬掩模层之上，所述PMOS区域具有第二栅极以及第二栅极顶部的第三硬掩模层、两侧的第四硬掩模层侧墙和第四硬掩模层侧墙两侧的锗硅填充区域；
步骤S02，在所述硅片表面沉积一层保护层；
步骤S03，去除所述第一栅极顶部的第二硬掩模层，露出所述第一栅极顶部的第一硬掩模层和第二栅极顶部的第三硬掩模层；
步骤S04，去除露出的所述第一栅极顶部的第一硬掩模层和第二栅极顶部的第三硬掩模层；
步骤S05，去除所述保护层；
步骤S06，去除所述NMOS区域表面以及第一栅极两侧的第二硬掩模层、第二栅极两侧的第四硬掩模层。
进一步地，步骤S02中所述保护层为ODL(Organicdielectriclayer，有机绝缘层)或二氧化硅。
进一步地，步骤S02包括采用SOC工艺(spinoncarbon，旋涂非晶碳)沉积保护层。
进一步地，步骤S03包括采用化学机械研磨去除所述第一栅极顶部的第二硬掩模层。
进一步地，步骤S04包括采用热磷酸刻蚀去除所述第一硬掩模层和第三硬掩模层。
进一步地，若所述保护层为ODL，则步骤S05采用氧气灰化工艺；若所述保护层为二氧化硅，则步骤S05采用DHF湿法刻蚀(DiluteHydrofluoricAcid，稀氢氟酸湿法刻蚀)去除所述保护层。
进一步地，步骤S06包括采用热磷酸刻蚀去除所述第二硬掩模层和第四硬掩模层。
进一步地，步骤S01中所述第一硬掩模层和第三硬掩模层为多晶硅，所述第二硬掩模层和第四硬掩模层为氮化硅。
进一步地，步骤S01中所述第二硬掩模层和第四硬掩模层通过CVD、PECVD、LPCVD或ALD工艺生长。
本发明提供的栅极硬掩模层的去除方法，在栅极顶部和侧墙硬掩模层去除前，通过增加一步薄膜沉积和化学机械研磨形成一层保护层，将栅极和栅极两侧的硬掩模层覆盖，仅暴露出栅极顶部的硬掩模层，然后采用热磷酸将栅极顶部的硬掩模层去除，再使用氧气灰化工艺或DHF湿法刻蚀去除保护层，最后通过热磷酸将栅极两侧的硬掩模层减薄或者去除。本发明可以降低在硬掩模去除时对栅极两侧的过刻蚀导致的多晶硅栅的消耗，避免了沟道长度变小导致的器件参数的漂移等影响，提高了器件的可靠性。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1是本发明栅极硬掩模层去除方法的流程示意图；
图2至图7是本发明栅极硬掩模层的去除方法的各步骤结构示意图。
具体实施方式
请同时参阅图1至图7，本实施例的栅极硬掩模层的去除方法具体包括以下步骤：
步骤S01，如图2所示，提供一硅片，硅片具有NMOS区域以及PMOS区域，NMOS区域具有第一栅极11以及第一栅极11顶部的第一硬掩模层12，NMOS区域还覆盖有第二硬掩模层13，第二硬掩模层13还覆盖于第一栅极11的两侧和第一硬掩模层12之上，PMOS区域具有第二栅极21以及第二栅极21顶部的第三硬掩模层22、两侧的第四硬掩模层23侧墙和第四硬掩模层23侧墙两侧的锗硅填充区域24。
其中，本实施例中的第一硬掩模层和第三硬掩模层采用多晶硅，第二硬掩模层和第四硬掩模层采用氮化硅。第二硬掩模层和第四硬掩模层较佳地通过CVD、PECVD、LPCVD或ALD工艺生长，以具有较高的台阶覆盖性，对DHF等化学溶液也具有较高的刻蚀阻抗。
本步骤中所述硅片可以通过现有标准工艺制得，本发明的发明点在于后续硬掩模层的去除方法，因此，本步骤采用的任何现有技术来得到所述的硅片，均在本发明的保护范围之内。具体地，本步骤可以包括：
步骤S011，制作NMOS区域：提供一个完成浅沟槽隔离、阱注入、栅极氧化层沉积、多晶硅栅沉积的硅片，多晶硅的厚度为70纳米，然后在多晶硅栅上采用等离子体化学气相沉积工艺沉积一层35纳米厚的氮化硅层作为第一栅极的第一硬掩模层，继续沉积非晶碳层、BARC、PR等薄膜进行光刻并完成第一栅极的刻蚀，该步骤中第一栅极顶部的氮化硅极少消耗，刻蚀完成后氮化硅的厚度在33纳米以上；
步骤S012，继续完成Spacer、LDD等离子注入工艺，开始PMOS区域锗硅工艺的实施：采用原子层沉积工艺沉积一层9纳米厚的氮化硅层，第二栅极两侧和第二栅极两侧的源漏上的厚度都为9纳米，第二栅极顶部的厚度为两层氮化硅的厚度之和为42纳米，继续沉积BARC、PR等定义出PMOS区域，利用各向异性的干法刻蚀PMOS区域，将PMOS区域第二栅极两侧源漏上的氮化硅刻蚀，并将源漏区域刻蚀出深度为40纳米的U型沟槽，第二栅极两侧氮化硅被极少消耗，厚度为7.5纳米，第二栅极顶部的厚度为30纳米；
步骤S013，采用灰化工艺将PR剥离，这时NMOS区域第一栅极顶部的氮化硅厚度为33纳米，第一栅极两侧和第一栅极两侧的源漏上的氮化硅厚度为9纳米；PMOS区域的第二栅极顶部的氮化硅厚度为30纳米，第二栅极两侧的氮化硅厚度为7.5纳米；
步骤S014，采用气相外延完成PMOS区域锗硅的生长，本实施例中锗的浓度为35％，锗硅的厚度为55纳米。
步骤S02，如图3所示，在硅片表面沉积一层保护层3。
其中，本实施例中的保护层可以是ODL或二氧化硅，厚度为130纳米，沉积工艺较佳地为SOC旋涂工艺，采用本实施例的保护层，能够将衬底高低起伏的形貌平整化，旋涂凝胶法使得保护层与氮化硅具有有较高的刻蚀选择比，有较好的填孔能力，并且易去除，通过氧气灰化工艺或DHF湿法刻蚀即可剥离。其中，本实施例的旋转涂胶可以是静态涂胶也可以是动态涂胶。
步骤S03，如图4所示，去除第一栅极11顶部的第二硬掩模层13，露出第一栅极11顶部的第一硬掩模层12和第二栅极21顶部的第三硬掩模层22。
其中，本实施例采用化学机械研磨，磨平第一栅极顶部的第二硬掩模层13氮化硅以及保护层3，研磨终止于第一栅极顶部的第一硬掩模层和第二栅极顶部的第三硬掩模层，从而露出该第一硬掩模层多晶硅和第三硬掩模层多晶硅。
步骤S04，如图5所示，去除露出的第一栅极11顶部的第一硬掩模层12和第二栅极21顶部的第三硬掩模层22。
其中，本步骤采用热磷酸刻蚀工艺，将露出的第一硬掩模层和第二硬掩模层去除，本实施例中热磷酸的刻蚀时间为300s。
步骤S05，如图6所示，去除保护层3。
其中，若保护层采用ODL，则本步骤采用氧气灰化工艺去除ODL保护层，具体地工艺为，氧气流量为500-1500sccm，工艺温度为200℃，功率为300W；若保护层采用二氧化硅，则步骤采用DHF湿法刻蚀工艺去除该二氧化硅层。
步骤S06，如图7所示，去除NMOS区域表面以及第一栅极11两侧的第二硬掩模层13、第二栅极21两侧的第四硬掩模层23。
其中，本步骤采用热磷酸刻蚀工艺，去除第二硬掩模层和第四硬掩模层，本实施例中热磷酸的刻蚀时间为50s。
实际应用中，第一栅极顶部的多晶硅和氮化硅硬掩模总厚度为刻蚀多晶硅栅的过程中对氮化硅硬掩模的消耗在第二栅极顶部和两侧的氮化硅硬掩模厚度为刻蚀锗硅沟槽后第二栅极顶部氮化硅硬掩模的消耗为因此第一栅极顶部的两层硬掩模层总厚度为第一栅极和第二栅极两侧的硬掩模厚度为
本实施例在栅极顶部和侧墙硬掩模层去除前，通过增加一步薄膜沉积和化学机械研磨形成一层保护层，将栅极和栅极两侧的硬掩模层覆盖，仅暴露出栅极顶部的硬掩模层，然后采用热磷酸将栅极顶部的硬掩模层去除，再使用氧气灰化或DHF湿法刻蚀去除保护层，最后通过热磷酸将栅极两侧的硬掩模层减薄或者去除。可以降低在硬掩模去除时对栅极两侧的过刻蚀导致的多晶硅栅的消耗，避免了沟道长度变小导致的器件参数的漂移等影响，提高了器件的可靠性。
实际应用中，可以继续后续源漏注入、镍硅、Contact接触孔等步骤，以完成MOS器件的制造。

Claims (9)

1.一种栅极硬掩模层的去除方法，其特征在于，其包括以下步骤：
步骤S01，提供一硅片，所述硅片具有NMOS区域以及PMOS区域，所述NMOS区域具有第一栅极以及第一栅极顶部的第一硬掩模层，所述NMOS区域还覆盖有第二硬掩模层，所述第二硬掩模层还覆盖于所述第一栅极的两侧和第一硬掩模层之上，所述PMOS区域具有第二栅极以及第二栅极顶部的第三硬掩模层、两侧的第四硬掩模层侧墙和第四硬掩模层侧墙两侧的锗硅填充区域；
步骤S02，在所述硅片表面沉积一层保护层；
步骤S03，去除所述第一栅极顶部的第二硬掩模层，露出所述第一栅极顶部的第一硬掩模层和第二栅极顶部的第三硬掩模层；
步骤S04，去除露出的所述第一栅极顶部的第一硬掩模层和第二栅极顶部的第三硬掩模层；
步骤S05，去除所述保护层；
步骤S06，去除所述NMOS区域表面以及第一栅极两侧的第二硬掩模层、第二栅极两侧的第四硬掩模层。
2.根据权利要求1所述的栅极硬掩模层的去除方法，其特征在于：步骤S02中所述保护层为ODL或二氧化硅。
3.根据权利要求2所述的栅极硬掩模层的去除方法，其特征在于：步骤S02包括采用SOC工艺沉积保护层。
4.根据权利要求2所述的栅极硬掩模层的去除方法，其特征在于：若所述保护层为ODL，则步骤S05采用氧气灰化工艺；若所述保护层为二氧化硅，则步骤S05采用DHF湿法刻蚀去除所述保护层。
5.根据权利要求1至4任一项所述的栅极硬掩模层的去除方法，其特征在于：步骤S03包括采用化学机械研磨去除所述第一栅极顶部的第二硬掩模层。
6.根据权利要求1至4任一项所述的栅极硬掩模层的去除方法，其特征在于：步骤S04包括采用热磷酸刻蚀去除所述第一硬掩模层和第三硬掩模层。
7.根据权利要求1至4任一项所述的栅极硬掩模层的去除方法，其特征在于：步骤S06包括采用热磷酸刻蚀去除所述第二硬掩模层和第四硬掩模层。
8.根据权利要求1至4任一项所述的栅极硬掩模层的去除方法，其特征在于：步骤S01中所述第一硬掩模层和第三硬掩模层为多晶硅，所述第二硬掩模层和第四硬掩模层为氮化硅。
9.根据权利要求8所述的栅极硬掩模层的去除方法，其特征在于：步骤S01中所述第二硬掩模层和第四硬掩模层通过CVD、PECVD、LPCVD或ALD工艺生长。
CN201510489041.6A 2015-08-11 2015-08-11 栅极硬掩模层的去除方法 Active CN105161414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510489041.6A CN105161414B (zh) 2015-08-11 2015-08-11 栅极硬掩模层的去除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510489041.6A CN105161414B (zh) 2015-08-11 2015-08-11 栅极硬掩模层的去除方法

Publications (2)

Publication Number Publication Date
CN105161414A true CN105161414A (zh) 2015-12-16
CN105161414B CN105161414B (zh) 2018-11-09

Family

ID=54802233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510489041.6A Active CN105161414B (zh) 2015-08-11 2015-08-11 栅极硬掩模层的去除方法

Country Status (1)

Country Link
CN (1) CN105161414B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727855A (zh) * 2018-12-29 2019-05-07 上海华力集成电路制造有限公司 锗硅生长后氮化掩膜层的去除方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284968A1 (en) * 2010-05-19 2011-11-24 Kwang-Wook Lee Semiconductor devices including gate structure and method of fabricating the same
CN104425373A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
CN104517901A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN104752184A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284968A1 (en) * 2010-05-19 2011-11-24 Kwang-Wook Lee Semiconductor devices including gate structure and method of fabricating the same
CN104425373A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
CN104517901A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN104752184A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727855A (zh) * 2018-12-29 2019-05-07 上海华力集成电路制造有限公司 锗硅生长后氮化掩膜层的去除方法
CN109727855B (zh) * 2018-12-29 2020-11-24 上海华力集成电路制造有限公司 锗硅生长后氮化掩膜层的去除方法

Also Published As

Publication number Publication date
CN105161414B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
US7696045B2 (en) Method of manufacturing semiconductor device
US20090057846A1 (en) Method to fabricate adjacent silicon fins of differing heights
US7973389B2 (en) Isolated tri-gate transistor fabricated on bulk substrate
US6475916B1 (en) Method of patterning gate electrode with ultra-thin gate dielectric
US6306723B1 (en) Method to form shallow trench isolations without a chemical mechanical polish
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
US6897122B1 (en) Wide neck shallow trench isolation region to prevent strain relaxation at shallow trench isolation region edges
JP4834304B2 (ja) 半導体素子の製造方法
CN110277313B (zh) 侧墙的制造方法
CN105914178A (zh) 浅沟槽隔离结构的制作方法
CN105161414A (zh) 栅极硬掩模层的去除方法
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN103839868A (zh) 浅沟槽隔离结构的制作方法
US20090108306A1 (en) Uniform recess of a material in a trench independent of incoming topography
CN112928023B (zh) 半导体结构及其形成方法
CN105304570A (zh) 一种去除栅极硬掩膜层的方法
KR20080000785A (ko) 낸드 플래시 메모리 소자의 제조 방법
CN103531471B (zh) 一种mosfet及其制备方法
CN112928024B (zh) 半导体结构及其形成方法
CN109585358B (zh) 一种形成浅沟槽隔离的方法
KR100525912B1 (ko) 반도체 소자의 제조 방법
CN103915390A (zh) 具有公共栅极的光子器件和cmos器件及其制造方法
CN106910706B (zh) 一种半导体器件的制造方法
CN105826236A (zh) 半导体结构及其形成方法
KR0175035B1 (ko) 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant