CN103915390A - 具有公共栅极的光子器件和cmos器件及其制造方法 - Google Patents

具有公共栅极的光子器件和cmos器件及其制造方法 Download PDF

Info

Publication number
CN103915390A
CN103915390A CN201410005731.5A CN201410005731A CN103915390A CN 103915390 A CN103915390 A CN 103915390A CN 201410005731 A CN201410005731 A CN 201410005731A CN 103915390 A CN103915390 A CN 103915390A
Authority
CN
China
Prior art keywords
grid
device part
germanium
metal
cmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410005731.5A
Other languages
English (en)
Other versions
CN103915390B (zh
Inventor
S·阿塞法
W·M·J·格林
S·M·尚克
Y·A·弗拉索夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/736,672 external-priority patent/US8796747B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103915390A publication Critical patent/CN103915390A/zh
Application granted granted Critical
Publication of CN103915390B publication Critical patent/CN103915390B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有公共栅极的光子器件和CMOS器件及其制造方法。一种具有光子器件和CMOS器件的半导体芯片，其包括在半导体芯片上的光子器件部分和CMOS器件部分；在CMOS器件部分上的金属或多晶硅栅极，所述金属或多晶硅栅极具有向所述光子器件部分延伸的栅极延伸；锗栅极，在所述光子器件部分上，以便所述锗栅极与所述金属或多晶硅栅极共面，所述锗栅极具有向所述CMOS器件部分延伸的栅极延伸，所述锗栅极延伸和金属或多晶硅栅极延伸接合在一起以形成公共栅极；在所述锗栅极和所述金属或多晶硅栅极上形成的间隔物；以及在锗栅极上形成的氮化物包封。还公开了关于制造半导体芯片的方法。

Description

具有公共栅极的光子器件和CMOS器件及其制造方法
技术领域
示范性实施例一般地涉及集成电路的处理，以及更具体地，涉及集成到集成电路的处理中的光子器件的处理。
背景技术
光学互连提供了优于先进的微电子装置领域的电路的显著优点。光学互连系统的一个可能的实施例基于绝缘体上硅（SOI）技术，其中在与其他互补金属氧化物半导体（CMOS）电路元件（例如，场效应晶体管（FET）、电容器、电阻器等等）相同的薄硅层上形成光波导。光源产生在这些光波导中传播的光学信号（例如，光脉冲）。光检测器将光信号转化为电信号。
锗生长所要求的另外的热预算、锗可以承受的最高温度、交叉污染问题、锗掺杂问题、锗钝化问题以及当与常规用于垂直接触的金属材料配对时锗倾向于形成非欧姆接触的问题，将锗与常规CMOS工艺的集成复杂化。作为结果，存在对结构和工艺集成方案的需要，该结构和集成方案能够克服部分或者所有这些问题并允许以兼容常规CMOS处理的方式有效制造波导和锗光检测器。
发明内容
通过根据示范性实施例的第一方面提供的用于形成具有公共栅极的光子器件和CMOS器件的方法获得上述和下文中的示范性实施例的各种优点和目的。该方法包括：在要分别制造光子器件和CMOS器件的半导体芯片上限定光子器件部分和CMOS器件部分；在CMOS器件部分上形成金属或多晶硅栅极材料；在光子器件部分上以及金属或者在CMOS器件部分上的多晶硅栅极材料上沉积锗；平整化锗以形成锗和金属或多晶硅栅极材料的共面层；蚀刻锗以限定在光子部分上的栅极并限定向CMOS器件部分延伸的栅极延伸；蚀刻所述金属或多晶硅栅极材料以限定在CMOS器件部分上的栅极并限定向光子器件部分延伸并与来自所述锗栅极部分的栅极延伸接合的栅极延伸，其中各接合的栅极延伸在光子器件部分和CMOS器件部分之间形成公共栅极；在锗栅极和金属或多晶硅栅极上形成间隔物；用氮化物包封所述锗栅极；以及加热光子器件部分以使锗栅极熔化并结晶。
根据示范性实施例的第二方面，提供了一种用于形成具有公共栅极的光子器件和CMOS器件的方法。该方法包括：在要分别制造光子器件和CMOS器件的半导体芯片上限定光子器件部分和CMOS器件部分；在CMOS器件部分上形成金属或多晶硅栅极材料；在光子器件部分上以及在CMOS器件部分上的金属或多晶硅栅极材料上沉积锗；平整化所述锗以形成锗和金属或多晶硅栅极材料的共面层；蚀刻所述锗以在光子部分上限定栅极；蚀刻金属或多晶硅栅极材料以在CMOS器件部分上限定栅极；在锗栅极和金属或多晶硅栅极上形成间隔物；用氮化物包封锗栅极；以及加热光子器件部分以使所述锗栅极熔化并结晶。
根据示范性实施例的第三方面，提供了一种具有光子器件和CMOS器件的半导体芯片，其包括在半导体芯片上的光子器件部分和CMOS器件部分；在CMOS器件部分上的金属或多晶硅栅极，所述金属或多晶硅栅极具有向光子器件部分延伸的栅极延伸；锗栅极，在光子器件部分上，以便所述锗栅极与所述金属或多晶硅栅极共面，所述锗栅极具有向所述CMOS器件部分延伸的栅极延伸，所述锗栅极延伸和金属或多晶硅栅极延伸接合在一起以形成公共栅极；在所述锗栅极和所述金属或多晶硅栅极上形成的间隔物；以及在所述锗栅极上形成的氮化物封装。
根据本发明的第二方面，提供了一种具有在相同的半导体芯片上的光子器件和CMOS器件的半导体芯片，其包括在半导体芯片上的光子器件部分和CMOS器件部分；在CMOS器件部分上的金属或多晶硅栅极，所述金属或多晶硅栅极具有向所述光子器件部分延伸的栅极延伸；锗栅极，在所述光子器件部分上以便所述锗栅极与所述金属或多晶硅栅极共面，所述锗栅极具有向CMOS器件部分延伸的栅极延伸，所述锗栅极延伸和金属或多晶硅栅极延伸接合在一起以形成公共栅极；仅在所述锗栅极上形成的氮化物包封；以及在所述光子器件部分和所述CMOS器件部分之间的隔离区域，以便所述公共栅极在所述隔离区域上。
附图说明
示范性实施例的特征是新颖的并且通过附加权利要求详细列出了示范性实施例的元件特征。附图仅用于说明目的并且没有按比例绘出。通过参考随后联系附图的详细说明，可以最好地理解示范性实施例的组织和操作方法：
图1示出了光子器件和CMOS器件的中间半导体结构的顶视图；
图2示出了图1中的结构沿图1中的线2-2方向的截面图；
图3A到10A和3B到10B示出了用于制备图1中的结构的示范性方法，其中“A”图为沿图1中的A-A方向获得的光子器件的截面图并且“B”图为沿图1中的B-B方向获得的CMOS器件部分的截面图并且其中：
图3A示出了在光子器件部分上的氮化物层并且图3B示出了在CMOS器件部分上的金属或者多晶硅栅极材料以及在金属或者多晶硅栅极材料上的氮化物层；
图4A和4B示出了在光子器件部分和CMOS器件部分上的构图后的光致抗蚀剂层；
图5A和5B示出了通过在构图后的光致抗蚀剂层中的孔的氮化物层的部分蚀刻；
图6A和6B示出了在光子器件部分和CMOS器件部分上的锗层；
图7A和7B示出了在光子器件部分上的锗层的平整化以便与在CMOS器件部分上的金属或者多晶硅栅极材料共面；
图8A示出了在光子器件部分上的锗栅极的构图并且图8B示出了在CMOS器件部分上的金属或者多晶硅栅极的构图；
图9A示出了在光子器件部分上的锗栅极的上的间隔物的形成并且图9B示出了在CMOS器件部分上的金属或者多晶硅栅极的上的间隔物的形成；
图10A示出了在光子器件部分上的锗栅极的包封并且图10A和10B示出了在光子器件部分和CMOS器件部分上的层间介质的形成；
图11A到15A和11B到15B示出了用于沉积锗层的用于制备半导体结构的可选方法，其中“A”图为在图1中的A-A方向上获得的光子器件的截面图并且“B”图为在图1中的B-B方向上获得的CMOS器件部分的截面图并且其中：
图11A示出了在光子器件部分上的氮化物层以及在氮化物层上的氧化物并且图11B示出了在CMOS器件部分上的金属或者多晶硅栅极材料以及在金属或者多晶硅栅极材料上的氮化物层。
图12A和12B示出了在光子器件部分和CMOS器件部分上的构图后的光致抗蚀剂层。
图13A和13B示出了在CMOS器件部分上的氮化物层通过在构图后的光致抗蚀剂层中的孔的部分蚀刻；
图14A和14B示出了在光子器件部分上的氧化物和氮化物层的蚀刻；以及
图15A和15B示出了光致抗蚀剂层的去除。
具体实施方式
用于组合光子结构的现有集成方法旨在分别形成光子器件和CMOS器件，虽然它们两者在相同的半导体芯片上。光子结构指处理、传输、反射、衍射、切换、放大或者感测光的任意半导体结构。光子结构的一个实例可以是用于光学互连的光电二极管以将光电二极管光连接到如另一个光电二极管或者CMOS器件的另一个器件上。
示范性实施例旨在为与CMOS器件的栅极材料共面的光子器件形成锗层并且随后继续以栅极层构图。光子器件和CMOS器件的后续处理具有许多相同步骤。
示范性实施例的另一个特征中，光子器件和CMOS器件具有公共栅极结构。
而示范性实施例对锗光子器件具有特殊的应用，示范性实施例的教导可以用于光子应用的其它材料。优选锗，因为锗处理与硅CMOS处理兼容以便锗光子器件和硅CMOS器件可以在相同的CMOS制造线中处理。也可以使用如III-V族化合物（GaAs、InGaAs、GaP等）的其它材料，但是因为污染而要考虑到标准CMOS工艺可能被III-V族化合物污染，所以不使用相同的CMOS制造线。然而，III-V族制造线可潜在用于制造CMOS栅极多晶硅或金属与用于光子器件的III-V族栅极的公共栅极的潜力。
现在详细参考附图，并且更具体地参考图1，其示出了光子器件12和CMOS器件14的中间结构10的顶视图。中间结构10示出了光子器件12和CMOS器件14共享公共栅极16，其包括锗栅极延伸18和多晶硅或金属栅极延伸20。去除间隔物和任意上部层以示出示范性实施例的公共栅极16。
图2示出了中间结构10的在箭头2-2方向上的截面图。优选在绝缘体上半导体（SOI）衬底22上制造中间结构10，其包括优选为硅的半导体衬底24、优选为掩埋氧化物（BOX）层的绝缘层26以及优选为硅的半导体层28。下文中称半导体层28为硅层28。
构图硅层28以去除部分硅，该部分的硅被绝缘体替代以形成窄沟槽隔离（STI）区域30。剩余的硅部分32、34分别形成用于光子器件12和CMOS器件14的有源区域。光子器件12可以具有在锗栅极64下面的栅极氧化物层36和氮化物层38。锗栅极40可以直接与硅部分32接触。CMOS器件14可以具有在多晶硅或者金属栅极46下面的栅极氧化物层42。
现在详细描述形成光子器件12和CMOS器件14的处理。在随后的描述中，以图1的箭头A-A方向上的截面图示出了光子器件工艺并且以图1的箭头B-B方向上的截面图示出了CMOS器件工艺。因此，所有具有“A”的图都指半导体晶片上将要制造光子器件12的部分并且所有具有“B”的图都指半导体器晶片上将要制造CMOS器件14的部分。
现在参考图3A到10A以及3B到10B，其描述了用于制造光子器件12和CMOS器件14的集成方法的第一示范性方法。图3A和3B始于已经被加工具有硅部分32、34，STI区域30和栅极氧化物36、42的SOI衬底22。用于光子器件部分和CMOS器件部分的阱（未示出）已被注入。可以常规沉积多晶硅或者金属栅极材料（下文称为“栅极材料”）到约1000到2000埃的厚度，构图并且蚀刻以形成栅极材料46。其后，可以在光子器件部分和CMOS器件部分上沉积氮化物层48到100到1000埃优选500埃的厚度。
现在参考图4A和4B，可以在光子器件部分和CMOS器件部分上沉积常规光致抗蚀剂50并且随后构图以形成孔52、54。随后，通过例如常规的反应离子蚀刻（RIE）工艺蚀刻光子器件部分和CMOS器件部分以去除通过孔52暴露的氮化物部分56并且去除通过孔54暴露的栅极介质36上的氮化物部分58。
在通过常规工艺剥离抗蚀剂50之后，在图5A和5B中示出了产生的结构。此时，期望在随后的步骤中沉积锗之前通过常规工艺经由沉积、氧化或者氮化形成约10埃的氧氮化物到栅极材料46以改善锗和栅极材料46之间的界面，此处它们在公共栅极16中接触（图1和2）。可以掩蔽光子部分以避免在光子部分上沉积任意氧氮化物材料。在图1和2中示出了在CMOS部分的栅极材料46上的氧氮化物60。
在可选地形成氧氮化物60之后，光子器件部分和CMOS器件部分可以浸入稀释氢氟酸中以去除通过孔54暴露的栅极氧化物62。可以掩蔽在栅极材料46上的氧氮化物60以防止在稀释氢氟酸处理期间被去除。
然后，可以在光子器件部分和CMOS器件部分上沉积锗层64，如图6A和6B所示。可以通过例如，物理气相沉积或者等离子体增强化学气相沉积方法沉积锗64到约100到2000埃优选约1500埃的厚度。锗优选被沉积为非晶锗并且随后进行结晶化。虽然不是优选的，但是还可以外延沉积锗。
可以常规平整化在光子器件部分和CMOS器件部分上的锗64并且随后通过例如反应离子蚀刻方法蚀刻氮化物层48以将其去除以便锗64与栅极材料46基本在相同高度。在蚀刻氮化物48时会蚀刻少量的锗。可选地，在氮化物层48的蚀刻期间可以掩蔽锗。图7A和7B中示出了产生的结构。在另外的备选中，在栅极材料46上的氮化物层48可以用作用于在参考图8A和8B描述的后面的步骤中形成CMOS栅极的硬掩模，从而消除对紧随锗的平整化之后去除氮化物层48的要求。然而，在硅化物形成之前必须去除氮化物硬掩模。
现在参考图8A和8B，通过例如反应离子蚀刻构图并且蚀刻锗64和氮化物层48以在光子器件部分上形成栅极66。同样，可以通过例如反应离子蚀刻构图并且蚀刻栅极材料46以在CMOS器件部分上形成栅极68。另外，可以通过例如反应离子蚀刻构图并蚀刻包括锗栅极延伸18和多晶硅或金属栅极延伸20的公共栅极16（图1中示出）。可以一起或者分别蚀刻并构图所有的光子栅极66、CMOS栅极68和公共栅极16。然而，分别蚀刻可以提供例如侧壁轮廓的蚀刻轮廓和光滑度以及进入到下层材料中的过蚀刻的更好控制。图8A和8B的顶视图将示出在图1中示出的中间结构10。
现在参考图9A和9B，可以进行附加的常规处理步骤以在光子器件部分上的栅极66上形成第一间隔物70以及在CMOS器件部分上的栅极68上的第一间隔物72。其后，可以进行晕圈和延伸注入（未示出）。然后，可以进行在光子器件部分上的栅极66上的第二间隔物74以及在CMOS器件部分上的栅极68上的第二间隔物76。其后，可以进行源极和漏极注入（未示出）。
最后，如图10A和10B所示，可以沉积等离子体增强化学气相沉积的氮化物78以包封在光子器件部分上的栅极66。可选地可以用多层氧化物和氮化物介质叠层替代沉积的氮化物78。存在同样熔化锗64的源极/漏极退火，之后是锗64的结晶化。可以构图并蚀刻栅极68以从CMOS器件部分上的栅极68去除等离子体增强化学气相沉积的氮化物78。其后，可以在CMOS器件部分上常规形成硅化物80。然后，处理以沉积层间介质82继续。可以进行如向栅极66和68形成接触的另外的常规处理步骤，但是为了清楚而没有示出。
图11A到15A和11B到15B中公开了第二示范性实施例，其中利用牺牲氧化物层改善锗/栅极材料界面。
如图11A和11B所示，第二示范性实施例的开始类似于第一示范性实施例。既，CMOS器件部分包括限定的栅极材料46和上部氮化物层48，如前面参考图3B的描述。光子器件部分还包括氮化物层48，如前面参考图3A的描述。然而，现在光子器件部分附加地具有氧化物层86，其被常规沉积并平整化为与CMOS器件部分上的氮化物层48的齐平。
现在参考图12A和12B，可以在光子器件部分和CMOS器件部分上沉积常规光致抗蚀剂88并且随后构图以形成孔90、92、96。其后，向例如对氮化物具有选择性的常规反应离子蚀刻工艺的蚀刻剂暴露光子器件部分和CMOS器件部分以去除通过孔90暴露的氮化物部分94。穿过孔92、96的氧化物86相对不受去除氮化物部分94的反应离子蚀刻工艺的影响。图13A和13B中示出了产生的结构。
然后，可以向例如对氧化物具有选择性的常规反应离子蚀刻工艺的蚀刻剂暴露光子器件部分和CMOS器件部分以通过孔92和96去除氧化物部分86，接着进行例如对氮化物具有选择性的常规反应离子蚀刻工艺的另一蚀刻工艺以通过孔92和96去除氮化物48，产生在图14A和14B中示出的结构。
其后，如在图15A和15B中所示，常规剥离抗蚀剂88和氧化物86。在氧化物86的氧化物剥离期间，还可以通过孔92去除栅极氧化物36，除非其成分不同于氧化物86，例如氧氮化硅或者高k介质。如图15A中所示，通过孔92已经去除栅极氧化物36。在图15A和15B中示出的结构基本与包括氧氮化物层60的图5A和5B中示出的结构相同，除了在图5A中示出的栅极氧化物62已经被去除之外。第二示范性实施例的处理可以如参考图6A到10A和6B到10B所描述的那样进行。
本领域的技术人员应该明白，对于此公开，在不脱离本发明的精神的范围内可以进行超出这里特别描述的那些实施例的对示范性实施例的其他修改。因此，这样的修改被认为在本发明的范围内并且仅受所附权利要求的限制。

Claims (31)

1.一种用于形成具有公共栅极的光子器件和CMOS器件的方法，包括：
在要分别制造光子器件和CMOS器件的半导体芯片上限定光子器件部分和CMOS器件部分；
在所述CMOS器件部分上形成金属或多晶硅栅极材料；
在所述光子器件部分上以及在所述CMOS器件部分上的所述金属或所述多晶硅栅极材料上沉积锗；
平整化所述锗以形成锗和金属或多晶硅栅极材料的共面层；
蚀刻所述锗以限定在所述光子部分上的栅极以及向所述CMOS器件部分延伸的栅极延伸；
蚀刻所述金属或多晶硅栅极材料以限定在所述CMOS器件部分上的栅极以及向所述光子器件部分延伸并与来自所述锗栅极部分的栅极延伸接合的栅极延伸，其中各接合的栅极延伸形成在所述光子器件部分和CMOS器件部分之间的公共栅极；
在所述锗栅极和金属或多晶硅栅极上形成间隔物；
用氮化物包封所述锗栅极；以及
加热所述光子器件部分以使所述锗栅极熔化并结晶。
2.根据权利要求1的方法，其中在形成金属或多晶硅栅极材料和沉积锗的步骤之间还包括：
在所述光子器件部分和CMOS器件部分上沉积氮化物层；
在所述光子器件部分和CMOS器件部分上的所述氮化物层上沉积氧化物；
平整化所述氧化物以便所述氧化物仅在所述光子器件部分上并且与在所述CMOS器件部分上的所述氮化物层共面；
在所述光子器件部分上的所述氧化物和CMOS器件部分中形成孔；
通过所述孔蚀刻所述氮化物层；以及
去除所述氧化物。
3.根据权利要求1的方法，其中在形成金属或多晶硅栅极材料和沉积锗的步骤之间还包括在所述金属或多晶硅栅极材料的一部分上形成接合层，以便所述接合层促进在所述光子器件部分和CMOS器件部分之间形成公共栅极的各接合的栅极延伸的接合。
4.根据权利要求3的方法，其中所述接合层是氧氮化物。
5.根据权利要求3的方法，其中所述接合层具有约10埃的厚度。
6.根据权利要求1的方法，其中所述半导体芯片包括绝缘体上半导体结构。
7.根据权利要求1的方法，其中在所述光子器件部分和CMOS器件部分之间形成公共栅极的所述各接合的栅极延伸是共面的。
8.一种用于形成具有公共栅极的光子器件和CMOS器件的方法，包括：
在要分别制造光子器件和CMOS器件的半导体芯片上限定光子器件部分和CMOS器件部分；
在所述CMOS器件部分上形成金属或多晶硅栅极材料；
在所述光子器件部分上以及在所述CMOS器件部分上的所述金属或多晶硅栅极材料上沉积锗；
平整化所述锗以形成锗和金属或多晶硅栅极材料的共面层；
蚀刻所述锗以在所述光子部分上限定栅极；
蚀刻所述金属或多晶硅栅极材料以在所述CMOS器件部分上限定栅极；
在所述锗栅极和金属或多晶硅栅极上形成间隔物；
用氮化物包封所述锗栅极；以及
加热所述光子器件部分以使所述锗栅极熔化并结晶。
9.根据权利要求8的方法，其中蚀刻所述锗的所述步骤还包括蚀刻所述锗以限定向所述CMOS器件部分延伸的栅极延伸，并且其中蚀刻所述金属或多晶硅栅极材料的所述步骤还包括蚀刻所述金属或多晶硅栅极材料以限定向所述光子器件部分延伸并与来自所述锗栅极部分的所述栅极延伸接合的栅极延伸，其中各接合的栅极延伸在所述光子器件部分和CMOS器件部分之间形成公共栅极。
10.根据权利要求8的方法，其中在形成金属或多晶硅栅极材料和沉积锗的步骤之间还包括：
在所述光子器件部分和CMOS器件部分上沉积氮化物层；
在所述光子器件部分和CMOS器件部分上的所述氮化物层上沉积氧化物；
平整化所述氧化物，以便所述氧化物仅在所述光子器件部分上并且与在所述CMOS器件部分上的所述氮化物层共面；
在所述光子器件部分上的所述氧化物和CMOS器件部分中形成孔；
通过所述孔蚀刻所述氮化物层；以及
去除所述氧化物。
11.根据权利要求9的方法，其中在形成金属或多晶硅栅极材料和沉积锗的步骤之间还包括在所述金属或多晶硅栅极材料的一部分上形成接合层的步骤，以便所述接合层促进在所述光子器件部分和CMOS器件部分之间形成公共栅极的各接合的栅极延伸的接合。
12.根据权利要求11的方法，其中所述接合层是氧氮化物。
13.根据权利要求11的方法，其中所述接合层具有约10埃的厚度。
14.根据权利要求8的方法，其中所述半导体芯片包括绝缘体上半导体结构。
15.根据权利要求9的方法，其中在所述光子器件部分和CMOS器件部分之间形成公共栅极的所述各接合的栅极延伸是共面的。
16.一种具有光子器件和CMOS器件的半导体芯片，包括：
在半导体芯片上的光子器件部分和CMOS器件部分；
在所述CMOS器件部分上的金属或多晶硅栅极，所述金属或多晶硅栅极具有向所述光子器件部分延伸的栅极延伸；
在所述光子器件部分上的锗栅极，以便所述锗栅极与所述金属或多晶硅栅极共面，所述锗栅极具有向所述CMOS器件部分延伸的栅极延伸，所述锗栅极延伸和金属或多晶硅栅极延伸接合在一起以形成公共栅极；
间隔物，形成在所述锗栅极和所述金属或多晶硅栅极上；以及
氮化物包封，在所述锗栅极上形成。
17.根据权利要求16的半导体芯片，其中在所述光子器件部分和CMOS器件部分之间形成公共栅极的所述各接合的栅极延伸是共面的。
18.根据权利要求16的半导体芯片，还包括在所述锗栅极延伸和金属或多晶硅栅极延伸之间的接合层。
19.根据权利要求18的半导体芯片，其中所述接合层是氧氮化物。
20.根据权利要求18的半导体芯片，其中所述接合层具有约10埃的厚度。
21.根据权利要求16的半导体芯片，其中所述半导体芯片包括绝缘体上半导体结构。
22.根据权利要求16的半导体芯片，其中仅在所述锗栅极上形成所述氮化物封装。
23.根据权利要求16的半导体芯片，其中所述间隔物包括在所述锗栅极和所述金属或多晶硅栅极上形成的第一和第二间隔物。
24.根据权利要求16的半导体芯片，还包括在所述光子器件部分和所述CMOS器件部分之间的隔离区域，以便所述公共栅极在所述隔离区域上。
25.一种具有在相同半导体芯片上的光子器件和CMOS器件的半导体芯片，包括：
在半导体芯片上的光子器件部分和CMOS器件部分；
在所述CMOS器件部分上的金属或多晶硅栅极，所述金属或多晶硅栅极具有向所述光子器件部分延伸的栅极延伸；
锗栅极，在所述光子器件部分上，以便所述锗栅极与所述金属或多晶硅栅极共面，所述锗栅极具有向所述CMOS器件部分延伸的栅极延伸，所述锗栅极延伸和金属或多晶硅栅极延伸接合在一起以形成公共栅极；
氮化物包封，仅在所述锗栅极上形成；以及
隔离区域，在所述光子器件部分和所述CMOS器件部分之间，以便所述公共栅极在所述隔离区域上。
26.根据权利要求25的半导体芯片，其中在所述光子器件部分和CMOS器件部分之间形成公共栅极的各接合的栅极延伸是共面的。
27.根据权利要求25的半导体芯片，还包括在所述栅极延伸和金属或多晶硅栅极延伸之间的接合层。
28.根据权利要求27的半导体芯片，其中所述接合层是氧氮化物。
29.根据权利要求27的半导体芯片，其中所述接合层具有约10埃的厚度。
30.根据权利要求25的半导体芯片，其中所述半导体芯片包括绝缘体上半导体结构。
31.根据权利要求25的半导体芯片，还包括在所述锗栅极和所述金属或多晶硅栅极上形成的第一和第二间隔物。
CN201410005731.5A 2013-01-08 2014-01-07 具有公共栅极的光子器件和cmos器件及其制造方法 Expired - Fee Related CN103915390B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/736672 2013-01-08
US13/736,672 US8796747B2 (en) 2013-01-08 2013-01-08 Photonics device and CMOS device having a common gate
US14/015,493 US9059025B2 (en) 2013-01-08 2013-08-30 Photonics device and CMOS device having a common gate
US14/015493 2013-08-30

Publications (2)

Publication Number Publication Date
CN103915390A true CN103915390A (zh) 2014-07-09
CN103915390B CN103915390B (zh) 2016-09-07

Family

ID=51040979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410005731.5A Expired - Fee Related CN103915390B (zh) 2013-01-08 2014-01-07 具有公共栅极的光子器件和cmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103915390B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648974A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 光子器件和形成光子器件方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1839476A (zh) * 2003-06-25 2006-09-27 微米技术有限公司 定制图像传感器中的栅极功函数
US7262117B1 (en) * 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
US20120129302A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Fabricating photonics devices fully integrated into a cmos manufacturing process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262117B1 (en) * 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
CN1839476A (zh) * 2003-06-25 2006-09-27 微米技术有限公司 定制图像传感器中的栅极功函数
US20120129302A1 (en) * 2010-11-22 2012-05-24 International Business Machines Corporation Fabricating photonics devices fully integrated into a cmos manufacturing process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648974A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 光子器件和形成光子器件方法
CN110648974B (zh) * 2018-06-27 2021-04-27 台湾积体电路制造股份有限公司 光子器件和形成光子器件方法
US11156772B2 (en) 2018-06-27 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method

Also Published As

Publication number Publication date
CN103915390B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
US7696045B2 (en) Method of manufacturing semiconductor device
KR100688750B1 (ko) 섀로우 트렌치 아이솔레이션의 제조방법
KR101208781B1 (ko) 벌크 기판 상에 제조되는 분리된 트라이-게이트 트랜지스터
JP5230737B2 (ja) 異なる高さの隣接シリコンフィンを製造する方法
US7087531B1 (en) Shallow trench isolation formation
KR101842758B1 (ko) 포토닉 디바이스 구조물 및 제조 방법
US9601568B2 (en) Semiconductor device including STI structure
JP2007531061A (ja) シリコン・オプトエレクトロニクス・デバイス
US9059025B2 (en) Photonics device and CMOS device having a common gate
KR102309993B1 (ko) 얇은 절연체 상의 반도체(soi) 기판을 형성하기 위한 방법
US20210135025A1 (en) Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
JP4420030B2 (ja) 半導体装置の製造方法
CN103151293B (zh) 射频传输结构的形成方法
JP2006313901A (ja) 半導体装置、および半導体装置を製造する方法
CN106298526B (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN103915390A (zh) 具有公共栅极的光子器件和cmos器件及其制造方法
CN105161414B (zh) 栅极硬掩模层的去除方法
KR100875346B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
US7749858B2 (en) Process for producing an MOS transistor and corresponding integrated circuit
JP2001144174A (ja) 誘電体分離基板の製造方法
US20210257395A1 (en) Method for silicon nanosensor manufacturing and integration with cmos process
CN106910706B (zh) 一种半导体器件的制造方法
CN105336750B (zh) 半导体器件及其制作方法
JP2000188325A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171026

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171102

Address after: Grand Cayman, Cayman Islands

Patentee after: Core company

Address before: American New York

Patentee before: Core USA second LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160907

Termination date: 20200107