CN1839476A - 定制图像传感器中的栅极功函数 - Google Patents

定制图像传感器中的栅极功函数 Download PDF

Info

Publication number
CN1839476A
CN1839476A CNA2004800240391A CN200480024039A CN1839476A CN 1839476 A CN1839476 A CN 1839476A CN A2004800240391 A CNA2004800240391 A CN A2004800240391A CN 200480024039 A CN200480024039 A CN 200480024039A CN 1839476 A CN1839476 A CN 1839476A
Authority
CN
China
Prior art keywords
gate regions
work function
pixel cell
grid
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800240391A
Other languages
English (en)
Other versions
CN100565889C (zh
Inventor
C·穆利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1839476A publication Critical patent/CN1839476A/zh
Application granted granted Critical
Publication of CN100565889C publication Critical patent/CN100565889C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明实施例提供形成像素单元的方法和结果像素单元，像素单元包括在衬底表面形成的光电转换装置和邻近光电转换装置的晶体管。晶体管包括栅极及其下面的沟道区。栅极包括其功函数大于n+多晶硅的功函数的至少一个栅极区。沟道区包括在每个栅极区下面的各自的沟道部分。所述沟道区的至少一个部分的掺杂浓度至少部分地由相应的栅极区的功函数确定。

Description

定制图像传感器中的栅极功函数
发明领域
本发明涉及半导体器件领域，具体地说，涉及用于高效电荷传输和减少滞后的改进的像素单元。
发明背景
互补金属氧化物半导体(CMOS)图像传感器正日益用作低成本的成像装置。CMOS图像传感器电路包括像素单元的焦面阵列。每个单元包括光电转换装置，例如光门、光电导体、或光电二极管，叠加在衬底中的电荷积聚区上，以积聚光生电荷。每个像素单元可以包括用于将电荷从电荷积聚区传输到感测节点的晶体管以及用于在电荷传输之前将感测节点复位到预定的电荷电平的另一晶体管。像素单元还可以包括：源极跟随器晶体管，用于接收和放大来自感测节点的电荷；以及接入晶体管，用于控制从源极跟随器晶体管中读出单元内容。
在CMOS图像传感器中，像素单元的有源元件实现以下必要的功能：(1)光子到电荷的转换；(2)光生电荷的积聚；(3)将电荷传输到伴随有电荷放大的感测节点；(4)在电荷传输到感测节点之前将感测节点复位到已知状态；(5)选择用作读出的像素；以及(6)从感测节点输出并放大代表像素电荷的信号。光生电荷当其从最初的电荷积聚区移动到浮动扩散节点时可以被放大。感测节点上的电荷通常由源极跟随器输出晶体管转换为像素输出电压。
上述类型的CMOS图像传感器已广为人知，并在Nixon等的文章”256×256 CMOS Active Pixel Sensor Camera-on-a-chip”，IEEEJournal of Solid-State Circuit，Vol.31(12)，pp.2046-2050(1996)；以及Mendis等的”CMOS Active Pixel Image Sensors”，IEEE Transactions on Electron Devices，Vol.41(3)，pp.452-459(1994)中进行了讨论。还可参阅美国专利号6,177,333和6,204,524，它们说明了传统CMOS图像传感器的工作，其内容已作为参考包括在本文内。
图1中示出包含传统CMOS像素单元的部分半导体晶片的示意的顶视图。CMOS像素单元10是四晶体管(4T)单元。像素单元10通常包括：光电转换装置21，用于收集由入射到像素上的光所产生的电荷；以及传输门7，用于将光电电荷从光电转换装置21传输到感测节点4，通常是浮动扩散区4。浮动扩散区4电连接到输出源极跟随器晶体管11的栅极。像素单元10还包括：复位晶体管9，用于在光电电荷被传输之前将浮动扩散区4复位到预定电压；源极跟随器晶体管11，其栅极接收来自浮动扩散区4的代表光电电荷的电信号；以及行选择晶体管13，用于对地址信号作出响应而将信号从源极跟随器晶体管11输出到输出端子。
图2为图1的像素单元10沿线2-2’的侧视截面图。如图2所示，在传统CMOS像素单元10中，光电转换装置21是插脚光电二极管。插脚光电二极管21具有光敏p型n-p结区，光敏p型n-p结区包括p型表面层5和在p型有源层1(通常是轻掺杂p型有源区)中的n型光电二极管区14。邻近插脚光电二极管21的是传输晶体管的栅极7。通常传输栅极7是n+栅极，它具有栅电极8，包括重掺杂n型多晶硅层。
在图1和2所示的传统CMOS像素单元10中，电子形式的电荷由外部入射到像素单元10上的光产生并存储在n型光电二极管区14中。这种电荷被传输晶体管的栅极7传输到浮动扩散区4。源极跟随器晶体管11从传输的电荷产生输出信号。输出信号与从n型光电二极管区14提取的电荷或电子数成比例。
优化传输门器件的特性对于提供高性能的CMOS图像传感器至关重要。理想的是，传输门在断开状态应具有非常低的漏电、低阈值电压、而且在光电转换装置(例如插脚光电二极管21)和传输门互相紧密靠近的区域30中没有阻碍电子流的位垒。这些特性常互相矛盾，因而优化它们很困难。
在具有光电转换装置(例如插脚光电二极管21)的传统CMOS像素单元中，位垒可能存在于传输门7和插脚光电二极管21十分靠近的地方：即光电二极管/传输栅极区30处。图3示出在从插脚光电二极管21到传输门7和CMOS像素单元10的浮动扩散区4的方向上，像素单元10中沿线3-3’(图2)的距离(D)上的电位(V)图。图3所示的电位图表示电子从插脚光电二极管21传输到浮动扩散区4时会碰到的电位，包括位垒31。
如图3所示，存在对应于插脚光电二极管/传输栅极区30的位垒31。如果这个位垒太高，一部分电荷就不能从插脚光电二极管21移动到浮动扩散区4。位垒越大，传输到浮动扩散区4的电荷越少。这个位垒受像素单元10的特性影响，包括：1)传输门7的沟道区中p型掺杂物水平；2)传输门7的沟道区中用于调节阈值电压的掺杂物水平；3)传输门7的氧化物厚度；4)插脚光电二极管21的表面p型掺杂物水平；5)插脚光电二极管21的n型掺杂物水平；以及6)任何背景p型掺杂物浓度。
光电二极管/传输栅极区30中位垒的存在是CMOS图像传感器中一个重大问题。光电二极管/传输栅极区30中的位垒导致电荷传输不完全，降低了像素单元10的电荷传输效率。而且，留在光电二极管21中的电荷会影响为随后的图像所收集的电荷，导致图像滞后，在随后的图像中起初电荷的重影很明显。降低这种位垒的先有方法导致传输门7的恶化的亚阈值漏电流。对于CMOS图像传感器中的传输门7来说，要同时优化位垒和亚阈值漏电流是很困难的。所以，需要有一种技术用于制造CMOS像素单元，使之既在光电二极管和传输门结构互相十分靠近的区域中有降低的位垒，又有低的亚阈值漏电特性。
发明概述
本发明的实施例针对上述问题并提供形成像素单元的方法以及结果像素单元。像素单元包括在衬底表面形成的光电转换装置以及邻近光电转换装置的晶体管。晶体管包括栅极及其下面的沟道区。栅极包括其功函数大于n+多晶硅的功函数的至少一个栅极区。沟道区包括在每个栅极区下面的各个部分。沟道区的至少一个部分中的掺杂物浓度至少部分地由各自栅极区的功函数确定。对于所述至少一个栅极区，利用备择的材料和/或掺杂物特性来定制栅极功函数就允许调制栅极及其工作并将栅极及其工作优化。具体的说，可以用减少或省去沟道掺杂来获得所需的阈值电压，从而有助于既降低在光电二极管和传输门结构互相非常靠近的区域中的位垒又为栅极提供优异的亚阈值漏电特性。
附图简要说明
从以下结合附图所提供的对本发明详细说明中可以更好地理解本发明的上述及其它方面，附图中：
图1是传统CMOS像素单元的顶视平面图；
图2是图1的像素单元沿线2-2’截取的侧视截面图；
图3是图2的像素单元沿切割线3-3’的电位分布图；
图4是按照本发明示范实施例的像素单元的侧视截面图；
图5A示出图4的像素单元在加工的初始阶段；
图5B示出图4的像素单元在加工的中间阶段；
图5C示出图4的像素单元在加工的中间阶段；
图6A是按照本发明实施例的部分像素单元的顶视平面图；
图6B示出图6A的像素单元沿线6B-6B’截取的截面图；
图7A是按照本发明实施例的部分像素单元的顶视平面图；
图7B示出图7A的像素单元沿线7B-7B’截取的截面图；
图8是按照本发明实施例的像素单元的示意图；
图9是包含图6的像素单元的图像传感器的简化方框图；以及
图10示出包含图9的图像传感器的计算机处理器系统的简化方框图。
发明的详细说明
在以下的详细说明中，参阅了附图，附图构成本发明的一部分并示出可以实现本发明的具体实施例。附图中，相同的标号表示在这些视图中基本上类似的部件。对这些实施例作了足够详细的说明，使得本专业技术人员能够实施本发明，显然，可使用其它实施例，且在不背离本发明的精神和范围的前提下可以进行结构上、逻辑上和电气上的改变。
术语”晶片”和”衬底”应理解为包括硅、绝缘体基外延硅(SOI)、或硅蓝宝石基外延硅(SOS)技术、掺杂或未掺杂半导体、由基底半导体基础支持的硅外延层以及其它半导体结构。而且，在以下说明中当提到”晶片”或”衬底”时，可能已使用了以前的一些加工步骤在基底半导体结构或基础中形成区或结。此外，半导体不必是硅基的，可以基于硅-锗、锗，或砷化镓。
术语”像素”是指像元单位单元，它包含用于将电磁辐射转换为电信号的光电转换装置和晶体管。为便于说明，图中和说明中仅示出具有代表性的像素，通常图像传感器中所有像素的制造是以类似方式同时进行的。
本发明实施例提供用于图像传感器的像素单元的形成方法以及结果器件。像素单元包括光电转换装置，光电转换装置靠近传输晶体管的栅极，传输晶体管包括栅电极。按照本发明的实施例，这样定制传输栅极的功函数，使得与传统像素单元10(图1和2)相比较，在给定的阈值电压Vt下传输栅极沟道区中的掺杂物浓度被降低或被消除。此外，本发明实施例提供一种传输门，所述传输门具有栅电极，所述栅电极包括具有定制成各不相同的功函数的多个区。
阈值电压(Vt)方程的各项包括：费米电位(2ΦF)、体电荷(QB)、氧化物电荷(QOX)、归一化栅极介质电容(COX)以及功函数差(ΦMS)。
Vt的方程可表述如下：
Vt＝+|2ΦF|+|QB/COX|-|QOX/COX|+ΦMS
费米电位(2ΦF)视沟道掺杂而定，并随掺杂增加而增加。体电荷(QB)也一样，但与掺杂是平方根的关系。COX是归一化栅极介质电容，随栅极介质厚度减小而增加。氧化物电荷(QOX)随栅极介质加工而变化并包括固定的和界面电荷。功函数差(ΦMS)定义为栅极材料功函数(ΦM)和衬底功函数(ΦS)之差。功函数差视栅电极材料而定，并与衬底的费米能级弱相关。
栅电极的功函数是材料本身的特性，是从材料的费米能级中去除电子所需的能量数量，通常以电子伏表示。栅电极的功函数因其对晶体管阈值电压的影响而十分重要。例如，在n+多晶硅和p+多晶硅的栅电极之间功函数可有超过1伏之差。
现参阅附图，图中相同元件用相同的标号表示，图4示出按照本发明第一示范性实施例的示范性像素单元400。
图4示出在衬底401中的隔离区409。还有传输晶体管的栅极结构450。栅极450包括衬底401上的第一层绝缘材料453a、第一层绝缘材料453a上的栅电极452以及在栅电极452上的第二绝缘层453b。在层453a、452、和453b的堆叠的横向相对的两侧是侧壁间隔物451。
邻近栅极450的是光电转换装置，举例来说是插脚光电二极管421。在衬底401中，插脚光电二极管421具有第一导电型的表面层405，表面层405叠加在第二导电型区414上。也邻近栅极450，但在插脚光电二极管421对侧的是感测节点，举例说是浮动扩散区404。
在本发明的第一实施例中，传输栅电极452的功函数是通过形成具有掺杂或未掺杂中间间隙材料层的传输栅极来定制的。中间间隙材料是指功函数在p+硅(Si)和n+Si的功函数之间(换种说法，即在Si的导带和价带之间)的那些材料。中间间隙材料可以包括两种或多种组成材料。这类材料的实例包括半导体器件中常用的Si1-xGex、TiN/W、Al/TiN、Ti/TiN以及TaSiN。改变中间间隙材料中组成材料的克分子百分比就改变了中间间隙材料的功函数。
通过改变组成材料的克分子百分比来定制中间间隙材料因而定制栅电极452的功函数，使得栅电极452的功函数高于传统n+栅电极8(图2)的功函数。在相同的阈值电压Vt下，传输门450的沟道区455中的掺杂物浓度至少部分地由栅电极452的功函数确定，而且比传统像素单元10(图1和2)中的要低，或可以消除。
沟道区的较低掺杂物浓度用来降低光电二极管/传输栅极区域430中(其中传输门450和插脚光电二极管421十分靠近)的位垒，并用来改善传输门450的亚阈值漏电特性。
图4所示像素单元400的形成在以下结合图5A-C进行说明。对于所述的任何操作没有特别的顺序要求，除非逻辑上需要先前操作的结果。所以，虽然对以下操作的说明是按一般顺序进行的，但此顺序仅是示范性的，可以改变。
图5A示出衬底401中的隔离区409。衬底401最好是p型硅衬底401。隔离区409在衬底401中形成，并用介质材料充填，介质材料可以包括：氧化物，例如SiO或SiO2；氮氧化物；氮化物，例如氮化硅；碳化硅；高温聚合物；或其它适合的材料。如在此实例中一样，所述隔离区最好是浅沟槽隔离(STI)区409，通过已知的STI工艺过程形成。
如图5B所示，传输晶体管的栅极450形成在衬底401之上。栅极450最好是多层传输栅堆叠，包括：在衬底401上生长或淀积的氧化硅的第一绝缘层453a；包括中间间隙材料的栅电极452；以及第二绝缘层453b，它可以由氧化物(SiO2)、氮化物(氮化硅)、氮氧化物(氮氧化硅)、ON(氧化物-氮化物)、NO(氮化物-氧化物)或ONO(氧化物-氮化物-氧化物)形成。第一和第二绝缘层453a和453b以及栅电极452可以用传统的淀积方法形式，例如化学汽相淀积(CVD)或等离子汽相淀积(PECVD)等。对层453a、452和453b执行图案形成过程，以便形成图5B所示的多层堆叠结构。
形成栅电极452的中间间隙材料的功函数在p+Si和n+Si的功函数之间。所述中间间隙材料可以例如是Si1-xGex，TiN/W，Al/TiN，Ti/TiN，TaSiN或其它适合的材料。对组成材料的克分子百分比加以选择，以获得所需的功函数。中间间隙材料的功函数至少部分地决定了传输栅极450的沟道区455中(图4)的掺杂物浓度，使得在给定的阈值电压下，与传统像素单元10(图1和2)相比，掺杂物浓度降低或消除。
栅电极452的中间间隙材料最好是Si1-xGex层452。Ge和Si的克分子百分比可以改变以获得所需的功函数。增加Ge的克分子百分比会降低功函数。在Si1-xGex层452中Ge的克分子百分比最好是大约0.4。
Si1-xGex层452也可以用p型或n型掺杂物掺杂。n型掺杂物可以是磷、砷、锑或任何其它适合的n型掺杂物。p型掺杂物可以是硼、铟或任何其它适合的p型掺杂物。
和n+和p+硅的情况相同，p+Si1-xGex的功函数高于n+Si1-xGex的功函数。p+和n+Si1-xGex的功函数在King等人的以下文章中进行了讨论：”Electrical Properties of Heavily Doped PolycrystallineSilicon-Germaniun Films，”IEEE Trans.Elect.Dev.Vol.2(41)，pp.228-232(1994年2月)，此文已作为参考包括在本文内。正如King等人所述和以上指出的，随着Ge的克分子百分比增加，p+和n+Si1-xGex的功函数下降。但在p+和n+Si1-xGex层452中Ge的克分子百分比对功函数差的影响比在n+Si1-xGex层452中要大。所以，对于相同的Ge克分子百分比范围，p+Si1-xGex层452比n+Si1-xGex层452具有更宽的相应功函数范围。
参阅图5B，本发明不限于上述栅极450的结构，可以添加附加层，或者传输栅极450的结构可以根据需要和业界所知进行改变，假定栅电极452的功函数是按本发明定制的话。例如，可以在栅电极452和第二绝缘层453b之间形成硅化物层(未示出)。硅化物层可以包括在栅极450中，或包括在图像传感器电路的所有晶体管栅极结构中，且可以是硅化钛、硅化钨、硅化钴、硅化钼、或硅化钽。所述附加导电层也可以是阻挡层/难熔金属，例如Ti/W或W/Nx/W，或完全由WNx形成。
也可进行沟道注入，以便将所需掺杂物注入到形成栅极450的位置下面的沟道区455中，任何适合的已知技术都可以用来掺杂沟道区455。相应地，沟道区455可以在例如栅极450充分形成之前或之后进行掺杂。沟道区455可以注入p型掺杂物，可以是硼、铟或其它适合的p型掺杂物。但是，如上述，也可取消沟道注入。
参阅图5C，感测节点404形成在邻近栅极450处，并处于要形成光电二极管421的栅极450的相对一侧。感测节点404最好是浮动扩散区404。用已知方法、以第二导电型的掺杂区(最好是n型)的形式在衬底420中形成浮动扩散区404。
光电转换装置也形成在栅极450邻近，在与浮动扩散区404相对的一侧。如图5C所示，光电转换装置最好是插脚光电二极管421。插脚光电二极管421可以用业界已知的方法形成。相应地，在衬底401中形成第二导电型的光电二极管区414。光电二极管区414最好是轻掺杂n-区414。n-区414与栅极450的边缘大致对准，形成光敏电荷积聚区，用于收集光生电子。
第一导电型的掺杂表面层405形成在n-区414之上。掺杂表面层405最好是重掺杂p+表面层405。p+表面层405的活性掺杂物浓度优选在每cm3大约1×1018到1×1019原子的范围内，更具体地说，是每cm3大约5×1018原子。硼是优选的掺杂物，但其它适合的p型掺杂物(例如铟)也可使用。p+表面层405最好与栅电极452隔开大约800到1200。
为了完成图4所示的结构，用传统方法将侧壁间隔物451形成在栅极450的侧壁上。侧壁间隔物451可以是一种适当的介质材料，例如氧化硅、氮化硅、氮氧化物、ON、NO、ONO、或TEOS等。
可以采用后续加工以便形成像素单元的其它传统特征。
以下说明本发明的第二示范实施例。第二示范实施例类似于上述结合图4到图5所述的第一示范实施例，不同之处在于包括栅电极452的材料。为简明起见，参阅图4说明第二示范实施例，仅指出有关栅电极452的不同之处。而且，按照第二示范实施例的像素单元400的形成也和结合图5A到5C所作的说明类似，不同之处在于栅电极452用不同的材料形成。为简明起见，工艺过程的说明不再重复，仅指出有关栅电极452的不同之处。
按照本发明的第二示范实施例，传输栅电极452的功函数是通过改变栅电极452的掺杂物类型和/浓度来定制的。栅电极452是多晶硅掺杂层452。
多晶硅掺杂层452最好是简并掺杂的p+层452，其掺杂物浓度大于或等于每cm3大约1×1020原子。p+掺杂物最好是硼，且如业界已知，p+层452通过硼-11注入进行掺杂。p+栅电极452的功函数高于像素单元100的传统n+传输栅电极8(图2)。
p+栅电极452的功函数至少部分地决定了传输栅极450的沟道区455中(图4)的掺杂物浓度，以致在给定的阈值电压下，与传统像素单元10(图1和2)相比，掺杂物浓度降低或消除。传输栅极450的沟道区中较低的掺杂物浓度可以降低光电二极管/传输栅极区域430中的位垒，并改善传输栅极450的亚阈值漏电特性。
或者，多晶硅掺杂层452可以是较低掺杂的p型或n型多晶硅层452。在此说明书中，术语”较低掺杂”是指低于重掺杂p+或n+区浓度的掺杂物浓度。相应地，较低掺杂的多晶硅的功函数在n+和p+多晶硅之间。在给定的阈值电压下，包括较低掺杂多晶硅栅电极452的栅极450的功函数在p+Si和n+Si的功函数之间。较低掺杂多晶硅层452，因而栅极450的功函数是通过改变掺杂物的类型和浓度来定制的。在多晶硅栅极中功函数与n型掺杂物浓度的相关关系在Lifshitz的文章中进行了讨论，即：”Dependence of the Work-Function Difference Between the PolySilicon Gate and SilicaonSubstrate on the Doping Level in the Polysilicon”，IEEE Trans.Elect.Dev.Vol.ED-32(3)，pp.617-621(1985年3月)，此文已作为参考包括在本文内。
较低掺杂的n型栅电极452可以用磷、砷、锑或任何其它适合的n型掺杂物进行掺杂。但较低掺杂的栅电极452最好是p型栅电极452，并使用p型掺杂物，例如硼、铟或任何其它适合的p型掺杂物。
较低掺杂的栅电极452可以用传统技术形成。例如，可使用导致弱活性的掺杂物，例如铟。而且，一种导电型的多晶硅层452可以随后用不同导电型的掺杂物进行相反掺杂，以获得所需的活性掺杂物浓度。
较低掺杂栅电极452的功函数至少部分地决定了传输栅极450的沟道区455中(图4)的掺杂物浓度，以致在给定的阈值电压下，与传统像素单元10(图1和2)相比，掺杂物浓度降低或消除。沟道区455中降低的掺杂物浓度可以降低光电二极管/传输栅极区域430中的位垒，并改善从光电二极管421到浮动扩散区404的电荷传输。
降低多晶硅层452中的活性掺杂物浓度还会导致多晶硅层452耗尽。多晶硅层452的耗尽发生在与氧化物层453a的界面附近，所述氧化物层将多晶硅层452和衬底401分隔开来。耗尽区的厚度加上氧化物层453a的厚度导致总有效氧化物层厚度的增加。
在本发明的其它示范实施例中，像素单元可以具有包含两个或两个以上区的栅极结构，这些区具有定制成各不相同的功函数。以下结合图6A-7B说明两个这样的示范实施例。具有多个栅极区的栅极结构通常可以如结合图5A-5C所述来形成，不同之处是加工可以分别在每个区上进行。此外，栅极结构的沟道区也可在每个栅极区下进行不同的掺杂。
栅极区可以用不同材料形成，或用同一材料形成但掺杂成具有不同功函数的区。例如，一个栅极区可以用Si1-xGex形成，而另一栅极区用p+多晶硅形成，或一个栅极区用p+Si1-xGex形成，而另一栅极区用n+Si1-xGex形成。应当指出，一个或多个栅极区可以用n+多晶硅形成。此外，沟道区在每个栅极区下可以具有不同的掺杂物浓度。
图6A示出像素单元600的一部分的顶视平面图，像素单元600具有栅极，图示为传输栅极650，包括两个栅极区650a和650b，它们具有定制成不同的功函数。图6B示出像素单元600沿线6B-6B’的截面图。在图6A和6B的实例中，传输栅极区650b的功函数高于传输栅极区650a，但栅极区650a也可以具有较高的功函数。
参阅图6A，传输栅极650处在光电转换装置(示为光电二极管621)和感测节点(示为浮动扩散区604)之间。还有隔离区(示为STI区609)，它在光电二极管621和浮动扩散区604的相对的两侧且部分地在传输门650下方。STI区609在它们之间限定电活性区，在图6A和6B的实例中，所述电活性区包括光电二极管621、浮动扩散区604以及沟道区655a和655b(图6B)。
如图6B所示，栅极650在衬底601上方以及所述各STI区609之间具有栅极氧化物层653a。导电区652a和652b在栅极氧化物层653a之上。导电区652a具有低于导电区652b的功函数。相应地，区652a可以用不同于区652b的材料形成。导电区652a和652b也可以是同一种材料，但具有不同的掺杂特性，以获得不同的功函数。在此说明书中，术语”掺杂特性”是指所用的掺杂物、导电型以及掺杂物浓度。任一掺杂特性或任一组合都可以用来获得不同的功函数。导电区652a可以是n+多晶硅栅电极，而区652b可以具有大于n+多晶硅的功函数。而且，区652a和652b二者都可以具有大于n+多晶硅的功函数。在区652a和652b上还有绝缘层653b。
沟道区655a和655b在栅极区650a和650b下并分别与它们相对应。沟道区655a和655b可以具有相同或不同的掺杂物浓度。例如，如果对两个栅极区650a和650b两者需要相同的阈值电压，则沟道区655b可以具有比沟道区655a低的掺杂物浓度。
如图6A和6B所示，栅极区650a延伸到STI 609之外并在活性区上的距离为Da。同理，栅极区650b延伸到STI 609之外并在活性区上的距离为Db。距离Da和Db可以相等或不等。
栅极区650a和650b不同的功函数、不同的沟道掺杂物浓度和/或不同的距离Da和Db都可以用来根据需要调制和优化传输栅极及其工作。
图7A示出像素单元700的一部分的顶视平面图，像素单元700具有栅极，图示为传输栅极750，包括三个栅极区：750a、750b和750C。图7B示出像素单元700沿线7B-7B’的截面图。传输栅极区750b和750C的功函数高于栅极区750a。
参阅图7A，传输栅极750处在光电转换装置(示为光电二极管721)和感测节点(示为浮动扩散区704)之间。还有隔离区(示为STI区609)，它在光电二极管721和浮动扩散区704相对的两侧且部分地在传输门750下方。STI区709限定了它们之间的电活性区，在图7A和7B的实例中，所述电活性区包括光电二极管721、浮动扩散区704以及沟道区755a、755b、755c(图7B)。
如图7B所示，栅极750在衬底701上方以及所述各STI区709之间具有栅极氧化物层753a。导电区752a、752b和752c在栅极氧化物层753a之上。导电区752a具有低于区752b和752c的功函数。导电区752b和752c可以具有相同或不同的功函数。相应地，任何适合的材料组合和/或掺杂特性都可以用来获得导电区752a、752b和752c的所需功函数。导电区752a可以用n+多晶硅形成，且区752b和752c可以具有大于n+多晶硅的功函数。而且，区752a、752b和752c都可以具有大于n+多晶硅的功函数。在区752a、752b和752c上还有绝缘层753b。
沟道区755a、755b和755c分别对应于栅极区750a，750b和750c。沟道区755a具有高于沟道区755b和755c的掺杂物浓度。沟道区755b和755c可以具有相同或不同的掺杂物浓度。
栅极区750b和750c处于光电二极管721和STI区709交会区域的上面。光电二极管721和STI区709的交会区域由于STI应力的相关问题通常是高漏电区。提供具有较高功函数的栅极区750b和750c并降低沟道区755b和755c中的掺杂物浓度，就可以控制传输晶体管的亚阈值漏电。
虽然图6A-7B中的另外实施例示出具有具体配置的两个或三个栅极区，但本发明不限于这些具体数量和配置。相应地，栅极也可以具有多于三个的栅极区，且栅极区可以具有其它配置。
在上述任一实施例中，栅极可以是PMOS晶体管的一部分，而不是上述结合图4-7B所述的NMOS晶体管。如果栅极是PMOS晶体管的一部分，则光电二极管就应是npn型光电二极管，而不是上述结合图4-7B所述的pnp型光电二极管，且其它结构的导电型也应相应地改变。
虽然上述实施例讨论了传输栅极，但按照本发明的像素单元中的其它晶体管栅极可类似于以上结合图4-7B所述的传输栅极来形成。
现转到图8，图中示出按照本发明示范实施例的像素单元800的示意图。像素单元800具有浮动扩散节点804和插脚光电二极管821，它们如以上结合图5C所述来形成。还有传输晶体管850，它具有如以上结合图4-7B所述的实施例之一所形成的栅极。
像素单元800还包括源极跟随器晶体管870、复位晶体管860以及行选择晶体管880。晶体管860、870和880中的每一个包括至少一个栅极区。复位晶体管860和源极跟随器晶体管870中的至少一个具有按照以上结合图4-7B所描述的那样形成的栅极。可以这样形成传输晶体管850、复位晶体管860和源极跟随器晶体管870的栅极，使得它们具有定制的相同的功函数，或者，可以这样形成传输晶体管850、复位晶体管860和源极跟随器晶体管870的栅极区中的一个或多个，使得它们具有定制的与其它栅极区不同功函数。
复位晶体管860和源极跟随器晶体管870栅极的功函数分别可以部分地确定复位晶体管860和源极跟随器晶体管870沟道区中的掺杂物浓度。或者，复位晶体管860和源极跟随器晶体管870沟道区中的掺杂物浓度可以是传统掺杂物浓度，且复位晶体管860和源极跟随器晶体管870栅极的功函数可以确定复位晶体管860和源极跟随器晶体管870晶体管的所需阈值电压。
在上述任一实施例中，在单个像素单元既需要n型栅极又需要p型栅极的情况下，可以通过双多晶硅工艺过程、以像素单元的一部分的形式来形成传输栅极850和其它栅极，其中单独的掩模层用来形成n型和p型栅极，如本专业中已知的。
虽然结合四晶体管(4T)像素单元来描述本发明，但本发明也可以包括到具有不同数量晶体管的其它CMOS像素单元设计中。这种设计可以包括三晶体管(3T)单元或五晶体管(5T)单元，但这并不具有限制性。3T单元省略了传输晶体管，但在邻近光电二极管处可以具有复位晶体管。5T单元与4T单元的不同之处在于加了一个晶体管，例如光闸晶体管或CMOS光门晶体管。
根据像素单元的设计，传输栅极可以不邻近光电转换装置。在这种情况下，就传输晶体管说明的上述本发明实施例也适用于不同的晶体管。这种晶体管可以例如是复位晶体管，但这也不具有限制性。
图9示出按照本发明实施例的示范CMOC图像传感器999的方框图。所述成像装置具有像素阵列990，后者包含排列成行和列的多个像素单元。阵列990中的一个或多个像素单元是以上结合图8所描述的像素单元800。
图像传感器999的工作是本专业中已知的。相应地，阵列990中每行像素由行选择线同时全部接通，而每列的像素由各自的列选择线选择性输出。行线由行驱动器991响应行地址解码器992而选择性激活。列选择线由列驱动器965响应列地址解码器971而选择性激活。像素阵列的工作受定时和控制电路995控制，定时和控制电路995控制地址解码器992和971，选择适当的行和列线进行像素信号读出。像素列信号(通常包括像素复位信号(Vrst)和像素图像信号(Vsig))由与列驱动器965关联的抽样保持电路(S/H)961读出。差分放大器(AMP)962为每个像素产生差分信号(Vrst-Vsig)，所述信号被放大并由模数变换器(ADC)975数字化。模数变换器(ADC)975将数字化像素信号提供到图像处理器985，形成数字图像。
虽然就CMOS图像传感器对本发明进行了说明，但本发明也适用于电荷耦合器件(CCD)图像传感器的模拟结构。
包括上述CMOS图像传感器999的典型基于处理器的系统1010示于图10。基于处理器的系统1010是示范性系统，具有包括CMOS图像传感器装置的数字电路。这种系统可以包括计算机系统、摄像系统、扫描器、机器视觉、运输工具导航、可视电话、监督系统、自动聚焦系统、星象跟踪系统、运动检测系统、图像稳定系统、以及数据压缩系统，但这些并不具有限制性。
基于处理器的系统，例如计算机系统，一般包括中央处理单元(CPU)1044，例如微处理器，它通过总线1052与输入/输出(I/O)装置1046通信。CMOS图像传感器999从图像阵列产生图像输出，也通过总线1052与CPU 1044通信。基于处理器的系统1010还包括随机存取存储器(RAM)1048，还可以包括外设，例如软盘驱动器1054和光盘(CD)ROM驱动器1056，它们也通过总线1052与CPU 1044通信。CMOS图像传感器999可以和处理器(例如CPU、数字信号处理器、或微处理器，带有或没有存储器)组合在单一集成电路上，或者组合在与处理器不同的芯片上。
虽然已结合目前已知的优选实施例对本发明作了详细说明，但是应当很容易理解，本发明不限于所公开的实施例。相反，本发明可以改动，包括任何数量的变化、改动，替代或本文未述及的等效安排，但它们应与本发明的精神和范围相当。

Claims (77)

1.一种像素单元，它包括：
在衬底表面上的光电转换装置；
邻近所述光电转换装置的第一晶体管，所述第一晶体管包括栅极和所述栅极下面的沟道区，所述栅极包括其功函数大于n+多晶硅的功函数的至少一个栅极区，所述沟道区包括在每一个栅极区下面的各自的沟道部分，其中所述沟道区的至少一个沟道部分的掺杂浓度至少部分地由所述各自的栅极区的功函数确定。
2.如权利要求1所述的像素单元，其中所述第一晶体管是传输晶体管，用于将光生电荷从所述光电转换装置传送到浮动扩散区。
3.如权利要求1所述的像素单元，其中至少一个栅极区包括中间间隙材料。
4.如权利要求3所述的像素单元，其中所述中间间隙材料是从由以下材料组成的组中选择的：Si1-xGex、TiN/W、Al/TiN、Ti/TiN以及TaSiN。
5.如权利要求3所述的像素单元，其中所述中间间隙材料是Si1-xGex，并且其中在所述Si1-xGex中Ge的克分子百分比大约为0.4。
6.如权利要求5所述的像素单元，其中将所述至少一个栅极区掺杂成第一或第二导电型之一。
7.如权利要求1所述的像素单元，其中至少一个栅极区包括简并掺杂的p+多晶硅层。
8.如权利要求1所述的像素单元，其中至少一个栅极区包括第一或第二导电型的较轻掺杂的多晶硅层。
9.如权利要求8所述的像素单元，其中至少一个栅极区的掺杂物分布为使所述至少一个栅极区的至少部分耗尽作好准备。
10.如权利要求8所述的像素单元，其中所述掺杂物是铟。
11.如权利要求1所述的像素单元，其中在所述沟道区的至少一个沟道部分中近乎没有活性掺杂物。
12.如权利要求1所述的像素单元，其中还包括：
在所述衬底上形成的第二晶体管，其中所述第二晶体管包括栅极，所述栅极包括其功函数大于n+Si的功函数的至少一个栅极区。
13.如权利要求12所述的像素单元，其中至少一个第二晶体管栅极区是由和所述至少一个栅极区的相同的材料形成的。
14.如权利要求1所述的像素单元，其中所述第一晶体管包括第一和第二栅极区以及分别在所述第一和第二栅极区下的第一和第二沟道部分。
15.如权利要求14所述的像素单元，其中所述第一和第二栅极区中的每一个在活性区上延伸不同的距离。
16.如权利要求14所述的像素单元，其中所述第一和第二栅极区具有不同的功函数，并且其中每个功函数都大于n+Si的功函数。
17.如权利要求14所述的像素单元，其中所述第一和第二栅极区包括具有不同掺杂特性的相同材料。
18.如权利要求1所述的像素单元，其中所述第一晶体管包括第一、第二和第三栅极区以及分别在所述第一、第二和第三栅极区下面的第一、第二和第三沟道部分。
19.如权利要求18所述的像素单元，其中所述第一栅极区在所述第二和第三栅极区之间，并且其中所述第二和第三栅极区各自在隔离区和活性区交会的区域上，并且其中所述第二和第三栅极区中的至少一个的功函数大于n+Si的功函数。
20.如权利要求19所述的像素单元，其中所述第二和第三栅极区具有相同的功函数。
21.如权利要求19所述的像素单元，其中所述第二和第三沟道部分中的至少一个的掺杂浓度至少部分地由所述相应的栅极区的所述功函数确定。
22.如权利要求19所述的像素单元，其中所述第一栅极区由不同于所述第二和第三栅极区的材料形成。
23.如权利要求19所述的像素单元，其中所述第一、第二和第三栅极区由具有不同掺杂特性的相同材料形式。
24.一种像素单元，它包括：
在衬底表面上的光电转换装置；以及
邻近所述光电转换装置形成的晶体管，其中所述晶体管的栅极包括中间间隙材料，并且其中所述晶体管的沟道区的至少一部分的掺杂浓度至少部分地由所述中间间隙材料的功函数确定。
25.一种像素单元，它包括：
在衬底表面上的光电转换装置；以及
在衬底上形成的并且邻近所述光电转换装置的晶体管，所述晶体管包括栅极及其下面的沟道区，所述栅极包括至少两个栅极区，其中所述各栅极区中的至少一个的功函数大于n+Si的功函数，所述沟道区包括在每一个栅极区下面的相应的沟道部分。
26.如权利要求25所述的像素单元，其中每一个栅极区在活性区上延伸不同的距离。
27.一种像素单元，它包括：
在衬底表面上的光电转换装置；以及
在衬底上形成的并且邻近所述光电转换装置的晶体管，所述晶体管包括栅极及其下面的沟道区，所述栅极包括第一、第二和第三栅极区，其中所述第一栅极区在所述第二和第三栅极区之间，并且其中所述第二和第三栅极区处在隔离区和活性区交会的区域上面，并且其中所述第二和第三栅极区中的至少一个的功函数大于n+Si的功函数，所述沟道区包括分别在每一个栅极区下面的第一、第二和第三沟道部分。
28.如权利要求27所述的像素单元，其中所述第二和第三栅极区具有相同的功函数。
29.如权利要求27所述的像素单元，其中所述第二和第三沟道部分中的至少一个的掺杂浓度至少部分地由所述相应的栅极区的功函数确定。
30.一种图像传感器，它包括：
衬底；
在所述衬底表面上形成的像素单元阵列，其中每一个像素单元包括邻近光电转换装置形成的晶体管，所述晶体管包括栅极和所述栅极下面的沟道区，所述栅极包括其功函数大于n+Si的功函数的至少一个栅极区，所述沟道区包括每一个栅极区下面的相应的沟道部分，其中所述沟道区中的至少一个沟道部分的掺杂浓度至少部分地由所述相应的栅极区的功函数确定。
31.如权利要求30所述的图像传感器，其中所述图像传感器是CMOS图像传感器。
32.如权利要求30所述的图像传感器，其中所述图像传感器是电荷耦合器件图像传感器。
33.如权利要求30所述的图像传感器，其中所述晶体管是传输晶体管，用于将光生电荷从所述光电转换装置传送到浮动扩散区。
34.如权利要求30所述的图像传感器，其中至少一个栅极区包括中间间隙材料。
35.如权利要求34所述的图像传感器，其中所述中间间隙材料是从由以下材料组成的组中选择的：Si1-xGex、TiN/W、Al/TiN、Ti/TiN以及TaSiN。
36.如权利要求35所述的图像传感器，其中所述中间间隙材料是Si1-xGex，并且其中在所述Si1-xGex中Ge的克分子百分比大约为0.4。
37.如权利要求36所述的图像传感器，其中将所述至少一个栅极区掺杂成第一或第二导电型之一。
38.如权利要求30所述的图像传感器，其中至少一个栅极区包括简并掺杂的p+多晶硅层。
39.如权利要求30所述的图像传感器，其中至少一个栅极区包括第一或第二导电型的较轻掺杂多晶硅层。
40.如权利要求39所述的图像传感器，其中所述至少一个栅极区的掺杂物分布为所述至少一个栅极区的至少部分耗尽作好准备。
41.如权利要求30所述的图像传感器，其中在所述沟道区的至少一个沟道部分中近乎没有活性掺杂物。
42.如权利要求30所述的图像传感器，其中所述晶体管包括第一和第二栅极区以及分别在所述第一和第二栅极区下面的第一和第二沟道部分。
43.如权利要求42所述的图像传感器，其中所述第一和第二栅极区各自在活性区上延伸不同的距离。
44.如权利要求42所述的图像传感器，其中所述第一和第二栅极区具有不同的功函数，并且其中每一个功函数都大于n+Si的功函数。
45.如权利要求30述的图像传感器，其中所述晶体管包括第一、第二和第三栅极区以及分别在所述第一、第二和第三栅极区下面的第一、第二和第三沟道部分。
46.如权利要求45所述的图像传感器，其中所述第一栅极区在所述第二和第三栅极区之间，并且其中所述第二和第三栅极区各自在隔离区和活性区交会的相应的区域之上，并且其中所述第二和第三栅极区中的至少一个的功函数大于n+Si的功函数。
47.如权利要求46所述的图像传感器，其中所述第二和第三栅极区具有相同的功函数。
48.如权利要求46所述的图像传感器，其中所述第二和第三沟道部分中的至少一个的掺杂浓度至少部分地由所述相应的栅极区的所述功函数确定。
49.一种处理器系统，它包括：
(i)处理器；以及
(ii)连接到所述处理器上的图像传感器，所述图像传感器包括：
衬底；
在所述衬底表面形成的像素，所述像素包括：
光电转换装置和晶体管，所述晶体管包括栅极和所述栅极下面的沟道区，所述栅极包括其功函数大于n+Si的功函数的至少一个栅极区，所述沟道区包括每一个栅极区下面的相应的沟道部分，其中所述沟道区的至少一个沟道部分中的掺杂浓度至少部分地由所述相应的栅极区的功函数确定。
50.如权利要求49所述的系统，其中所述图像传感器是CMOS图像传感器。
51.如权利要求49所述的系统，其中所述图像传感器是电荷耦合器件图像传感器。
52.一种形成像素单元的方法，所述方法包括：
在衬底表面形成光电转换装置；以及
邻近所述光电转换装置形成至少一个晶体管，形成所述晶体管的操作包括形成沟道区和在所述沟道区上形成栅极，所述形成栅极的操作包括形成其功函数大于n+Si的功函数的至少一个栅极区，形成所述沟道区的操作包括在每一个栅极区下形成相应的沟道部分，其中所述沟道区的至少一个沟道部分的掺杂浓度至少部分地由所述相应的栅极区的功函数确定。
53.如权利要求52所述的方法，其中所述形成第一晶体管的操作包括形成用于将光生电荷从所述光电转换装置传送到浮动扩散区的传输晶体管。
54.如权利要求52所述的方法，其中所述形成至少一个栅极区的操作包括形成中间间隙材料层。
55.如权利要求54所述的方法，其中所述形成中间间隙材料层的操作包括形成从由以下材料组成的组中选择的中间间隙材料的材料层：Si1-xGex、TiN/W、Al/TiN、Ti/TiN以及TaSiN。
56.如权利要求55所述的方法，其中所述形成中间间隙材料层的操作包括形成Si1-xGex层，其中Ge的克分子百分比大约为0.4。
57.如权利要求56所述的方法，其中所述形成Si1-xGex层的操作包括将所述Si1-xGex层掺杂成第一或第二导电型之一。
58.如权利要求52所述的方法，其中形成所述至少一个栅极区的操作包括形成简并掺杂的p+多晶硅层。
59.如权利要求52所述的方法，其中形成所述至少一个栅极区的操作包括形成第一或第二导电型的较轻掺杂的多晶硅层。
60.如权利要求52所述的方法，其中所述形成较轻掺杂的多晶硅层的操作包括形成其掺杂物分布为所述至少一个栅极区至少部分耗尽作好准备的所述较轻掺杂的多晶硅层。
61.如权利要求60所述的方法，其中所述形成较轻掺杂的多晶硅层的操作包括用铟掺杂所述多晶硅。
62.如权利要求52所述的方法，其中形成所述沟道区的操作包括形成所述沟道区的其中近乎没有活性掺杂物的至少一个沟道部分。
63.如权利要求52所述的方法，其中所述形成栅极的操作包括形成第一和第二栅极区，并且其中所述形成沟道区的操作包括在所述第一和第二栅极区下面分别形成所述第一和第二沟道部分。
64.如权利要求63所述的方法，其中所述形成第一和第二栅极区的操作包括这样形成所述第一和第二栅极区，使得所述第一和第二栅极区中的每一个在活性区上延伸不同的距离。
65.如权利要求63所述的方法，其中将所述第一和第二栅极区各自形成为具有不同的功函数，每一个功函数都大于n+Si的功函数。
66.如权利要求52所述的方法，其中所述形成栅极的操作包括形成第一、第二和第三栅极区，并且其中所述形成沟道区的操作包括形成分别在所述第一、第二和第三栅极区下面的第一、第二和第三沟道部分。
67.如权利要求66所述的方法，其中所述第一栅极区形成在所述第二和第三栅极区之间，并且其中所述第二和第三栅极区各自形成在隔离区和活性区交会的相应的区域上，并且其中所述第二和第三栅极区中的至少一个的功函数大于n+Si的功函数。
68.如权利要求67所述的方法，其中这样形成所述第二和第三栅极区，使得它们具有相同的功函数。
69.如权利要求67所述的方法，其中所述形成第二和第三沟道区的操作包括这样形成所述第二和第三沟道部分，使得所述第二和第三沟道部分中的至少一个的掺杂浓度至少部分地由所述相应的栅极区的所述功函数确定。
70.如权利要求52所述的方法，其中还包括：
形成第二晶体管，形成所述第二晶体管的所述操作包括形成其功函数大于n+Si的功函数的至少一个第二晶体管栅极区。
71.如权利要求70所述的方法，其中所述至少一个第二晶体管栅极区由和所述至少一个栅极区的相同的材料形成。
72.一种形成像素单元的方法，所述方法包括：
在衬底表面形成光电转换装置；
邻近所述光电转换装置形成晶体管，形成所述晶体管的操作包括形成栅极及其下面的沟道区，所述形成栅极的操作包括形成中间间隙材料的至少一个栅极区，形成所述沟道区的操作包括在每一个栅极区下面形成相应的沟道部分，其中至少一个沟道部分的掺杂浓度至少部分地由所述中间间隙材料的功函数确定。
73.一种形成像素单元的方法，所述方法包括：
在衬底表面形成光电转换装置；以及
邻近所述光电转换装置形成晶体管，形成所述晶体管的操作包括形成栅极和下面的沟道区，所述形成栅极的操作包括形成至少两个栅极区，其中至少一个栅极区的功函数大于n+Si的功函数，所述形成沟道区的操作包括在每一个栅极区下面形成相应的沟道部分。
74.如权利要求73所述的方法，其中所述形成至少两个栅极区的操作包括形成在活性区上延伸不同距离的每一个所述栅极区。
75.一种形成像素单元的方法，所述方法包括：
在衬底表面形成光电转换装置；以及
邻近所述光电转换装置形成晶体管，形成所述晶体管的操作包括形成栅极及其下面的沟道区，所述形成栅极的操作包括形成第一、第二和第三栅极区，其中将所述第一栅极区形成在所述第二和第三栅极区之间，并且其中将所述第二和第三栅极区各自形成在隔离区和活性区交会的相应的区域上，并且其中这样形成所述第二和第三栅极区中的至少一个，使得其功函数大于n+Si的功函数，形成所述沟道区的所述操作包括形成分别在所述第一、第二和第三栅极区下面的第一、第二和第三沟道部分。
76.如权利要求75所述的方法，其中这样形成所述第二和第三栅极区，使得它们具有相同的功函数。
77.如权利要求75所述的方法，其中所述第二和第三沟道部分中的至少一个的掺杂浓度至少部分地由所述相应的栅极区的所述功函数确定。
CNB2004800240391A 2003-06-25 2004-06-22 像素单元及其形成方法、图像传感器和处理器系统 Expired - Lifetime CN100565889C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/602,716 US7335958B2 (en) 2003-06-25 2003-06-25 Tailoring gate work-function in image sensors
US10/602,716 2003-06-25

Publications (2)

Publication Number Publication Date
CN1839476A true CN1839476A (zh) 2006-09-27
CN100565889C CN100565889C (zh) 2009-12-02

Family

ID=33539594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800240391A Expired - Lifetime CN100565889C (zh) 2003-06-25 2004-06-22 像素单元及其形成方法、图像传感器和处理器系统

Country Status (7)

Country Link
US (1) US7335958B2 (zh)
EP (1) EP1642340B1 (zh)
JP (1) JP2007525003A (zh)
KR (1) KR100794873B1 (zh)
CN (1) CN100565889C (zh)
TW (1) TWI239643B (zh)
WO (1) WO2005004240A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281918B (zh) * 2006-12-01 2010-12-08 国际商业机器公司 有源像素传感器单元结构及形成该结构的方法
CN1819238B (zh) * 2004-12-22 2011-02-02 豪威科技有限公司 由p+或者n+掺杂多晶硅形成其传输门电路的图像传感器像素
CN102208422A (zh) * 2010-03-31 2011-10-05 索尼公司 固体摄像器件、固体摄像器件制造方法以及电子装置
CN102324430A (zh) * 2011-09-20 2012-01-18 天津大学 电荷快速转移的四管有源像素及其制作方法
CN103137864A (zh) * 2011-11-22 2013-06-05 爱思开海力士有限公司 半导体器件及其制造方法
CN103915390A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 具有公共栅极的光子器件和cmos器件及其制造方法
CN108985150A (zh) * 2017-05-31 2018-12-11 联咏科技股份有限公司 电容式图像传感器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592645B2 (en) 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
US7800145B2 (en) * 2004-12-30 2010-09-21 Ess Technology, Inc. Method and apparatus for controlling charge transfer in CMOS sensors with a transfer gate work function
US7115924B1 (en) * 2005-06-03 2006-10-03 Avago Technologies Sensor Ip Pte. Ltd. Pixel with asymmetric transfer gate channel doping
JP4396684B2 (ja) * 2006-10-04 2010-01-13 ソニー株式会社 固体撮像装置の製造方法
TW200826203A (en) * 2006-12-14 2008-06-16 Univ Nat Taiwan Method for utilizing III-V semiconductors as gate electrode
US7741217B2 (en) * 2007-10-25 2010-06-22 International Business Machines Corporation Dual workfunction silicide diode
FR2924862B1 (fr) * 2007-12-10 2010-08-13 Commissariat Energie Atomique Dispositif microelectronique photosensible avec multiplicateurs par avalanche
JP2010087436A (ja) * 2008-10-03 2010-04-15 Nec Electronics Corp 半導体装置
KR101786069B1 (ko) 2009-02-17 2017-10-16 가부시키가이샤 니콘 이면 조사형 촬상 소자, 그 제조 방법 및 촬상 장치
US8285231B2 (en) * 2009-06-09 2012-10-09 Broadcom Corporation Method and system for an integrated leaky wave antenna-based transmitter and on-chip power distribution
JP2011060991A (ja) * 2009-09-10 2011-03-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8299505B2 (en) * 2011-02-17 2012-10-30 International Business Machines Corporation Pixel sensor cell with a dual work function gate electode
JP5810575B2 (ja) * 2011-03-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2012231026A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 固体撮像装置
US8796747B2 (en) * 2013-01-08 2014-08-05 International Business Machines Corporation Photonics device and CMOS device having a common gate
US9012973B2 (en) * 2013-08-14 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US9319613B2 (en) 2013-12-05 2016-04-19 Omnivision Technologies, Inc. Image sensor having NMOS source follower with P-type doping in polysilicon gate
JP2016046336A (ja) * 2014-08-21 2016-04-04 ソニー株式会社 固体撮像素子および製造方法、並びに放射線撮像装置
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
JP6659447B2 (ja) * 2016-05-02 2020-03-04 浜松ホトニクス株式会社 距離センサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232765A (ja) 1988-03-12 1989-09-18 Fujitsu Ltd 絶縁ゲート電界効果トランジスタ
DE69630944D1 (de) 1996-03-29 2004-01-15 St Microelectronics Srl Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung
US6198087B1 (en) * 1999-05-03 2001-03-06 Iteris, Inc. CMOS imager with light shield
JP2001196572A (ja) * 2000-01-13 2001-07-19 Canon Inc 光電変換装置
US6768149B1 (en) * 2000-10-05 2004-07-27 Ess Technology, Inc. Tapered threshold reset FET for CMOS imagers

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819238B (zh) * 2004-12-22 2011-02-02 豪威科技有限公司 由p+或者n+掺杂多晶硅形成其传输门电路的图像传感器像素
CN101281918B (zh) * 2006-12-01 2010-12-08 国际商业机器公司 有源像素传感器单元结构及形成该结构的方法
CN102208422A (zh) * 2010-03-31 2011-10-05 索尼公司 固体摄像器件、固体摄像器件制造方法以及电子装置
CN102324430A (zh) * 2011-09-20 2012-01-18 天津大学 电荷快速转移的四管有源像素及其制作方法
CN103137864A (zh) * 2011-11-22 2013-06-05 爱思开海力士有限公司 半导体器件及其制造方法
CN103915390A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 具有公共栅极的光子器件和cmos器件及其制造方法
CN103915390B (zh) * 2013-01-08 2016-09-07 国际商业机器公司 具有公共栅极的光子器件和cmos器件及其制造方法
CN108985150A (zh) * 2017-05-31 2018-12-11 联咏科技股份有限公司 电容式图像传感器

Also Published As

Publication number Publication date
US20040262651A1 (en) 2004-12-30
KR100794873B1 (ko) 2008-01-14
JP2007525003A (ja) 2007-08-30
EP1642340A1 (en) 2006-04-05
CN100565889C (zh) 2009-12-02
WO2005004240A1 (en) 2005-01-13
US7335958B2 (en) 2008-02-26
TWI239643B (en) 2005-09-11
TW200511567A (en) 2005-03-16
EP1642340B1 (en) 2017-03-29
KR20060028429A (ko) 2006-03-29

Similar Documents

Publication Publication Date Title
CN100565889C (zh) 像素单元及其形成方法、图像传感器和处理器系统
US10134798B2 (en) Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
CN100444397C (zh) 用于cmos aps的双钉扎光电二极管及形成方法
US6630701B1 (en) Buried channel CMOS imager and method of forming same
CN1871709A (zh) 采用栅控电荷存储的成像
US20050164421A1 (en) Pixel design to maximize photodiode capacitance and method of forming same
US7973342B2 (en) CMOS image sensor and method for manufacturing the same
CN1843026A (zh) 用于自动曝光控制和相关二重抽样的cmos成像
CN1941390A (zh) 具有两个半导体层的像素、图像传感器及图像处理系统
CN101040385A (zh) 具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器
US20230197762A1 (en) Complementary metal-oxide-semiconductor image sensor and method of making
US6445014B1 (en) Retrograde well structure for a CMOS imager
CN1992320A (zh) Cmos图像传感器及其制造方法
CN1877848A (zh) Cmos图像传感器及其制造方法
JP2021044542A (ja) 撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20091202

CX01 Expiry of patent term