JP2012231026A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2012231026A JP2012231026A JP2011098518A JP2011098518A JP2012231026A JP 2012231026 A JP2012231026 A JP 2012231026A JP 2011098518 A JP2011098518 A JP 2011098518A JP 2011098518 A JP2011098518 A JP 2011098518A JP 2012231026 A JP2012231026 A JP 2012231026A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor film
- conductivity type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title abstract 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 204
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 61
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 238000010521 absorption reaction Methods 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims description 42
- 238000003384 imaging method Methods 0.000 claims description 37
- 239000000203 mixture Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 101150044039 PF12 gene Proteins 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】１つの実施形態は、例えば、斜め入射光に対する隣接画素間の混色を抑えることができる固体撮像装置を提供することを目的とする。
【解決手段】１つの実施形態によれば、光電変換部を備えた固体撮像装置が提供される。光電変換部は、半導体領域と、第２導電型の半導体膜とを有する。半導体領域は、半導体基板内に設けられている。半導体領域は、第２の導電型の第１の領域と、第１の導電型の第２の領域とを有する。第２の領域は、第１の領域上に設けられている。第１の導電型は、第２導電型と異なる。半導体膜は、半導体領域上に設けられている。半導体膜の材料の可視光に対する吸収係数は、半導体基板の材料の可視光に対する吸収係数より高い。半導体膜の厚さは、半導体領域の厚さよりも小である。
【選択図】図１
【解決手段】１つの実施形態によれば、光電変換部を備えた固体撮像装置が提供される。光電変換部は、半導体領域と、第２導電型の半導体膜とを有する。半導体領域は、半導体基板内に設けられている。半導体領域は、第２の導電型の第１の領域と、第１の導電型の第２の領域とを有する。第２の領域は、第１の領域上に設けられている。第１の導電型は、第２導電型と異なる。半導体膜は、半導体領域上に設けられている。半導体膜の材料の可視光に対する吸収係数は、半導体基板の材料の可視光に対する吸収係数より高い。半導体膜の厚さは、半導体領域の厚さよりも小である。
【選択図】図１
Description
本発明の実施形態は、固体撮像装置に関する。
現在、イメージセンサーに用いられるフォトダイオードは、ＳｉでのＰＮ接合ダイオードが主流であり、リーク特性や作りやすさという点でＳｉにはメリットがある。一方、近年、画素の微細化が進むとともに、斜め入射光に対する隣接画素間の混色によるノイズ劣化は深刻な問題になりつつある。この混色を抑えるためには、フォトダイオードを薄くする必要がある。
しかしながら、従来のＳｉで形成したフォトダイオードでは、可視光領域の特に長波長側の赤色の光吸収の侵入長を考慮して、フォトダイオードの接合深さが３μｍ〜４μｍ程度の厚さを確保しなければならない。このため、斜め入射光に対する隣接画素間の混色を抑えることが困難である。
１つの実施形態は、例えば、斜め入射光に対する隣接画素間の混色を抑えることができる固体撮像装置を提供することを目的とする。
１つの実施形態によれば、光電変換部を備えた固体撮像装置が提供される。光電変換部は、半導体領域と、第２導電型の半導体膜とを有する。半導体領域は、半導体基板内に設けられている。半導体領域は、第２の導電型の第１の領域と、第１の導電型の第２の領域とを有する。第２の領域は、第１の領域上に設けられている。第１の導電型は、第２導電型と異なる。半導体膜は、半導体領域上に設けられている。半導体膜の材料の可視光に対する吸収係数は、半導体基板の材料の可視光に対する吸収係数より高い。半導体膜の厚さは、半導体領域の厚さよりも小である。
以下に添付図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
第１の実施形態にかかる固体撮像装置１００について図１を用いて説明する。図１は、固体撮像装置１００における１画素分の断面構成を示す図である。
第１の実施形態にかかる固体撮像装置１００について図１を用いて説明する。図１は、固体撮像装置１００における１画素分の断面構成を示す図である。
固体撮像装置１００では、複数の画素が１次元的に又は２次元的に配列されている。以下では、画素Ｐ１について例示的に説明する。
固体撮像装置１００の画素Ｐ１は、光電変換部１０、ゲート電極２０、及びフローティングディフュージョン３０を備える。
光電変換部１０は、半導体基板ＳＢ内に設けられた半導体領域１１と、半導体基板ＳＢ上に設けられた第２導電型（例えば、Ｐ型）の半導体膜１２とを有している。半導体領域１１は、第２導電型（例えば、Ｐ型）の第１の領域１１ａと、第１導電型（例えば、Ｎ型）の第２の領域１１ｂとを有する。第１導電型は、第２導電型の反対導電型である。光電変換部１０は、例えば、フォトダイオードである。
半導体領域１１は、半導体基板ＳＢ内に配されている。第１の領域１１ａは、第２導電型（例えば、Ｐ型）の不純物を低い濃度で含む第１の半導体で形成されている。Ｐ型の不純物は、例えば、ボロンである。第２の領域１１ｂは、例えば、第１導電型（例えば、Ｎ型）の不純物を、第１の領域１１ａにおける第２導電型の不純物の濃度よりも高い濃度で含む第１の半導体で形成されている。Ｎ型の不純物は、例えば、リン又は砒素である。
半導体膜１２は、半導体基板ＳＢ上で半導体領域１１を覆っている。半導体膜１２は、例えば、第２導電型（例えば、Ｐ型）の不純物を、第１の領域１１ａにおける第２導電型の不純物の濃度よりも高い濃度で含む第２の半導体で形成されている。
光電変換部１０は、導かれた光に対してＰＮ接合領域で光電変換を行い、光の応じた電荷を発生させて例えば半導体領域１１に蓄積する。
ゲート電極２０は、半導体基板ＳＢ上における光電変換部１０に隣接した位置に配されている。ゲート電極２０は、光電変換部１０における半導体領域１１及びフローティングディフュージョン３０とともに転送トランジスタを構成している。この転送トランジスタは、アクティブレベルの制御信号がゲート電極２０に供給された際にオンすることにより、光電変換部１０（における例えば半導体領域１１）に蓄積された電荷をフローティングディフュージョン３０へ転送する。
フローティングディフュージョン３０は、半導体基板ＳＢのウエル領域内に配されている。フローティングディフュージョン３０は、第１導電型（例えば、Ｎ型）の不純物を、ウエル領域における第２導電型の不純物の濃度よりも高い濃度で含む第１の半導体で形成されている。フローティングディフュージョン３０は、転送トランジスタにより転送された電荷を電圧に変換する。図示しない増幅トランジスタは、その変換された電圧に応じた信号を信号線へ出力する。
ここで、半導体膜１２の材料である第２の半導体は、半導体基板ＳＢの材料である第１の半導体よりも可視光に対する吸収係数が高い材料である。すなわち、半導体膜１２の材料の可視光に対する吸収係数は、半導体基板ＳＢの材料の可視光に対する吸収係数より高い。
例えば、半導体基板ＳＢは、Ｓｉを主成分とする材料で形成され、半導体膜１２は、Ｓｉ１−ｘＧｅｘ（０＜ｘ≦１）を主成分とする材料で形成されている。例えば、半導体基板ＳＢの材料としてＳｉを選択し半導体膜１２の材料としてＳｉ１−ｘＧｅｘ（０＜ｘ＜１）を選択すれば、半導体膜１２の吸収係数が図１３に破線で示すＳｉの吸収係数と実線で示すＧｅの吸収係数との間の値になると予想されることから、半導体膜１２の材料の可視光に対する吸収係数は、半導体基板ＳＢの材料の可視光に対する吸収係数より高くなる。あるいは、例えば、半導体基板ＳＢの材料としてＳｉを選択し半導体膜１２の材料としてＧｅを選択すれば、図１３に破線で示すＳｉの吸収係数に比べて実線で示すＧｅの吸収係数が大きいことから、半導体膜１２の材料の可視光に対する吸収係数は、半導体基板ＳＢの材料の可視光に対する吸収係数よりさらに高くなる。
半導体基板ＳＢの材料としてＳｉを選択し半導体膜１２の材料としてＧｅ又はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）を選択した場合、要求を満たす光電変換効率を確保しながら、例えば半導体膜１２の厚さＤ１２を約０．１μｍ〜０．５μｍとし第２の領域１１ｂの深さＤ１１を約１．０μｍとし光電変換部１０全体の厚さＤ１０を１．５μｍ以下（約１．１μｍ〜１．５μｍ程度）にすることができる。これは、Ｇｅ又はＳｉ１−ｘＧｅｘ（０＜ｘ＜１）の吸収係数がＳｉよりも大きく光の吸収深さも０．１μｍ以下程度で、可視光領域（波長４００ｎｍ〜７００ｎｍ）における長波長光（例えば、赤色光）は吸収できるためである（図１３参照）。また、Ｓｉは光の吸収深さが１．０μｍ以下程度で可視光領域（波長４００ｎｍ〜７００ｎｍ）における短中波長光（例えば、青色光、緑色光）を吸収できるためである（図１３参照）。
また、半導体基板ＳＢの材料としてＳｉを主成分とする材料を選択し半導体膜１２の材料としてＳｉ１−ｘＧｅｘ（０＜ｘ≦１）を主成分とする材料を選択した場合、光電変換部１０は、図４（ａ）に示すような不純物プロファイルを有する。すなわち、第２導電型（例えば、Ｐ型）の半導体膜１２に主として含まれる第２導電型の不純物の不純物プロファイルＰＦ１２と、第１導電型（例えば、Ｎ型）の第２の領域１１ｂに主として含まれる第１導電型の不純物の不純物プロファイルＰＦ１１とは、２点差線で示す半導体膜１２と第２の領域１１ｂとの界面１４よりも第２の領域１１ｂの側で交差する。これにより、光電変換部１０は、半導体膜１２と第２の領域１１ｂとの界面１４よりも第２の領域１１ｂの側に、破線で示すＰＮ接合界面１３を有する。
さらに、第２導電型の不純物の不純物プロファイルＰＦ１２は、半導体膜１２の表面近傍にシャープなピークを有し、第２の領域１１ｂとの界面１４に近づくに従って急激に不純物濃度が小さくなっている。このとき、半導体膜１２と第２の領域１１ｂとの界面１４における第２導電型の不純物濃度は、１×１０１７／ｃｍ３以下になっていることが好ましい。
仮に、図１２（ａ）に示すように、半導体膜９１２と第２の領域９１１ｂとの界面９１４における第２導電型の不純物濃度が１×１０１７／ｃｍ３より大きいと、エネルギーバンド構造において半導体膜９１２と第２の領域９１１ｂとの界面近傍に図１２（ｂ）に示すような突起状のエネルギー障壁９１５がＥｃ（伝導帯）バンド側で生じる傾向にある。このエネルギー障壁９１５は、半導体膜９１２と半導体領域９１１との界面近傍における光電変換により発生した電子正孔対の分離を妨げ、電子正孔対を再結合させてしまう可能性が高い。これにより、電荷（電子）の収集効率すなわち量子効率が劣化する傾向にある。
次に、固体撮像装置１００の製造方法について図２及び図３を用いて説明する。図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）は、固体撮像装置１００の製造方法を示す工程断面図である。以下では、半導体基板ＳＢを、Ｓｉを主成分とする材料で形成し、半導体膜１２を、Ｓｉ１−ｘＧｅｘ（０＜ｘ≦１）を主成分とする材料で形成する場合について例示的に説明する。
図２（ａ）に示す工程では、第１の領域１１ａを含む半導体基板ＳＢｉ上にＣＭＯＳプロセスで素子分離領域やトランジスタ用のゲート電極２０を形成する。ゲート電極２０は、例えばポリシリコンで形成する。そして、第２の領域１１ｂを形成すべき領域に開口パターンＯＰ１を有するレジストパターンＲＰ１を半導体基板ＳＢｉ及びゲート電極２０の上に形成する。そして、イオン注入法などにより、レジストパターンＲＰ１をマスクとして、半導体基板ＳＢｉに第１導電型の不純物（例えば、Ｎ型の不純物としてのリン又は砒素）を導入し、活性化アニールを行う。これにより、半導体基板ＳＢｉの第１の領域１１ａを残すとともに第１の領域１１ａの上に第２の領域１１ｂを形成する。この際のイオン注入等による第２の領域１１ｂの深さは１μｍ程度にする。これはＳｉ領域で青、緑色は吸収できるようにしておくためである。
図２（ｂ）に示す工程では、半導体膜１２を選択成長させるマスクとなるべきマスク層４０ｉを堆積する。このマスク層４０ｉの材料は、絶縁物系であればよく、例えばＳｉＯ２やＳｉＮなどである。
図２（ｃ）に示す工程では、第２の領域１１ｂに対応した領域に開口パターンＯＰ２を有するレジストパターンＲＰ２をマスク層４０ｉの上に形成する。レジストパターンＲＰ２をマスクとして、ＲＩＥなどを用いたドライエッチング法などによりマスク層４０ｉをエッチング加工する。これにより、マスク層４０に開口４１を形成する。その後、レジストパターンＲＰ２を除去し、マスク層４０の開口４１により露出された半導体領域１１の表面をフッ酸などで洗浄する。
図３（ａ）に示す工程では、エピタキシャル法などにより、第２の領域１１ｂの表面におけるマスク層４０の開口４１により露出された領域から、半導体膜１２ｉを成長させる。半導体膜１２ｉの成長膜厚は、例えば、約０．１μｍ〜０．５μｍとする。
ここで、例えば半導体膜１２ｉの材料としてＳｉ１−ｘＧｅｘ（０＜ｘ＜１）を選択する場合、Ｓｉ系のガス（例えば、シランガス）と、Ｇｅ系のガスとの混合ガスを用いる。このとき、形成すべきＳｉ１−ｘＧｅｘ（０＜ｘ＜１）の組成比に応じてＳｉ系のガスとＧｅ系のガスとの流量比を調整する。また、例えば半導体膜１２ｉの材料としてＧｅを選択する場合、Ｇｅ系のガスを用いる。
図３（ｂ）に示す工程では、ウェットエッチング法などにより、マスク層４０を除去する。そして、半導体膜１２ｉに対応した領域に開口パターンＯＰ３を有するレジストパターンＲＰ３を半導体基板ＳＢｉ及びゲート電極２０の上に形成する。そして、イオン注入法などにより、レジストパターンＲＰ３をマスクとして、半導体膜１２ｉに第２導電型の不純物（例えば、Ｐ型の不純物としてのボロン）を導入し、活性化アニールを行う。これにより、第２導電型の半導体膜１２を形成する。
このとき、イオン注入及び活性化アニールの各条件は、半導体膜１２と第２の領域１１ｂとの界面における第２導電型の不純物濃度が１×１０１７／ｃｍ３以下になるように調整される。すなわち、図４（ａ）に示すような半導体膜１２の表面近傍にシャープなピークを有する不純物プロファイルＰＦ１２が得られるように、低加速のイオン注入及び短時間の熱処理を行う。例えば、イオン注入において、加速電圧を２ｋＶ〜１０ｋＶとし、ドーズ量を１×１０１４以下とする。また、例えば、活性化アニールをＲＴＡ法により行い、半導体膜１２の材料としてＳｉ１−ｘＧｅｘ（０＜ｘ＜１）を選択する場合、１０００℃で１０秒以下の熱処理を行う。あるいは、半導体膜１２の材料としてＧｅを選択する場合、８５０℃で１０秒以下の熱処理を行う。
図３（ｃ）に示す工程では、フローティングディフュージョン３０等の拡散層領域（Ｎ＋）を形成する。
このようにして、固体撮像装置１００を製造することができる。
なお、その他、図面には省略しているが必要なインプラは適宜行っておく。ただし、光電変換部１０が薄くできるので、画素間分離用の半導体領域などの必要なインプラ数を減らすことができる。
また、上記のマスク層は、ＳｉＯ２やＳｉＮを組み合わせた積層タイプを用い、適宜エッチング加工処理することでマスクとなる開口を形成するものであってもよい。
また、光電変換部１０の形成とゲート電極２０やフローティングディフュージョン３０等のトランジスタ領域の形成とは、適宜順番を入れ替えても問題なく、上記の実施形態には勿論限るものではない。
ここで、仮に、図１１に示すように、光電変換部８１０が、半導体基板ＳＢ８００より可視光に対する吸収係数の高い材料で形成された半導体膜１２（図１参照）を有しない場合について考える。この場合、光電変換部８１０は、光電変換を行うための半導体領域８１１として、半導体基板ＳＢ８００内の表面側に配された第１導電型の第２の領域８１１ｂと、半導体基板ＳＢ８００内の第２の領域８１１ｂより裏面側に配された第２導電型の第１の領域８１１ａとを有する。このとき、可視光領域の特に長波長側の赤色の光吸収の侵入長を考慮して、第２の領域８１１ｂの接合深さＤ８１１を３μｍ〜４μｍ程度にしなければならない。このため、例えば図５（ｂ）に示すように、画素Ｐ８０１の隣接画素Ｐ８０２に入射した斜め入射光Ｌ８０１は、隣接画素Ｐ８０２の第２の領域８１１ｂを通過して画素Ｐ８０１の第２の領域８１１ｂまで到達するので、斜め入射光による画素Ｐ８０１、Ｐ８０２間の混色が発生しやすい。すなわち、斜め入射光に対する隣接画素間の混色を抑えることが困難である。
それに対して、第１の実施形態では、半導体膜１２が、半導体基板ＳＢ上で第２の領域１１ｂを覆っている。半導体膜１２の材料の可視光に対する吸収係数は、半導体基板ＳＢの材料の可視光に対する吸収係数より高い。これにより、要求を満たす光電変換効率を確保しながら、第２の領域１１ｂの深さを浅くすることができる。例えば、半導体基板ＳＢの材料としてＳｉを選択し半導体膜１２の材料としてＧｅ又はＳｉ１−ｘＧｅｘ（０＜ｘ＜１）を選択した場合、要求を満たす光電変換効率を確保しながら、例えば半導体膜１２の厚さＤ１２を約０．１μｍ〜０．５μｍとし第２の領域１１ｂの深さＤ１１を約１．０μｍとし光電変換部１０全体の厚さＤ１０を１．５μｍ以下（約１．１μｍ〜１．５μｍ程度）、すなわち上記の第２の領域８１１の接合深さＤ８１１の半分以下にすることができる。これにより、例えば図５（ａ）に示すように、画素Ｐ１の隣接画素Ｐ２に入射した斜め入射光Ｌ１は、隣接画素Ｐ２の第２の領域１１ｂを通過しても画素Ｐ１の第２の領域１１まで到達しにくいので、斜め入射光による画素Ｐ１、Ｐ２間の混色が発生しにくい。すなわち、斜め入射光に対する隣接画素間の混色を抑えることができる。
また、電荷を蓄積すべき第２の領域１１ｂの深さＤ１１を浅くできるので、第２の領域１１ｂに蓄積された電荷の隣接画素へのリークを低減するための画素間分離用の半導体領域も浅くて済むようになる。すなわち、画素間分離用の半導体領域を形成するためのイオン注入の回数を低減できるため、固体撮像装置１００の製造コストを低減できる。
また、第１の実施形態では、光電変換部１０が、半導体膜１２と第２の領域１１ｂとの界面１４よりも第２の領域１１ｂの側にＰＮ接合界面１３を有する（図４（ａ）参照）。これにより、光電変換により発生した電荷が半導体基板ＳＢ表面のダングリングボンドによりトラップされにくく、暗電流を低減できる。
あるいは、仮に、図１２（ａ）に示すように、半導体膜９１２と半導体領域９１１との界面９１４における第２導電型の不純物濃度が１×１０１７／ｃｍ３より大きい場合について考える。すなわち、図１２（ａ）に示された第１導電型の不純物プロファイルＰＦ９１１と第２導電型の不純物プロファイルＰＦ９１２のうち第２導電型の不純物プロファイルＰＦ９１２に着目すると、界面９１４における第２導電型の不純物濃度が例えば約１×１０１９／ｃｍ３になっている。この場合、光電変換部のエネルギーバンド構造において、半導体膜９１２と半導体領域９１１との界面近傍に図１２（ｂ）に示すような突起状のエネルギー障壁９１５がＥｃ（伝導帯）バンド側で生じる傾向にある。このエネルギー障壁９１５は、半導体膜９１２と半導体領域９１１との界面近傍における光電変換により発生した電子正孔対の分離を妨げ、電子正孔対を再結合させてしまう可能性が高い。これにより、電荷（電子）の収集効率すなわち量子効率が劣化する傾向にある。
それに対して、第１の実施形態では、半導体基板ＳＢの材料としてＳｉを主成分とする材料を選択し半導体膜１２の材料としてＳｉ１−ｘＧｅｘ（０＜ｘ≦１）を主成分とする材料を選択した場合、半導体膜１２と第２の領域１１ｂとの界面１４における第２導電型の不純物濃度は、１×１０１７／ｃｍ３以下になっている。すなわち、図４（ａ）に示された第１導電型の不純物プロファイルＰＦ１１と第２導電型の不純物プロファイルＰＦ１２のうち第２導電型の不純物プロファイルＰＦ１２に着目すると、半導体膜１２と第２の領域１１ｂとの界面１４における第２導電型の不純物濃度が例えば約１×１０１６／ｃｍ３になっている。これにより、図４（ｂ）に示すように、半導体膜１２と第２の領域１１ｂとの界面１４近傍におけるエネルギー密度を下げて突起状のエネルギー障壁９１５（図１２（ｂ）参照）が生じないようにすることができる。これにより、半導体膜１２と第２の領域１１ｂとの界面１４近傍における光電変換により発生した電子正孔対の分離が容易であり、量子効率の劣化を抑制できる。
なお、第１の実施形態では、第１導電型がＮ型であり第２導電型がＰ型である場合を例示的に説明したが、第１導電型がＰ型であり第２導電型がＮ型であってもよい。
また、半導体基板ＳＢは、Ｇｅを主成分とする材料で形成され、半導体膜１２は、Ｇｅ１−ｙ（ＩｎＧａＡｓ）ｙ（０＜ｙ≦１）を主成分とする材料で形成されていてもよい。例えば、半導体基板ＳＢの材料としてＧｅを選択し半導体膜１２の材料としてＧｅ１−ｙ（ＩｎＧａＡｓ）ｙ（０＜ｙ＜１）を選択すれば、その吸収係数が図１３に実線で示すＧｅの吸収係数と１点差線で示すＩｎＧａＡｓの吸収係数との間の値になると予想されることから、半導体膜１２の材料の可視光に対する吸収係数は、半導体基板ＳＢの材料の可視光に対する吸収係数より高くなる。あるいは、例えば、半導体基板ＳＢの材料としてＧｅを選択し半導体膜１２の材料としてＩｎＧａＡｓを選択すれば、図１３に実線で示すＧｅの吸収係数に比べて１点差線で示すＩｎＧａＡｓの吸収係数が大きいことから、半導体膜１２の材料の可視光に対する吸収係数は、半導体基板ＳＢの材料の可視光に対する吸収係数よりさらに高くなる。
また、固体撮像装置１００の製造方法では、図３（ｂ）に示す工程において、図４（ａ）に示すような半導体膜１２の表面近傍にシャープなピークを有する不純物プロファイルＰＦ１２が得られるように、プラズマを用いて第２導電型の不純物を半導体膜１２に導入するプラズマドーピングを行ってもよい。
あるいは、図３（ｂ）に示す工程に不純物の導入を行う代わりに、図３（ａ）に示す工程においてｉｎ−ｓｉｔｕで第２導電型の不純物を半導体膜１２ｉに導入しながら半導体膜１２ｉを成長させてもよい。例えば半導体膜１２ｉの材料としてＳｉ１−ｘＧｅｘ（０＜ｘ＜１）を選択する場合、Ｓｉ系のガス（例えば、シランガス）と、Ｇｅ系のガスと、第１導電型の不純物をｉｎ−ｓｉｔｕで導入するためのガスとの混合ガスを用いてエピタキシャル成長を行う。このとき、形成すべきＳｉ１−ｘＧｅｘ（０＜ｘ＜１）の組成比に応じてＳｉ系のガスとＧｅ系のガスとの流量比を調整する。また、例えば半導体膜１２ｉの材料としてＧｅを選択する場合、Ｇｅ系のガスと、第１導電型の不純物をｉｎ−ｓｉｔｕで導入するためのガスとの混合ガスを用いてエピタキシャル成長を行う。
（第２の実施形態）
次に、第２の実施形態にかかる固体撮像装置２００について図６を用いて説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
次に、第２の実施形態にかかる固体撮像装置２００について図６を用いて説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
第２の実施形態は、固体撮像装置２００の画素Ｐ２０１の光電変換部２１０における半導体膜２１２が半導体領域２１１の表面に埋め込まれている点で第１の実施形態と異なる。このとき、第２の領域２１１ｂの深さＤ２１１を、半導体膜２１２の厚さＤ２１２を含むものとすることができる。例えば、第１の領域２１１ａ及び第２の領域２１１ｂを含む半導体基板ＳＢ２００の材料としてＳｉを選択し半導体膜２１２の材料としてＧｅ又はＳｉ１−ｘＧｅｘ（０＜ｘ≦１）を選択した場合、要求を満たす光電変換効率を確保しながら、例えば半導体膜２１２の厚さＤ２１２を約０．１μｍ〜０．５μｍとし第２の領域２１１ｂの深さＤ２１１を約１．０μｍとし光電変換部２１０全体の厚さＤ２１０を１．０μｍ程度にすることができる。
また、固体撮像装置２００の製造方法が図７（ａ）、（ｂ）に示すように第１の実施形態と異なる。
図７（ａ）に示す工程は、図２（ｃ）に示す工程の後に行われる。この工程では、レジストパターンＲＰ２をマスクとして、ＲＩＥなどを用いたリセスエッチングなどにより、半導体基板ＳＢ２００ｊにおける第１の領域２１１ａ上の第２の領域２１１ｂのエッチング加工を行う。これにより、第２の領域２１１ｂの表面に凹部２１１ｂ１を形成する。その後、レジストパターンＲＰ２を除去し、露出された半導体領域２１１の凹部２１１ｂ１の側面及び底面をフッ酸などで洗浄する。このとき、凹部２１１ｂ１の深さは、成長させるべき半導体膜２１２の膜厚に応じて例えば約０．１μｍ〜０．５μｍとする。
図７（ｂ）に示す工程では、エピタキシャル法などにより、半導体領域２１１におけるマスク層４０の開口４１により露出された凹部２１１ｂ１から、半導体膜２１２を成長させる。半導体膜２１２の成長膜厚は、例えば、約０．１μｍ〜０．５μｍとする。
その後、図３（ｂ）、（ｃ）と同様の工程の処理を行う。
以上のように、第２の実施形態では、半導体膜２１２の厚さＤ２１２を半導体領域２１１の深さＤ２１１に含めることができるので、光電変換部２１０全体の厚さＤ２１０をさらに薄くすることができる。
（第３の実施形態）
次に、第３の実施形態にかかる固体撮像装置３００について図８を用いて説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
次に、第３の実施形態にかかる固体撮像装置３００について図８を用いて説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
第３の実施形態は、固体撮像装置３００の画素Ｐ３０１の光電変換部３１０における半導体領域３１１の第２の領域３１１ｂの下面３１１ｂ１が半導体基板ＳＢ３００の裏面ＳＢ３００ｂの一部を形成している点で第１の実施形態と異なる。すなわち、半導体領域３１１は、第１の領域１１ａ（図１参照）を有さず、半導体基板ＳＢ３００の表面ＳＢ３００ａ及び裏面ＳＢ３００ｂの両側で露出されている。言い換えると、半導体基板ＳＢ３００が薄板化されており、半導体基板ＳＢ３００の厚さが半導体領域３１１の第２の領域３１１ｂの厚さＤ３１１にまで薄くなっている。これにより、光電変換部３１０全体の厚さＤ３１０を半導体領域３１１の第２の領域３１１ｂの厚さＤ３１１にまで薄くすることができる。
また、固体撮像装置３００の製造方法が図９（ａ）〜（ｃ）に示すように第１の実施形態と異なる。
図９（ａ）に示す工程では、下地領域３６０に埋め込み酸化層３５０及びアクティブ領域３４０が順に積層されたＳＯＩ基板を半導体基板ＳＢ３００ｉとして用意する。そして、図２（ａ）に示す工程と同様の処理を行う。
図９（ｂ）に示す工程では、図２（ｂ）〜図３（ｃ）に示す工程と同様の処理を行う。
図９（ｃ）に示す工程では、半導体基板（ＳＯＩ基板）ＳＢ３００ｉの裏面を埋め込み酸化層３５０が除去されるまで研磨する。これにより、半導体領域３１１の第２の領域３１１ｂの下面３１１ｂ１が露出され、半導体領域３１１の第２の領域３１１ｂの下面３１１ｂ１が半導体基板ＳＢ３００の裏面ＳＢ３００ｂの一部を形成するようになる。
以上のように、第３の実施形態では、半導体領域３１１の第２の領域３１１ｂの下面３１１ｂ１が半導体基板ＳＢ３００の裏面ＳＢ３００ｂの一部を形成している。すなわち、半導体基板ＳＢ３００が半導体領域３１１の第２の領域３１１ｂの厚さＤ３１１にまで薄板化されているので、固体撮像装置３００を裏面照射型のイメージセンサに適用することが容易である。また、半導体基板ＳＢ３００が半導体領域３１１の第２の領域３１１ｂの厚さＤ３１１にまで薄板化されているので、薄型のカメラモジュールに実装することが容易である。
（第４の実施形態）
次に、第４の実施形態にかかる固体撮像装置４００について図１０を用いて説明する。以下では、第３の実施形態と異なる部分を中心に説明する。
次に、第４の実施形態にかかる固体撮像装置４００について図１０を用いて説明する。以下では、第３の実施形態と異なる部分を中心に説明する。
第４の実施形態は、固体撮像装置４００の画素Ｐ４０１の光電変換部３１０における半導体領域３１１の第２の領域３１１ｂの下面３１１ｂ１が半導体基板ＳＢ４００における埋め込み酸化層４５０に接している点で第３の実施形態と異なる。すなわち、半導体基板ＳＢ４００は、アクティブ領域３４０が配された表面ＳＢ４００ａと、埋め込み酸化層４５０が露出された裏面ＳＢ４００ｂとを有する。また、このような構造は、図９（ｃ）に示す工程において、埋め込み酸化層３５０を除去せずに、埋め込み酸化層３５０が露出されるまで研磨することで得ることができる。
このように、第４の実施形態でも、半導体領域３１１の第２の領域３１１ｂの下面３１１ｂ１が埋め込み酸化層４５０を介した半導体基板ＳＢ４００の裏面側に露出されているので、固体撮像装置４００を裏面照射型のイメージセンサに適用することが容易である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０、２１０、８１０ 光電変換部、１１、２１１、３１１、８１１、９１１ 半導体領域、１２、２１２、９１２ 半導体膜、１３ ＰＮ接合界面、１４、９１４ 界面、２０ ゲート電極、３０ フローティングディフュージョン、４０ マスク層、４１ 開口、１００、２００、３００、４００ 固体撮像装置、３４０ アクティブ領域、３５０、４５０ 埋め込み酸化層、３６０ 下地領域、８１２ 半導体領域、９１５ エネルギー障壁、ＳＢ、ＳＢｉ、ＳＢ２００、ＳＢ２００ｊ、ＳＢ３００、ＳＢ３００ｉ、ＳＢ ４００ 半導体基板。
Claims (5)
- 半導体基板内に設けられ第２の導電型の第１の領域と前記第１の領域上に設けられ前記第２導電型と異なる第１の導電型の第２の領域とを有する半導体領域と、前記半導体領域上に設けられた第２導電型の半導体膜とを有する光電変換部を備え、
前記半導体膜の材料の可視光に対する吸収係数は、前記半導体基板の材料の可視光に対する吸収係数より高く、
前記半導体膜の厚さは、前記半導体領域の厚さよりも小である
ことを特徴とする固体撮像装置。 - 半導体基板内に設けられた半導体領域と、前記半導体領域上に設けられた半導体膜とを有し、第１の導電型と前記第１導電型と異なる第２の導電型との接合界面を有する光電変換部を備え、
前記半導体膜の材料の可視光に対する吸収係数は、前記半導体基板の材料の可視光に対する吸収係数より高く、
前記半導体膜の厚さは、前記半導体領域の厚さよりも小である
ことを特徴とする固体撮像装置。 - 前記半導体基板は、Ｓｉを主成分とする材料で形成され、
前記半導体膜は、Ｓｉ１−ｘＧｅｘ（０＜ｘ≦１）を主成分とする材料で形成され、
前記半導体膜と前記半導体領域との界面における前記第２導電型の不純物濃度は、１×１０１７／ｃｍ３以下である
ことを特徴とする請求項１又は２に記載の固体撮像装置。 - 前記半導体領域の下面は、前記半導体基板の裏面の一部を形成している
ことを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。 - 前記半導体基板は、アクティブ領域が配された表面と埋め込み酸化層が露出された裏面とを有し、
前記半導体領域は、前記アクティブ領域内に配されており、
前記半導体領域下面は、前記埋め込み酸化層に接している
ことを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098518A JP2012231026A (ja) | 2011-04-26 | 2011-04-26 | 固体撮像装置 |
| US13/371,712 US8735939B2 (en) | 2011-04-26 | 2012-02-13 | Solid state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098518A JP2012231026A (ja) | 2011-04-26 | 2011-04-26 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012231026A true JP2012231026A (ja) | 2012-11-22 |
Family
ID=47067234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011098518A Pending JP2012231026A (ja) | 2011-04-26 | 2011-04-26 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8735939B2 (ja) |
| JP (1) | JP2012231026A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104517976B (zh) * | 2013-09-30 | 2018-03-30 | 中芯国际集成电路制造(北京)有限公司 | Cmos图像传感器的像素结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345436A (ja) * | 2000-05-30 | 2001-12-14 | Sharp Corp | 回路内蔵受光素子 |
| JP2001345439A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JP2006032497A (ja) * | 2004-07-13 | 2006-02-02 | Sony Corp | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
| JP2007027686A (ja) * | 2005-07-11 | 2007-02-01 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| WO2008010292A1 (fr) * | 2006-07-21 | 2008-01-24 | Renesas Technology Corp. | Dispositif de conversion photoélectrique et dispositif d'imagerie |
| JP2008305994A (ja) * | 2007-06-07 | 2008-12-18 | Panasonic Corp | 固体撮像装置およびその製造方法 |
| JP2010258157A (ja) * | 2009-04-23 | 2010-11-11 | Panasonic Corp | 固体撮像装置およびその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701754B2 (ja) | 1994-10-03 | 1998-01-21 | 日本電気株式会社 | シリコン受光素子の製造方法 |
| TW415103B (en) * | 1998-03-02 | 2000-12-11 | Ibm | Si/SiGe optoelectronic integrated circuits |
| WO2000077861A1 (en) * | 1999-06-14 | 2000-12-21 | Augusto Carlos J R P | Stacked wavelength-selective opto-electronic device |
| GB2367945B (en) * | 2000-08-16 | 2004-10-20 | Secr Defence | Photodetector circuit |
| JP4376516B2 (ja) * | 2000-10-19 | 2009-12-02 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Ｃｍｏｓと一体化されたヘテロ接合ホトダイオードの製造方法 |
| US20030116762A1 (en) * | 2001-12-20 | 2003-06-26 | Industrial Technology Research | Single-chip structure of silicon germanium photodetector and high-speed transistor |
| DE60322233D1 (de) * | 2002-09-19 | 2008-08-28 | Quantum Semiconductor Llc | Licht-detektierende vorrichtung |
| US6897082B2 (en) * | 2003-06-16 | 2005-05-24 | Micron Technology, Inc. | Method of forming well for CMOS imager |
| US7335958B2 (en) * | 2003-06-25 | 2008-02-26 | Micron Technology, Inc. | Tailoring gate work-function in image sensors |
| US7164182B2 (en) * | 2003-07-07 | 2007-01-16 | Micron Technology, Inc. | Pixel with strained silicon layer for improving carrier mobility and blue response in imagers |
| US7129488B2 (en) * | 2003-12-23 | 2006-10-31 | Sharp Laboratories Of America, Inc. | Surface-normal optical path structure for infrared photodetection |
| KR100657143B1 (ko) | 2005-07-11 | 2006-12-13 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조 방법 |
| US20080070340A1 (en) | 2006-09-14 | 2008-03-20 | Nicholas Francis Borrelli | Image sensor using thin-film SOI |
| JP5232981B2 (ja) * | 2008-03-07 | 2013-07-10 | 日本電気株式会社 | ＳｉＧｅフォトダイオード |
| US7732845B2 (en) * | 2008-04-08 | 2010-06-08 | International Business Machines Corporation | Pixel sensor with reduced image lag |
| JP2012191097A (ja) * | 2011-03-14 | 2012-10-04 | Toshiba Corp | 固体撮像装置 |
-
2011
- 2011-04-26 JP JP2011098518A patent/JP2012231026A/ja active Pending
-
2012
- 2012-02-13 US US13/371,712 patent/US8735939B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345439A (ja) * | 2000-03-28 | 2001-12-14 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JP2001345436A (ja) * | 2000-05-30 | 2001-12-14 | Sharp Corp | 回路内蔵受光素子 |
| JP2006032497A (ja) * | 2004-07-13 | 2006-02-02 | Sony Corp | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
| JP2007027686A (ja) * | 2005-07-11 | 2007-02-01 | Magnachip Semiconductor Ltd | イメージセンサ及びその製造方法 |
| WO2008010292A1 (fr) * | 2006-07-21 | 2008-01-24 | Renesas Technology Corp. | Dispositif de conversion photoélectrique et dispositif d'imagerie |
| JP2008305994A (ja) * | 2007-06-07 | 2008-12-18 | Panasonic Corp | 固体撮像装置およびその製造方法 |
| JP2010258157A (ja) * | 2009-04-23 | 2010-11-11 | Panasonic Corp | 固体撮像装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8735939B2 (en) | 2014-05-27 |
| US20120273837A1 (en) | 2012-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8829636B2 (en) | Solid-state image pickup deviceand fabrication process thereof | |
| US7855407B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7985612B2 (en) | Method and device for reducing crosstalk in back illuminated imagers | |
| US8643131B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2013012556A (ja) | 固体撮像装置とその製造方法、および電子機器 | |
| US9437644B2 (en) | Semiconductor device and method of manufacturing same | |
| WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
| US8952428B2 (en) | Element isolation structure of a solid-state pickup device | |
| WO2012176454A1 (ja) | 固体撮像装置 | |
| JP2007027730A (ja) | イメージセンサ及びその製造方法 | |
| JP2009065162A (ja) | イメージセンサ及びその製造方法 | |
| KR20110025087A (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| JP2009065160A (ja) | イメージセンサ及びその製造方法 | |
| JP2015220255A (ja) | 裏面照射型ｃｍｏｓ型撮像素子、及び、裏面照射型ｃｍｏｓ型撮像素子の製造方法 | |
| US20120104464A1 (en) | P-pixel cmos imagers using ultra-thin silicon on insulator substrates (utsoi) | |
| JP2009065155A (ja) | イメージセンサー | |
| JP2015220339A (ja) | 固体撮像装置 | |
| JP2009164605A (ja) | イメージセンサー及びその製造方法 | |
| US20100026869A1 (en) | Image sensor and method for manufacturing the same | |
| JP2012124338A (ja) | 固体撮像素子及びその製造方法 | |
| US20230197758A1 (en) | Photodetecting device with enhanced collection efficiency | |
| JP2009065166A (ja) | イメージセンサ及びその製造方法 | |
| US20120235271A1 (en) | Solid-state image sensing device | |
| JP2012231026A (ja) | 固体撮像装置 | |
| JP2013110250A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150210 |