JP2001345436A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JP2001345436A JP2001345436A JP2000161260A JP2000161260A JP2001345436A JP 2001345436 A JP2001345436 A JP 2001345436A JP 2000161260 A JP2000161260 A JP 2000161260A JP 2000161260 A JP2000161260 A JP 2000161260A JP 2001345436 A JP2001345436 A JP 2001345436A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- built
- receiving element
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 82
- 239000010703 silicon Substances 0.000 claims description 82
- 238000000926 separation method Methods 0.000 claims description 12
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 3
- 230000036211 photosensitivity Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 19
- 206010034960 Photophobia Diseases 0.000 description 14
- 208000013469 light sensitivity Diseases 0.000 description 14
- 230000031700 light absorption Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】高光感度であって、高速処理が可能であり、し
かも、低消費電力であって、Ｓ／Ｎ低下を防止すること
ができる。 【解決手段】受光層１７ａがＳｉＧｅ層によって構成さ
れたフォトダイオード２７と、このフォトダイオード２
７の信号処理回路として、バイポーラトランジスタ２８
とが、ＳＯＩ基板２９上に設けられている。バイポーラ
トランジスタ２８のベース層１７ｂも、ＳｉＧｅ層によ
って構成されている。
かも、低消費電力であって、Ｓ／Ｎ低下を防止すること
ができる。 【解決手段】受光層１７ａがＳｉＧｅ層によって構成さ
れたフォトダイオード２７と、このフォトダイオード２
７の信号処理回路として、バイポーラトランジスタ２８
とが、ＳＯＩ基板２９上に設けられている。バイポーラ
トランジスタ２８のベース層１７ｂも、ＳｉＧｅ層によ
って構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
on Insulator）ウエハを用いた光半導体装置である回
路内蔵受光素子に関し、特に、高感度であって、低消費
電力化が可能になった回路内蔵受光素子に関する。
on Insulator）ウエハを用いた光半導体装置である回
路内蔵受光素子に関し、特に、高感度であって、低消費
電力化が可能になった回路内蔵受光素子に関する。
【０００２】
【従来の技術】回路内蔵受光素子は、光ピックアップ、
光空間伝送、フォトカプラ等の光センサ等として幅広く
使用されており、近年、いずれの用途においても、高感
度化、高速化、低消費電力化が強く要望されている。
光空間伝送、フォトカプラ等の光センサ等として幅広く
使用されており、近年、いずれの用途においても、高感
度化、高速化、低消費電力化が強く要望されている。
【０００３】図８は、従来の回路内蔵受光素子の構成の
一例を示す断面図である。図８に示す回路内蔵受光素子
３０は、Ｐ型シリコン基板１と、このＰ型シリコン基板
１上にエピタキシャル成長によって積層されたＮ型シリ
コン層４との積層構造を有しており、この積層構造内
に、フォトダイオード２７と、このフォトダイオード２
７から出力される信号の処理回路であるバイパーラトラ
ンジスタ２８とが、一体的に設けられている。Ｎ型シリ
コン層４は、Ｐ型分離拡散層１３にて複数の領域に分離
されており、フォトダイオード２７およびバイパーラト
ランジスタ２８は、Ｐ型分離拡散層１３にて分離された
領域内に、それぞれ、設けられている。
一例を示す断面図である。図８に示す回路内蔵受光素子
３０は、Ｐ型シリコン基板１と、このＰ型シリコン基板
１上にエピタキシャル成長によって積層されたＮ型シリ
コン層４との積層構造を有しており、この積層構造内
に、フォトダイオード２７と、このフォトダイオード２
７から出力される信号の処理回路であるバイパーラトラ
ンジスタ２８とが、一体的に設けられている。Ｎ型シリ
コン層４は、Ｐ型分離拡散層１３にて複数の領域に分離
されており、フォトダイオード２７およびバイパーラト
ランジスタ２８は、Ｐ型分離拡散層１３にて分離された
領域内に、それぞれ、設けられている。
【０００４】フォトダイオード２７は、Ｐ型シリコン基
板１とＮ型シリコン層４との積層構造によって形成され
たＰＮ接合型である。
板１とＮ型シリコン層４との積層構造によって形成され
たＰＮ接合型である。
【０００５】バイパーラトランジスタ２８は、Ｎ型シリ
コン基板４の表面近傍に形成されたｐ型拡散層７を有し
ており、ｐ型拡散層７の中に、Ｎ型拡散層８が形成され
ている。また、Ｎ型シリコン基板４内には、Ｎ型シリコ
ン基板４の表面からＮ型拡散層３に達するＮ型拡散層６
が設けられている。
コン基板４の表面近傍に形成されたｐ型拡散層７を有し
ており、ｐ型拡散層７の中に、Ｎ型拡散層８が形成され
ている。また、Ｎ型シリコン基板４内には、Ｎ型シリコ
ン基板４の表面からＮ型拡散層３に達するＮ型拡散層６
が設けられている。
【０００６】Ｎ型シリコン基板４の表面には、酸化膜層
９が設けられており、酸化膜層９上に、Ｎ型拡散層６に
接続された配線１０ａと、ｐ型拡散層７に接続された配
線１０ｂと、ｐ型拡散層７の表面近傍に埋め込まれてい
るＮ型拡散層８に接続された配線１０ｃとが、それぞれ
設けられている。
９が設けられており、酸化膜層９上に、Ｎ型拡散層６に
接続された配線１０ａと、ｐ型拡散層７に接続された配
線１０ｂと、ｐ型拡散層７の表面近傍に埋め込まれてい
るＮ型拡散層８に接続された配線１０ｃとが、それぞれ
設けられている。
【０００７】このような構成の回路内蔵受光素子３０で
は、フォトダイオード２７の受光部の光感度が、ＰＮ接
合部における光感度に依存するとともに、フォトダイオ
ード２７の大きさおよび厚みに対応した光吸収量に依存
する。
は、フォトダイオード２７の受光部の光感度が、ＰＮ接
合部における光感度に依存するとともに、フォトダイオ
ード２７の大きさおよび厚みに対応した光吸収量に依存
する。
【０００８】光ピックアップとして使用される回路内蔵
受光素子では、通常、ＤＶＤ用として６３５ｎｍ程度、
ＣＤ用として７８０ｎｍ程度、光空間伝送用として８５
０ｎｍ程度、フォトカプラ等の光センサ用として９５０
ｎｍ程度の波長の光が使用される。これらの波長に対す
るシリコン（Ｓｉ）の光吸収係数およびシリコンへの光
侵入長を表１に示す。
受光素子では、通常、ＤＶＤ用として６３５ｎｍ程度、
ＣＤ用として７８０ｎｍ程度、光空間伝送用として８５
０ｎｍ程度、フォトカプラ等の光センサ用として９５０
ｎｍ程度の波長の光が使用される。これらの波長に対す
るシリコン（Ｓｉ）の光吸収係数およびシリコンへの光
侵入長を表１に示す。
【０００９】
【表１】 表１に示すように、これらの波長の光がシリコンに対す
る侵入する長さは、４μｍ以上と大きく、通常、回路内
蔵受光素子３０を構成するＮ型シリコン層４の厚さより
も大きくなっているために、これらの波長の光を確実に
吸収するためには、Ｎ型シリコン層４およびＰ型のシリ
コン基板１におけるＰＮ接合を利用して、フォトダイオ
ード２７の光感度を向上させている。
る侵入する長さは、４μｍ以上と大きく、通常、回路内
蔵受光素子３０を構成するＮ型シリコン層４の厚さより
も大きくなっているために、これらの波長の光を確実に
吸収するためには、Ｎ型シリコン層４およびＰ型のシリ
コン基板１におけるＰＮ接合を利用して、フォトダイオ
ード２７の光感度を向上させている。
【００１０】一方、バイポーラトランジスタ２８の高速
化および低消費電力化には、例えば、特開平６−６１４
３４号公報に開示されているように、ＳＯＩ（Silicon
onInsulator）ウエハを使用するとともに、光吸収性に
すぐれたＳｉＧｅ層をベース層として使用することが有
効である。
化および低消費電力化には、例えば、特開平６−６１４
３４号公報に開示されているように、ＳＯＩ（Silicon
onInsulator）ウエハを使用するとともに、光吸収性に
すぐれたＳｉＧｅ層をベース層として使用することが有
効である。
【００１１】図９は、ＳＯＩウエハを使用した回路内蔵
受光素子の一例を示す断面図である。この回路内蔵受光
素子３０は、シリコン基板１と、表面にＮ型拡散層３が
形成されたＮ型シリコン基板４が、酸化膜２を介して貼
り合わせたＳＯＩウエハ２９が使用されている。
受光素子の一例を示す断面図である。この回路内蔵受光
素子３０は、シリコン基板１と、表面にＮ型拡散層３が
形成されたＮ型シリコン基板４が、酸化膜２を介して貼
り合わせたＳＯＩウエハ２９が使用されている。
【００１２】ＳＯＩウエハ２９のＮ型シリコン基板４
は、トレンチ型の分離層５にて複数の領域に分離されて
おり、トレンチ型の分離層５にて分離された領域内に、
フォトダイオード２７およびトランジスタ２８がそれぞ
れ設けられている。トレンチ型の分離層５は、Ｎ型シリ
コン基板４の表面から、Ｎ型拡散層３を貫通して、酸化
膜２に達している。
は、トレンチ型の分離層５にて複数の領域に分離されて
おり、トレンチ型の分離層５にて分離された領域内に、
フォトダイオード２７およびトランジスタ２８がそれぞ
れ設けられている。トレンチ型の分離層５は、Ｎ型シリ
コン基板４の表面から、Ｎ型拡散層３を貫通して、酸化
膜２に達している。
【００１３】フォトダイオード２７には、活性層である
Ｎ型シリコン基板４の表面近傍に、Ｐ型拡散層７ａが形
成されており、また、Ｎ型シリコン基板４の表面からＮ
型拡散層３に達するＮ型拡散層６が設けられている。
Ｎ型シリコン基板４の表面近傍に、Ｐ型拡散層７ａが形
成されており、また、Ｎ型シリコン基板４の表面からＮ
型拡散層３に達するＮ型拡散層６が設けられている。
【００１４】フォトダイオード２７の信号処理回路であ
るＮＰＮ型のバイポーラトランジスタ２８は、Ｎ型シリ
コン基板４の表面近傍に、ＳｉＧｅ層によって構成され
たベース層７ｂが、Ｐ型拡散層として埋め込まれてお
り、ベース層７ｂの表面近傍に、Ｎ型拡散層８が設けら
れている。また、Ｎ型シリコン基板４には、Ｎ型シリコ
ン基板４の表面からＮ型拡散層３に達するＮ型拡散層６
が設けられている。
るＮＰＮ型のバイポーラトランジスタ２８は、Ｎ型シリ
コン基板４の表面近傍に、ＳｉＧｅ層によって構成され
たベース層７ｂが、Ｐ型拡散層として埋め込まれてお
り、ベース層７ｂの表面近傍に、Ｎ型拡散層８が設けら
れている。また、Ｎ型シリコン基板４には、Ｎ型シリコ
ン基板４の表面からＮ型拡散層３に達するＮ型拡散層６
が設けられている。
【００１５】Ｎ型シリコン基板４の表面には、酸化膜９
が設けられており、酸化膜９上に、Ｎ型拡散層６に接続
された電極１０ａと、ベース層７ｂに接続されたベース
電極１０ｂと、ベース層７ｂの表面近傍に埋め込まれて
いるＮ型拡散層８に接続された電極１０ｃとが、それぞ
れ設けられている。
が設けられており、酸化膜９上に、Ｎ型拡散層６に接続
された電極１０ａと、ベース層７ｂに接続されたベース
電極１０ｂと、ベース層７ｂの表面近傍に埋め込まれて
いるＮ型拡散層８に接続された電極１０ｃとが、それぞ
れ設けられている。
【００１６】
【発明が解決しようとする課題】このような構成の回路
内蔵受光素子３０では、フォトダイオード２７における
受光部を構成する活性層としてのシリコン層７ａは、通
常、１μｍ程度の厚さであり、光吸収量が少ないという
問題がある。なお、表１に、活性層としてのシリコン層
７ａの厚さが１μmの場合における各波長の光の光吸収
率をそれぞれ併記しており、６５０ｎｍの波長の光では
２２％、７８０ｎｍの波長の光では１１％、８５０ｎｍ
の波長の光では８％、９５０ｎｍの波長の光では４％に
なっている。
内蔵受光素子３０では、フォトダイオード２７における
受光部を構成する活性層としてのシリコン層７ａは、通
常、１μｍ程度の厚さであり、光吸収量が少ないという
問題がある。なお、表１に、活性層としてのシリコン層
７ａの厚さが１μmの場合における各波長の光の光吸収
率をそれぞれ併記しており、６５０ｎｍの波長の光では
２２％、７８０ｎｍの波長の光では１１％、８５０ｎｍ
の波長の光では８％、９５０ｎｍの波長の光では４％に
なっている。
【００１７】このように、フォトダイオード２７は、シ
リコン層によって構成された受光層３ａ、４ａ、７ａで
の光吸収量が少ないために、光感度が小さくなってい
る。
リコン層によって構成された受光層３ａ、４ａ、７ａで
の光吸収量が少ないために、光感度が小さくなってい
る。
【００１８】また、光感度が低いフォトダイオード２７
の出力は、信号処理回路でゲインを補うことができる。
しかしながら、このように、光出力のゲインを補う場合
には、信号処理回路の応答速度の低下、Ｓ／Ｎの低下等
が生じるおそれがある。
の出力は、信号処理回路でゲインを補うことができる。
しかしながら、このように、光出力のゲインを補う場合
には、信号処理回路の応答速度の低下、Ｓ／Ｎの低下等
が生じるおそれがある。
【００１９】本発明は、このような問題を解決するもの
であり、その目的は、高光感度であって高速処理が可能
であり、さらには、低消費電力であって、Ｓ／Ｎが低下
するおそれのない回路内蔵受光素子を提供することにあ
る。
であり、その目的は、高光感度であって高速処理が可能
であり、さらには、低消費電力であって、Ｓ／Ｎが低下
するおそれのない回路内蔵受光素子を提供することにあ
る。
【００２０】
【課題を解決するための手段】本発明の回路内蔵受光素
子は、受光層がＳｉＧｅ層によって構成されたフォトダ
イオードと、該フォトダイオードの信号処理回路とが、
ＳＯＩ構造の同一基板上に設けられていることを特徴と
する。
子は、受光層がＳｉＧｅ層によって構成されたフォトダ
イオードと、該フォトダイオードの信号処理回路とが、
ＳＯＩ構造の同一基板上に設けられていることを特徴と
する。
【００２１】前記受光層を構成するＳｉＧｅ層は、前記
信号処理回路が形成された後に形成される。
信号処理回路が形成された後に形成される。
【００２２】前記ＳｉＧｅ層は、前記ＳＯＩ構造を構成
するシリコン層に形成された凹部内に設けられている。
するシリコン層に形成された凹部内に設けられている。
【００２３】前記信号処理回路が高速トランジスタであ
り、その高速トランジスタの少なくとも一部がＳｉＧｅ
層によって構成されている。
り、その高速トランジスタの少なくとも一部がＳｉＧｅ
層によって構成されている。
【００２４】前記フォトダイオードの前記受光層を構成
するＳｉＧｅ層と、前記高速トランジスタのＳｉＧｅ層
とが同時に形成される。
するＳｉＧｅ層と、前記高速トランジスタのＳｉＧｅ層
とが同時に形成される。
【００２５】前記フォトダイオードの下部に、反射膜が
設けられている。
設けられている。
【００２６】前記反射膜が高融点金属膜によって形成さ
れている。
れている。
【００２７】前記受光層の表面に反射防止膜が設けられ
ている。
ている。
【００２８】前記反射防止膜が、ＳｉＮ膜である。
【００２９】前記ＳｉＮ膜が、前記受光層であるＳｉＧ
ｅ層の表面に形成された熱酸化膜上に設けられている。
ｅ層の表面に形成された熱酸化膜上に設けられている。
【００３０】前記反射防止膜が、前記受光層を構成する
ＳｉＧｅ層のＧｅ濃度を小さくして該受光層と一体的に
構成されている。
ＳｉＧｅ層のＧｅ濃度を小さくして該受光層と一体的に
構成されている。
【００３１】前記反射防止膜が、アモルファスカーボン
膜である。
膜である。
【００３２】前記受光層の表面から入射される光と、該
受光層が設けられる前記ＳＯＩ構造のシリコン層の底面
での反射光との位相差が、該受光層に入射される光の波
長の１／２とされる。
受光層が設けられる前記ＳＯＩ構造のシリコン層の底面
での反射光との位相差が、該受光層に入射される光の波
長の１／２とされる。
【００３３】前記受光層がトレンチ型の分離層によっ
て、複数の受光領域に分割されている。
て、複数の受光領域に分割されている。
【００３４】前記受光層が、選択エピタキシャル層によ
って、複数の受光領域に分割された状態で形成されてい
る。
って、複数の受光領域に分割された状態で形成されてい
る。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００３６】図１は、本発明の回路内蔵受光素子の実施
の形態の一例を示す断面図である。図１に示す回路内蔵
受光素子３０は、ＳＯＩ（Silicon on Insulator）ウ
エハ２９を使用して形成されている。シリコン基板１上
に、表面にＮ型拡散層３が形成されたＮ型シリコン基板
４が、酸化膜２を介して、貼り合わされて構成されてい
る。ＳＯＩウエハ２９は、寄生容量が小さいために、こ
のようなＳＯＩウエハ２９を使用した回路内蔵受光素子
３０は、高速化および省電力化が可能になる。
の形態の一例を示す断面図である。図１に示す回路内蔵
受光素子３０は、ＳＯＩ（Silicon on Insulator）ウ
エハ２９を使用して形成されている。シリコン基板１上
に、表面にＮ型拡散層３が形成されたＮ型シリコン基板
４が、酸化膜２を介して、貼り合わされて構成されてい
る。ＳＯＩウエハ２９は、寄生容量が小さいために、こ
のようなＳＯＩウエハ２９を使用した回路内蔵受光素子
３０は、高速化および省電力化が可能になる。
【００３７】ＳＯＩウエハ２９には、光を受光する受光
層１７ａがＳｉＧｅ層によって構成されたフォトダイオ
ード２７と、その信号処理回路であるバイポーラトラン
ジスタ２８とが、Ｎ型シリコン基板４に設けられたトレ
ンチ型の分離層５によって相互に分離された領域内にそ
れぞれ形成されている。トレンチ型の分離層５は、Ｎ型
シリコン基板４の表面から、Ｎ型拡散層３を貫通して、
酸化膜２に達している。
層１７ａがＳｉＧｅ層によって構成されたフォトダイオ
ード２７と、その信号処理回路であるバイポーラトラン
ジスタ２８とが、Ｎ型シリコン基板４に設けられたトレ
ンチ型の分離層５によって相互に分離された領域内にそ
れぞれ形成されている。トレンチ型の分離層５は、Ｎ型
シリコン基板４の表面から、Ｎ型拡散層３を貫通して、
酸化膜２に達している。
【００３８】フォトダイオード２７におけるＮ型シリコ
ン基板４の表面近傍内には、ＳｉＧｅ層によって構成さ
れた受光層１７ａが形成されている。受光層１７ａは、
Ｎ型シリコン基板４の表面近傍部分を、その受光層１７
ａの厚さ分だけエッチング除去して形成された凹部３５
内に、ＳｉＧｅを結晶成長させることによって形成され
ており、この受光層１７ａがフォトダイオード２７の受
光領域になっている。また、フォトダイオード２７を構
成するＮ型シリコン基板４には、Ｎ型シリコン基板４の
表面からＮ型拡散層３に達するＮ型拡散層６が設けられ
ている。
ン基板４の表面近傍内には、ＳｉＧｅ層によって構成さ
れた受光層１７ａが形成されている。受光層１７ａは、
Ｎ型シリコン基板４の表面近傍部分を、その受光層１７
ａの厚さ分だけエッチング除去して形成された凹部３５
内に、ＳｉＧｅを結晶成長させることによって形成され
ており、この受光層１７ａがフォトダイオード２７の受
光領域になっている。また、フォトダイオード２７を構
成するＮ型シリコン基板４には、Ｎ型シリコン基板４の
表面からＮ型拡散層３に達するＮ型拡散層６が設けられ
ている。
【００３９】フォトダイオード２７の受光層１７ａは、
Ｎ型シリコン基板４に設けられた凹部３５内に埋め込ま
れていることにより、受光層１７ａの表面は、Ｎ型シリ
コン基板４の表面と同一平面に位置するように平坦化さ
れ、その表面に対する配線も平坦化される。
Ｎ型シリコン基板４に設けられた凹部３５内に埋め込ま
れていることにより、受光層１７ａの表面は、Ｎ型シリ
コン基板４の表面と同一平面に位置するように平坦化さ
れ、その表面に対する配線も平坦化される。
【００４０】フォトダイオード２７の信号処理回路であ
るバイポーラトランジスタ２８は、Ｎ型シリコン基板４
の表面近傍にＳｉＧｅ層によって構成されたベース層１
７ｂが形成されており、ベース層１７ｂの中に、Ｎ型拡
散層８が形成されている。また、Ｎ型シリコン基板４の
表面からＮ型拡散層３に達するＮ型拡散層６が設けられ
ている。
るバイポーラトランジスタ２８は、Ｎ型シリコン基板４
の表面近傍にＳｉＧｅ層によって構成されたベース層１
７ｂが形成されており、ベース層１７ｂの中に、Ｎ型拡
散層８が形成されている。また、Ｎ型シリコン基板４の
表面からＮ型拡散層３に達するＮ型拡散層６が設けられ
ている。
【００４１】Ｎ型シリコン基板４の表面には、酸化膜層
９が設けられており、酸化膜層９上に、Ｎ型拡散層６に
接続されたメタル配線１０ａと、ベース層１７ｂに接続
されたメタル配線１０ｂと、ベース層１７ｂの中に形成
されているＮ型拡散層８に接続されたメタル配線１０ｃ
とが、それぞれ設けられている。
９が設けられており、酸化膜層９上に、Ｎ型拡散層６に
接続されたメタル配線１０ａと、ベース層１７ｂに接続
されたメタル配線１０ｂと、ベース層１７ｂの中に形成
されているＮ型拡散層８に接続されたメタル配線１０ｃ
とが、それぞれ設けられている。
【００４２】このような構成の回路内蔵受光素子３０
は、フォトダイオード２７の受光領域として、光吸収率
にすぐれたＳｉＧｅ層によって構成された受光層１７ａ
が設けられているために、フォトダイオード２７の光感
度が著しく向上する。また、バイポーラトランジスタ２
８のベース層１７ｂもＳｉＧｅ層によって構成されてい
るために、バイポーラトランジスタ２８のキャリアの注
入効率が上昇し、電流増幅率ｈｆｅを高くすることがで
き、高速処理が可能になる。
は、フォトダイオード２７の受光領域として、光吸収率
にすぐれたＳｉＧｅ層によって構成された受光層１７ａ
が設けられているために、フォトダイオード２７の光感
度が著しく向上する。また、バイポーラトランジスタ２
８のベース層１７ｂもＳｉＧｅ層によって構成されてい
るために、バイポーラトランジスタ２８のキャリアの注
入効率が上昇し、電流増幅率ｈｆｅを高くすることがで
き、高速処理が可能になる。
【００４３】図２は、ＳｉＧｅ層のＳｉおよびＧｅの組
成比と、バンドギャップとの関係を示すグラフ、図３
は、Ｓｉ層およびＧｅ層に照射される光の波長と光吸収
係数との関係を示すグラフである。図２に示すように、
ＳｉＧｅ層のバンドギャップは、ＳｉおよびＧｅの組成
比によって変化し、Ｓｉに対するＧｅ濃度の割合が増加
すると、ＳｉＧｅ層のバンドギャップが狭くなる。この
ようにバンドギャップが狭くなると、光吸収係数が上昇
するために、ＳｉＧｅ層が受光層１７ａになっているフ
ォトダイオード２７は光感度が向上し、高速動作が可能
になる。また、図３に示すように、Ｓｉ層およびＧｅ層
では、光吸収係数が異なっており、所定の波長に対して
は、ＳｉおよびＧｅを混晶したＳｉＧｅ層とすることに
より、Ｓｉ（シリコン）単体に比べて、大幅に光吸収係
数が増加する。図１に示す回路内蔵受光素子３０におい
て、フォトダイオード２７の受光層１７ａは、結晶性の
点から、最大１μｍ程度の厚さであるために、このよう
な１μｍ程度の厚さの受光層１７ａにおいて、光を（１
−１／ｅ）だけ吸収するためには、光吸収係数は、１０
０００ｃｍ-1程度が必要である。従って、図１に示す、
フォトダイオード２７の光感度を高めるためには、受光
する光の波長域での光吸収係数が、１００００ｃｍ-1以
上となるように、受光層１７ａにおけるのＳｉおよびＧ
ｅの組成比を設定する。フォトダイオード２７における
活性層である受光層１７ａを構成するＳｉＧｅ層と、バ
イポーラトランジスタ２８のベース層１７ｂを構成する
ＳｉＧｅ層とは、それぞれ、Ｎ型シリコン基板４の表面
近傍部にそれぞれ設けられているために、各ＳｉＧｅ層
を、それぞれ同時に形成される。これにより、図１に示
す回路内蔵受光素子３０は、製造に際して、工程数が増
加するおそれがない。
成比と、バンドギャップとの関係を示すグラフ、図３
は、Ｓｉ層およびＧｅ層に照射される光の波長と光吸収
係数との関係を示すグラフである。図２に示すように、
ＳｉＧｅ層のバンドギャップは、ＳｉおよびＧｅの組成
比によって変化し、Ｓｉに対するＧｅ濃度の割合が増加
すると、ＳｉＧｅ層のバンドギャップが狭くなる。この
ようにバンドギャップが狭くなると、光吸収係数が上昇
するために、ＳｉＧｅ層が受光層１７ａになっているフ
ォトダイオード２７は光感度が向上し、高速動作が可能
になる。また、図３に示すように、Ｓｉ層およびＧｅ層
では、光吸収係数が異なっており、所定の波長に対して
は、ＳｉおよびＧｅを混晶したＳｉＧｅ層とすることに
より、Ｓｉ（シリコン）単体に比べて、大幅に光吸収係
数が増加する。図１に示す回路内蔵受光素子３０におい
て、フォトダイオード２７の受光層１７ａは、結晶性の
点から、最大１μｍ程度の厚さであるために、このよう
な１μｍ程度の厚さの受光層１７ａにおいて、光を（１
−１／ｅ）だけ吸収するためには、光吸収係数は、１０
０００ｃｍ-1程度が必要である。従って、図１に示す、
フォトダイオード２７の光感度を高めるためには、受光
する光の波長域での光吸収係数が、１００００ｃｍ-1以
上となるように、受光層１７ａにおけるのＳｉおよびＧ
ｅの組成比を設定する。フォトダイオード２７における
活性層である受光層１７ａを構成するＳｉＧｅ層と、バ
イポーラトランジスタ２８のベース層１７ｂを構成する
ＳｉＧｅ層とは、それぞれ、Ｎ型シリコン基板４の表面
近傍部にそれぞれ設けられているために、各ＳｉＧｅ層
を、それぞれ同時に形成される。これにより、図１に示
す回路内蔵受光素子３０は、製造に際して、工程数が増
加するおそれがない。
【００４４】なお、各ＳｉＧｅ層は、多層膜あるいは超
格子層としてもよく、多層膜あるいは超格子層とするこ
とにより、厚みを増加させることなく、キャリア注入効
率を向上させることができる。
格子層としてもよく、多層膜あるいは超格子層とするこ
とにより、厚みを増加させることなく、キャリア注入効
率を向上させることができる。
【００４５】また、ＳｉＧｅ層は、形成された後に高温
熱処理すると、組成、特性が変動するために、ＳｉＧｅ
層が形成された後に熱処理することを避けることが好ま
しい。このために、図１に示す回路内蔵受光素子３０で
は、バイポーラトランジスタ２８の熱拡散工程が終了し
た後に、ＳｉＧｅ層である受光層１７ａおよびベース層
１７ｂをそれぞれ形成することが好ましい。
熱処理すると、組成、特性が変動するために、ＳｉＧｅ
層が形成された後に熱処理することを避けることが好ま
しい。このために、図１に示す回路内蔵受光素子３０で
は、バイポーラトランジスタ２８の熱拡散工程が終了し
た後に、ＳｉＧｅ層である受光層１７ａおよびベース層
１７ｂをそれぞれ形成することが好ましい。
【００４６】図４は、本発明の回路内蔵受光素子３０の
実施形態の他の例を示す断面図である。図４に示す回路
内蔵受光素子３０も、シリコン基板１上に、表面にＮ型
拡散層３を形成したＮ型シリコン基板４を、酸化膜２を
介在して貼り合せて形成されたＳＯＩウエハ２９が使用
されて形成されている。
実施形態の他の例を示す断面図である。図４に示す回路
内蔵受光素子３０も、シリコン基板１上に、表面にＮ型
拡散層３を形成したＮ型シリコン基板４を、酸化膜２を
介在して貼り合せて形成されたＳＯＩウエハ２９が使用
されて形成されている。
【００４７】ＳＯＩウェハ２９には、光を受光する受光
層１７ａがＳｉＧｅ層によって構成されたフォトダイオ
ード２７と、その信号処理回路であるバイポーラトラン
ジスタ２８とが、Ｎ型シリコン基板４に設けられたトレ
ンチ型の分離層５によって相互に分離された領域内にそ
れぞれ形成されている。トレンチ型の分離層５は、Ｎ型
シリコン基板４の表面から、Ｎ型拡散層３を貫通して、
酸化膜２に達している。フォトダイオード２７およびバ
イポーラトランジスタ２８がそれぞれ形成される領域内
には、各トレンチ型の分離層５に沿って、Ｎ型拡散層６
がそれぞれ設けられている。
層１７ａがＳｉＧｅ層によって構成されたフォトダイオ
ード２７と、その信号処理回路であるバイポーラトラン
ジスタ２８とが、Ｎ型シリコン基板４に設けられたトレ
ンチ型の分離層５によって相互に分離された領域内にそ
れぞれ形成されている。トレンチ型の分離層５は、Ｎ型
シリコン基板４の表面から、Ｎ型拡散層３を貫通して、
酸化膜２に達している。フォトダイオード２７およびバ
イポーラトランジスタ２８がそれぞれ形成される領域内
には、各トレンチ型の分離層５に沿って、Ｎ型拡散層６
がそれぞれ設けられている。
【００４８】フォトダイオード２７は、Ｎ型シリコン基
板４の表面上には、ＳｉＧｅ層によって構成された受光
層１７ａが積層されており、この受光層１７ａ上に反射
防止膜２１が積層されている。積層状態になった受光層
１７ａおよび反射防止膜２１の側方には、フォトダイオ
ード２７のアノードを取り出すために、Ｐ型不純物をド
ーピングしたポリシリコン層１６が、Ｎ型シリコン基板
４の表面上に設けられており、受光層１７ａおよび反射
防止膜２１の積層部分以外の領域が酸化絶縁膜１５によ
って覆われている。受光層１７ａおよび反射防止膜２１
の各側縁部上には、サイドウォールスペーサー１８がそ
れぞれ設けられている。
板４の表面上には、ＳｉＧｅ層によって構成された受光
層１７ａが積層されており、この受光層１７ａ上に反射
防止膜２１が積層されている。積層状態になった受光層
１７ａおよび反射防止膜２１の側方には、フォトダイオ
ード２７のアノードを取り出すために、Ｐ型不純物をド
ーピングしたポリシリコン層１６が、Ｎ型シリコン基板
４の表面上に設けられており、受光層１７ａおよび反射
防止膜２１の積層部分以外の領域が酸化絶縁膜１５によ
って覆われている。受光層１７ａおよび反射防止膜２１
の各側縁部上には、サイドウォールスペーサー１８がそ
れぞれ設けられている。
【００４９】酸化絶縁膜１５には、ポリシリコン層１６
およびＮ型拡散層６にそれぞれ接触するように酸化絶縁
膜１５を貫通する電極としてのメタル配線２２ｄおよび
２２ｅがそれぞれ設けられている。
およびＮ型拡散層６にそれぞれ接触するように酸化絶縁
膜１５を貫通する電極としてのメタル配線２２ｄおよび
２２ｅがそれぞれ設けられている。
【００５０】バイポーラトランジスタ２８は、Ｎ型シリ
コン基板４の表面上にＳｉＧｅ層によって構成されたベ
ース層１７ｂが積層されており、ベース層１７ｂの各側
方には、バイポーラトランジスタ２８のベース電極を取
り出すために、Ｐ型不純物をドーピングしたポリシリコ
ン層１６が、Ｎ型シリコン基板４上にそれぞれ積層され
ている。ベース層１７ｂおよびポリシリコン層１６以外
の部分は、酸化絶縁膜１５によって覆われている。
コン基板４の表面上にＳｉＧｅ層によって構成されたベ
ース層１７ｂが積層されており、ベース層１７ｂの各側
方には、バイポーラトランジスタ２８のベース電極を取
り出すために、Ｐ型不純物をドーピングしたポリシリコ
ン層１６が、Ｎ型シリコン基板４上にそれぞれ積層され
ている。ベース層１７ｂおよびポリシリコン層１６以外
の部分は、酸化絶縁膜１５によって覆われている。
【００５１】ベース層１７ｂ上には、エミッタとなるＮ
型不純物をドープしたポリシリコン層１９が積層状態で
設けられている。ベース層１７ｂの各側部とポリシリコ
ン層１９との間には、サイドウオールスペーサー１８が
それぞれ介在されており、ポリシリコン層１９の各側部
が、酸化絶縁層１５内にそれぞ埋設されている。ポリシ
リコン層１９の表面も、酸化絶縁膜１５によって覆われ
ている。
型不純物をドープしたポリシリコン層１９が積層状態で
設けられている。ベース層１７ｂの各側部とポリシリコ
ン層１９との間には、サイドウオールスペーサー１８が
それぞれ介在されており、ポリシリコン層１９の各側部
が、酸化絶縁層１５内にそれぞ埋設されている。ポリシ
リコン層１９の表面も、酸化絶縁膜１５によって覆われ
ている。
【００５２】酸化絶縁膜１５には、Ｎ型拡散層６、ベー
ス層１７ｂおよびポリシリコン層１６にそれぞれ接触す
るように酸化絶縁膜１５を貫通する電極としてのメタル
配線２２ａ、２２ｂおよび２２ｃがそれぞれ設けられて
いる。
ス層１７ｂおよびポリシリコン層１６にそれぞれ接触す
るように酸化絶縁膜１５を貫通する電極としてのメタル
配線２２ａ、２２ｂおよび２２ｃがそれぞれ設けられて
いる。
【００５３】なお、図４では、回路内蔵受光素子３０に
設けられる多層配線、保護膜等を省略して示している。
受光層１７ａおよびベース層１７ｂは、ＳｉＧｅ層の多
層膜あるいは超格子層によって構成してもよい。
設けられる多層配線、保護膜等を省略して示している。
受光層１７ａおよびベース層１７ｂは、ＳｉＧｅ層の多
層膜あるいは超格子層によって構成してもよい。
【００５４】図５Ａ〜図５Ｆは、図４に示す回路内蔵受
光素子３０の製造工程を示す断面図であり、図５Ａ〜図
５Ｆに基づいて、この回路内蔵受光素子３０の製造方法
を説明する。
光素子３０の製造工程を示す断面図であり、図５Ａ〜図
５Ｆに基づいて、この回路内蔵受光素子３０の製造方法
を説明する。
【００５５】まず、図５Ａに示すように、シリコン基板
１上に、表面にＮ型拡散層３を形成したＮ型シリコン基
板４を、酸化膜２を介在して貼り合せて、ＳＯＩウエハ
２９を形成する。
１上に、表面にＮ型拡散層３を形成したＮ型シリコン基
板４を、酸化膜２を介在して貼り合せて、ＳＯＩウエハ
２９を形成する。
【００５６】なお、ＳＯＩウエハ２９に形成されるバイ
ポーラトランジスタ２８がＣＭＯＳの場合は、Ｎ型拡散
層３は不要になり、Ｎ型シリコン基板４は、Ｎ型である
必要はなく、Ｐ型であってもよい。また、ＳＯＩウエハ
２９は、シリコン基板１とＮ型シリコン基板４とを貼り
合せる方法に限らず、ＳＩＭＯＸ等の方法によって形成
してもよい。
ポーラトランジスタ２８がＣＭＯＳの場合は、Ｎ型拡散
層３は不要になり、Ｎ型シリコン基板４は、Ｎ型である
必要はなく、Ｐ型であってもよい。また、ＳＯＩウエハ
２９は、シリコン基板１とＮ型シリコン基板４とを貼り
合せる方法に限らず、ＳＩＭＯＸ等の方法によって形成
してもよい。
【００５７】次に、図５Ｂに示すように、フォトダイオ
ード２７およびトランジスタ２８がそれぞれ形成される
Ｎ型シリコン基板４の領域の境界部分に、トレンチ型の
分離層５をそれぞれ形成する。各分離層５は、それぞれ
Ｎ型シリコン基板４の表面からＮ型拡散層３を通って酸
化膜２に達するように、Ｎ型シリコン基板４の厚さ方向
に沿って形成される。各分離層５がそれぞれ形成される
と、フォトダイオード２７およびバイポーラトランジス
タ２８がそれぞれ形成される領域内に、各トレンチ型の
分離層５に沿って、Ｎ型拡散層６をそれぞれ形成する。
その後、Ｎ型シリコン基板４の表面全体に、酸化膜１５
を形成する。
ード２７およびトランジスタ２８がそれぞれ形成される
Ｎ型シリコン基板４の領域の境界部分に、トレンチ型の
分離層５をそれぞれ形成する。各分離層５は、それぞれ
Ｎ型シリコン基板４の表面からＮ型拡散層３を通って酸
化膜２に達するように、Ｎ型シリコン基板４の厚さ方向
に沿って形成される。各分離層５がそれぞれ形成される
と、フォトダイオード２７およびバイポーラトランジス
タ２８がそれぞれ形成される領域内に、各トレンチ型の
分離層５に沿って、Ｎ型拡散層６をそれぞれ形成する。
その後、Ｎ型シリコン基板４の表面全体に、酸化膜１５
を形成する。
【００５８】このような状態になると、フォトダイオー
ド２７およびパイポーラトランジスタ２８がそれぞれ形
成される領域内における中央部の酸化膜１４をそれぞれ
エッチング除去して、Ｎ型シリコン基板４の表面を露出
させる。そして、フォトダイオード２７の領域における
露出したＮ型シリコン基板４の表面に、フォトダイオー
ド２７のアノードを取り出すために、Ｐ型不純物をドー
ピングしたポリシリコン層１６（図５Ｃ参照）を形成す
るとともに、バイポーラトランジスタ２７の領域におけ
る露出したＮ型シリコン基板４に、バイポーラトランジ
スタ２８のベース電極を取り出すために、Ｐ型不純物を
ドーピングしたポリシリコン層１６（図５Ｃ参照）をそ
れぞれ形成する。
ド２７およびパイポーラトランジスタ２８がそれぞれ形
成される領域内における中央部の酸化膜１４をそれぞれ
エッチング除去して、Ｎ型シリコン基板４の表面を露出
させる。そして、フォトダイオード２７の領域における
露出したＮ型シリコン基板４の表面に、フォトダイオー
ド２７のアノードを取り出すために、Ｐ型不純物をドー
ピングしたポリシリコン層１６（図５Ｃ参照）を形成す
るとともに、バイポーラトランジスタ２７の領域におけ
る露出したＮ型シリコン基板４に、バイポーラトランジ
スタ２８のベース電極を取り出すために、Ｐ型不純物を
ドーピングしたポリシリコン層１６（図５Ｃ参照）をそ
れぞれ形成する。
【００５９】次いで、Ｎ型シリコン基板４の表面全体
に、酸化膜１５を形成した後に、図５Ｃに示すように、
フォトダイオード２７が形成される領域内に設けられた
ポリシリコン層１６におけるＮ型拡散層６の遠方側の側
部が残った状態で、Ｎ型シリコン基板４の表面が露出す
るように、酸化膜１５およびポリシリコン層１６をエッ
チング除去するとともに、バイポーラトランジスタ２８
が形成される領域内に設けられたポリシリコン層１６の
両側の側部が残った状態で、Ｎ型シリコン基板４の表面
が露出するように、酸化膜１５およびポリシリコン層１
６をエッチング除去する。
に、酸化膜１５を形成した後に、図５Ｃに示すように、
フォトダイオード２７が形成される領域内に設けられた
ポリシリコン層１６におけるＮ型拡散層６の遠方側の側
部が残った状態で、Ｎ型シリコン基板４の表面が露出す
るように、酸化膜１５およびポリシリコン層１６をエッ
チング除去するとともに、バイポーラトランジスタ２８
が形成される領域内に設けられたポリシリコン層１６の
両側の側部が残った状態で、Ｎ型シリコン基板４の表面
が露出するように、酸化膜１５およびポリシリコン層１
６をエッチング除去する。
【００６０】このような状態になると、図５Ｄに示すよ
うに、フォトダイオード２７およびパイポーラトランジ
スタ２８がそれぞれ形成される領域内にて、それぞれ露
出したＮ型シリコン基板４の表面に、ＭＢＥ等の方法に
よって、ＳｉＧｅ層をそれぞれ同時に選択成長させ、フ
ォトダイオード２７の受光領域としての受光層１７ａ
と、バイポーラトランジスタ２８のベース層１７ｂとを
同時に形成する。このように、ＳｉＧｅ層によって構成
された受光層１７ａおよびベース層１７ｂを、それぞれ
同時に形成することにより、製造工程数が増加すること
を抑制することができる。
うに、フォトダイオード２７およびパイポーラトランジ
スタ２８がそれぞれ形成される領域内にて、それぞれ露
出したＮ型シリコン基板４の表面に、ＭＢＥ等の方法に
よって、ＳｉＧｅ層をそれぞれ同時に選択成長させ、フ
ォトダイオード２７の受光領域としての受光層１７ａ
と、バイポーラトランジスタ２８のベース層１７ｂとを
同時に形成する。このように、ＳｉＧｅ層によって構成
された受光層１７ａおよびベース層１７ｂを、それぞれ
同時に形成することにより、製造工程数が増加すること
を抑制することができる。
【００６１】次に、図５Ｅに示すように、受光層１７ａ
およびベース層１７ｂのそれぞれの各側縁部に、サイド
ウォールスペーサー１８をそれぞれ設けて、バイポーラ
トランジスタ２８の形成領域におけるベース層１７ｂ
上、および、ベース層１７ｂの両側の側方の酸化膜１５
上に、エミッタとなるＮ型不純物をドープしたポリシリ
コン層１９を形成する。
およびベース層１７ｂのそれぞれの各側縁部に、サイド
ウォールスペーサー１８をそれぞれ設けて、バイポーラ
トランジスタ２８の形成領域におけるベース層１７ｂ
上、および、ベース層１７ｂの両側の側方の酸化膜１５
上に、エミッタとなるＮ型不純物をドープしたポリシリ
コン層１９を形成する。
【００６２】このような状態になると、図５Ｆに示すよ
うに、フォトダイオード２７形成領域における受光層１
７ａ上に反射防止膜２１を形成して、この反射膜２１以
外の部分に酸化膜２０をＣＶＤ等によって形成する。
うに、フォトダイオード２７形成領域における受光層１
７ａ上に反射防止膜２１を形成して、この反射膜２１以
外の部分に酸化膜２０をＣＶＤ等によって形成する。
【００６３】また、ＳｉＧｅ層によって構成された受光
層１７ａの表面側のＧｅ濃度を、内部側よりも小さくす
ることによって、ポテンシャルバリヤを形成し、表面再
結合を抑制して光感度の低下を抑制する。
層１７ａの表面側のＧｅ濃度を、内部側よりも小さくす
ることによって、ポテンシャルバリヤを形成し、表面再
結合を抑制して光感度の低下を抑制する。
【００６４】受光層１７ａを構成するＳｉＧｅ層のＧｅ
濃度を低くすることによって表面再結合を抑制でき、受
光層１７ａ表面上にＳｉＮ膜を反射防止膜２１として形
成することができる構成、受光層１７ａの表面上に予め
ＳｉＯ２等の熱酸化膜を形成した後に積層されたＳｉＮ
膜によって形成する構成、低温形成が可能なアモルファ
スカーボン膜によって形成する構成等とすることもでき
る。
濃度を低くすることによって表面再結合を抑制でき、受
光層１７ａ表面上にＳｉＮ膜を反射防止膜２１として形
成することができる構成、受光層１７ａの表面上に予め
ＳｉＯ２等の熱酸化膜を形成した後に積層されたＳｉＮ
膜によって形成する構成、低温形成が可能なアモルファ
スカーボン膜によって形成する構成等とすることもでき
る。
【００６５】その後、フォトダイオード２７の形成領域
における酸化膜１５に、フォトダイオード２７の形成領
域におけるポリシリコン層１６およびＮ型拡散層６の表
面にそれぞれ達するコンタクト孔をそれぞれ形成して、
各コンタクト孔に電極となるメタル配線２２ｄおよび２
２ｅをそれぞれ形成するとともに、バイポーラトランジ
スタ２８の形成領域における一方のポリシリコン層１
６、ベース層１７ｂ上のポリシリコン層およびＮ型拡散
層６にそれぞれ達するコンタクト孔をそれぞれ形成し
て、各コンタクト孔内に電極となるメタル配線２２ａ〜
２２ｃをそれぞれ設ける。これにより、図４に示す回路
内蔵受光素子３０が得られる。
における酸化膜１５に、フォトダイオード２７の形成領
域におけるポリシリコン層１６およびＮ型拡散層６の表
面にそれぞれ達するコンタクト孔をそれぞれ形成して、
各コンタクト孔に電極となるメタル配線２２ｄおよび２
２ｅをそれぞれ形成するとともに、バイポーラトランジ
スタ２８の形成領域における一方のポリシリコン層１
６、ベース層１７ｂ上のポリシリコン層およびＮ型拡散
層６にそれぞれ達するコンタクト孔をそれぞれ形成し
て、各コンタクト孔内に電極となるメタル配線２２ａ〜
２２ｃをそれぞれ設ける。これにより、図４に示す回路
内蔵受光素子３０が得られる。
【００６６】このような構成の回路内蔵受光素子３０
は、フォトダイオード２７の受光領域として、光吸収率
にすぐれたＳｉＧｅ層によって構成された受光層１７ａ
が設けられているために、フォトダイオード２７の光感
度が著しく向上する。また、バイポーラトランジスタ２
８のベース層１７ｂも、ＳｉＧｅ層によって構成されて
いるために、バイポーラトランジスタ２８キャリアの注
入効率が上昇し、電流増幅率ｈｆｅを高くすることがで
き、高速処理が可能になる。
は、フォトダイオード２７の受光領域として、光吸収率
にすぐれたＳｉＧｅ層によって構成された受光層１７ａ
が設けられているために、フォトダイオード２７の光感
度が著しく向上する。また、バイポーラトランジスタ２
８のベース層１７ｂも、ＳｉＧｅ層によって構成されて
いるために、バイポーラトランジスタ２８キャリアの注
入効率が上昇し、電流増幅率ｈｆｅを高くすることがで
き、高速処理が可能になる。
【００６７】しかも、フォトダイオード２７の受光層１
７ａ上に、反射防止膜２１が設けられているために、受
光層１７ａに対する入射光を効果的に吸収することがで
き、これによっても、フォトダイオード２７の光感度を
向上させることができる。
７ａ上に、反射防止膜２１が設けられているために、受
光層１７ａに対する入射光を効果的に吸収することがで
き、これによっても、フォトダイオード２７の光感度を
向上させることができる。
【００６８】なお、受光層１７ａ上に設けられる反射防
止膜２１としては、１００℃以下の低温にて成長が可能
なアモルファスカーボン膜が特に好適である。受光層１
７ａを構成するＳｉＧｅは、高温熱処理をすることによ
り、組成が変動して特性が変化するために、１００℃以
下の低温にてアモルファスカーボン膜を成長させると、
受光層１７ａを構成するＳｉＧｅの組成が変動するおそ
れがない。
止膜２１としては、１００℃以下の低温にて成長が可能
なアモルファスカーボン膜が特に好適である。受光層１
７ａを構成するＳｉＧｅは、高温熱処理をすることによ
り、組成が変動して特性が変化するために、１００℃以
下の低温にてアモルファスカーボン膜を成長させると、
受光層１７ａを構成するＳｉＧｅの組成が変動するおそ
れがない。
【００６９】また、受光層１７ａの表面における光の反
射を低減させるために、ＳｉＧｅによって構成された受
光層１７ａに入射される光と、受光層１７ａを通ってシ
リコン基板４の底面にて反射する光との位相差が、λ／
２だけずれるように、受光層１７ａおよびシリコン基板
４の厚さを、λ／４ｎ（λ：光の波長、ｎ：ＳｉＧｅの
屈折率）の整数倍となるように調整するようにしてもよ
い。これにより、フォトダイオード２７の光感度をさら
に向上させることができる。
射を低減させるために、ＳｉＧｅによって構成された受
光層１７ａに入射される光と、受光層１７ａを通ってシ
リコン基板４の底面にて反射する光との位相差が、λ／
２だけずれるように、受光層１７ａおよびシリコン基板
４の厚さを、λ／４ｎ（λ：光の波長、ｎ：ＳｉＧｅの
屈折率）の整数倍となるように調整するようにしてもよ
い。これにより、フォトダイオード２７の光感度をさら
に向上させることができる。
【００７０】図６は、本発明の回路内蔵受光素子の実施
の形態のさらに他の例を示す断面図である。この回路内
蔵受光素子３０は、シリコン基板１上に、高融点金属膜
によって構成された反射膜２３が設けられている。受光
層１７ａを透過した光は、反射膜２３によって反射され
て受光層１７ａ内に戻されるために、受光層１７ａは、
厚さが２倍のときと同様の光感度を得ることができる。
なお、反射膜２３を構成する高融点金属膜は、ＳＯＩウ
エハ２９を形成する際に貼り合せられるシリコン基板１
およびＮ型シリコン基板４のいずれか一方の表面に、ス
パッタ等で形成すれば良い。
の形態のさらに他の例を示す断面図である。この回路内
蔵受光素子３０は、シリコン基板１上に、高融点金属膜
によって構成された反射膜２３が設けられている。受光
層１７ａを透過した光は、反射膜２３によって反射され
て受光層１７ａ内に戻されるために、受光層１７ａは、
厚さが２倍のときと同様の光感度を得ることができる。
なお、反射膜２３を構成する高融点金属膜は、ＳＯＩウ
エハ２９を形成する際に貼り合せられるシリコン基板１
およびＮ型シリコン基板４のいずれか一方の表面に、ス
パッタ等で形成すれば良い。
【００７１】ＳｉＧｅによって構成された受光層１７ａ
の光吸収係数を高くするために、Ｇｅ組成を多くしすぎ
ると、Ｓｉ層との歪みが大きくなって結晶性が悪くな
る。従って、受光層１７ａはあまり厚くすることができ
ず、受光層において光を十分に吸収することができない
おそれがあるが、このような反射膜２３を設けることに
よって、薄い受光層１７によっても、十分に光を吸収す
ることができる。
の光吸収係数を高くするために、Ｇｅ組成を多くしすぎ
ると、Ｓｉ層との歪みが大きくなって結晶性が悪くな
る。従って、受光層１７ａはあまり厚くすることができ
ず、受光層において光を十分に吸収することができない
おそれがあるが、このような反射膜２３を設けることに
よって、薄い受光層１７によっても、十分に光を吸収す
ることができる。
【００７２】なお、上記各実施の形態では、受光層１７
ａが分割されていない単体のフォトダイオード２７につ
いて、それぞれ説明したが、図７に示すように、ＳＯＩ
ウエハ２９におけるＮ型シリコン基板４およびＳｉＧｅ
によって構成された受光層１７ａをトレンチ型の分離層
５によって複数の受光領域に分割することにより、光ピ
ックアップ用あるいは撮像装置用として好適に使用され
る分割フォトダイオードとしてもよい。このように、ト
レンチ型の分離層５によってフォトダイオード２７の受
光領域を複数に分割することにより、フォトダイオード
２７は、クロストークがなく高解像度を実現することが
できる。なお、ＳｉＧｅ層によって構成された受光層１
７ａは、選択エピタキシャル成長によって形成すること
ができるために、選択エピタキシャル成長によって受光
層１７ａを形成する際に、受光層１７ａを複数の領域に
分割するようにしてもよい。
ａが分割されていない単体のフォトダイオード２７につ
いて、それぞれ説明したが、図７に示すように、ＳＯＩ
ウエハ２９におけるＮ型シリコン基板４およびＳｉＧｅ
によって構成された受光層１７ａをトレンチ型の分離層
５によって複数の受光領域に分割することにより、光ピ
ックアップ用あるいは撮像装置用として好適に使用され
る分割フォトダイオードとしてもよい。このように、ト
レンチ型の分離層５によってフォトダイオード２７の受
光領域を複数に分割することにより、フォトダイオード
２７は、クロストークがなく高解像度を実現することが
できる。なお、ＳｉＧｅ層によって構成された受光層１
７ａは、選択エピタキシャル成長によって形成すること
ができるために、選択エピタキシャル成長によって受光
層１７ａを形成する際に、受光層１７ａを複数の領域に
分割するようにしてもよい。
【００７３】
【発明の効果】以上のように、本発明の回路内蔵受光素
子は、低消費電力化が可能なＳＯＩウエハ上に、ＳｉＧ
ｅによって構成された受光層を有するフォトダイオード
と信号処理回路とが設けられているために、フォトダイ
オードは、高い光感度が得られ、信号処理回路のゲイン
は低くできる。従って、信号処理回路における応答速度
の低下、Ｓ／Ｎ低下等を防止することができる。また、
同一のＳＯＩウエハ上に、信号処理回路として、ＳｉＧ
ｅによって構成された部分を有する高速トランジスタを
設けることにより、信号処理の高速化が可能となり、高
速、高光感度、低消費電力化を実現することができる。
子は、低消費電力化が可能なＳＯＩウエハ上に、ＳｉＧ
ｅによって構成された受光層を有するフォトダイオード
と信号処理回路とが設けられているために、フォトダイ
オードは、高い光感度が得られ、信号処理回路のゲイン
は低くできる。従って、信号処理回路における応答速度
の低下、Ｓ／Ｎ低下等を防止することができる。また、
同一のＳＯＩウエハ上に、信号処理回路として、ＳｉＧ
ｅによって構成された部分を有する高速トランジスタを
設けることにより、信号処理の高速化が可能となり、高
速、高光感度、低消費電力化を実現することができる。
【図１】本発明の回路内蔵受光素子の実施の形態の一例
を示す断面図である。
を示す断面図である。
【図２】ＳｉＧｅ層の組成比と、バンドギャップとの関
係を示す図である。
係を示す図である。
【図３】照射される光の波長と、ＳｉおよびＧｅ層の吸
収係数との関係を示す図である。
収係数との関係を示す図である。
【図４】本発明の回路内蔵受光素子の実施の形態の他の
例を示す断面図である。
例を示す断面図である。
【図５Ａ】その回路内蔵受光素子の製造方法の一工程を
示す断面図である。
示す断面図である。
【図５Ｂ】その回路内蔵受光素子の製造方法の一工程を
示す断面図である。
示す断面図である。
【図５Ｃ】その回路内蔵受光素子の製造方法の一工程を
示す断面図である。
示す断面図である。
【図５Ｄ】その回路内蔵受光素子の製造方法の一工程を
示す断面図である。
示す断面図である。
【図５Ｅ】その回路内蔵受光素子の製造方法の一工程を
示す断面図である。
示す断面図である。
【図５Ｆ】その回路内蔵受光素子の製造方法の一工程を
示す断面図である。
示す断面図である。
【図６】本発明の回路内蔵受光素子の実施の形態のさら
に他の例を示す断面図である。
に他の例を示す断面図である。
【図７】本発明の回路内蔵受光素子の実施の形態のさら
に他の例を示す断面図である。
に他の例を示す断面図である。
【図８】従来の回路内蔵受光素子の一例を示す断面図で
ある。
ある。
【図９】従来のＳＯＩ構造の回路内蔵受光素子の一例を
示す断面図である。
示す断面図である。
１ シリコン基板 ４ Ｎ型シリコン基板 ５ 分離層 １７ａ 受光層 １７ｂ ベース層 ２１ 反射防止膜 ２３ 反射膜 ２７ フォトダイオード ２８ バイポーラトランジスタ ２９ ＳＯＩウエハ ３０ 回路内蔵受光素子
フロントページの続き (72)発明者 谷 善平 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 4M118 AA01 AA04 AA10 AB01 AB05 BA02 CA01 CA03 CB01 EA01 EA14 FA25 FC09 FC16 FC18 GA10 5F049 MA02 MB03 NA01 NA03 NA20 NB01 NB08 PA14 QA16 RA03 RA06 SS03 SZ03 SZ16 WA01 WA03 5F082 AA06 AA10 AA14 AA25 BA05 BA26 BA35 BC01 BC11 CA00 DA10 EA24 FA20
Claims (15)
- 【請求項１】 受光層がＳｉＧｅ層によって構成された
フォトダイオードと、該フォトダイオードの信号処理回
路とが、ＳＯＩ構造の同一基板上に設けられていること
を特徴とする回路内蔵受光素子。 - 【請求項２】 前記受光層を構成するＳｉＧｅ層は、前
記信号処理回路が形成された後に形成される請求項１に
記載の回路内蔵受光素子。 - 【請求項３】 前記ＳｉＧｅ層は、前記ＳＯＩ構造を構
成するシリコン層に形成された凹部内に設けられている
請求項１に記載の回路内蔵受光素子。 - 【請求項４】 前記信号処理回路が高速トランジスタで
あり、その高速トランジスタの少なくとも一部がＳｉＧ
ｅ層によって構成されている請求項１に記載の回路内蔵
受光素子。 - 【請求項５】 前記フォトダイオードの前記受光層を構
成するＳｉＧｅ層と、前記高速トランジスタのＳｉＧｅ
層とが同時に形成される請求項４に記載の回路内蔵受光
素子。 - 【請求項６】 前記フォトダイオードの下部に、反射膜
が設けられている請求項１に記載の回路内蔵受光素子。 - 【請求項７】 前記反射膜が高融点金属膜によって形成
されている請求項６に記載の回路内蔵受光素子。 - 【請求項８】 前記受光層の表面に反射防止膜が設けら
れている請求項１に記載の回路内蔵受光素子。 - 【請求項９】 前記反射防止膜が、ＳｉＮ膜である請求
項８に記載の回路内蔵受光素子。 - 【請求項１０】 前記ＳｉＮ膜が、前記受光層であるＳ
ｉＧｅ層の表面に形成された熱酸化膜上に設けられてい
る請求項９に記載の回路内蔵受光素子。 - 【請求項１１】 前記反射防止膜が、前記受光層を構成
するＳｉＧｅ層のＧｅ濃度を小さくして該受光層と一体
的に構成されている請求項８に記載の回路内蔵受光素
子。 - 【請求項１２】 前記反射防止膜が、アモルファスカー
ボン膜である請求項８に記載の回路内蔵受光素子。 - 【請求項１３】 前記受光層の表面から入射される光
と、該受光層が設けられる前記ＳＯＩ構造のシリコン層
の底面での反射光との位相差が、該受光層に入射される
光の波長の１／２とされる請求項１に記載の回路内蔵受
光素子。 - 【請求項１４】 前記受光層がトレンチ型の分離層によ
って、複数の受光領域に分割されている請求項１に記載
の回路内蔵受光素子。 - 【請求項１５】 前記受光層が、選択エピタキシャル層
によって、複数の受光領域に分割された状態で形成され
ている請求項１３に記載の回路内蔵受光素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161260A JP3717104B2 (ja) | 2000-05-30 | 2000-05-30 | 回路内蔵受光素子 |
| US09/864,861 US6448614B2 (en) | 2000-05-30 | 2001-05-25 | Circuit-incorporating photosensitive device |
| KR10-2001-0029678A KR100460404B1 (ko) | 2000-05-30 | 2001-05-29 | 회로내장 감광 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161260A JP3717104B2 (ja) | 2000-05-30 | 2000-05-30 | 回路内蔵受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345436A true JP2001345436A (ja) | 2001-12-14 |
| JP3717104B2 JP3717104B2 (ja) | 2005-11-16 |
Family
ID=18665311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161260A Expired - Fee Related JP3717104B2 (ja) | 2000-05-30 | 2000-05-30 | 回路内蔵受光素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6448614B2 (ja) |
| JP (1) | JP3717104B2 (ja) |
| KR (1) | KR100460404B1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006123881A1 (en) * | 2005-05-20 | 2006-11-23 | Siliconfile Technologies Inc. | Silicon-germanium photodiode for image sensor |
| KR100699847B1 (ko) * | 2005-06-20 | 2007-03-27 | 삼성전자주식회사 | 이미지 센서에서 협폭 밴드갭 광소자를 가지는 픽셀 회로 |
| JP2007080905A (ja) * | 2005-09-12 | 2007-03-29 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007527626A (ja) * | 2004-02-24 | 2007-09-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高速ＣＭＯＳ共存Ｇｅ−オン−インシュレータ光検出器の構造および製作方法 |
| US7420207B2 (en) | 2004-12-20 | 2008-09-02 | Samsung Electronics Co., Ltd. | Photo-detecting device and related method of formation |
| JP2008305994A (ja) * | 2007-06-07 | 2008-12-18 | Panasonic Corp | 固体撮像装置およびその製造方法 |
| US7741665B2 (en) | 2006-10-25 | 2010-06-22 | Electronics And Telecommunications Research Institute | High-quality CMOS image sensor and photo diode |
| WO2011065057A1 (ja) * | 2009-11-27 | 2011-06-03 | シャープ株式会社 | フォトダイオードおよびその製造方法、表示パネル用基板、表示装置 |
| JP2012231026A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 固体撮像装置 |
| US8664739B2 (en) | 2002-12-18 | 2014-03-04 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US9006634B2 (en) | 2012-08-21 | 2015-04-14 | Kabushiki Kaisha Toshiba | Solid state imaging device having a photoelectric conversion layer with plural silicon germanium layers, and method of manufacturing |
| JP2017034022A (ja) * | 2015-07-30 | 2017-02-09 | 技術研究組合光電子融合基盤技術研究所 | 面型光検出器 |
| CN110168700A (zh) * | 2017-01-11 | 2019-08-23 | 索泰克公司 | 用于正面型图像传感器的衬底和制造这种衬底的方法 |
| JP2021077805A (ja) * | 2019-11-12 | 2021-05-20 | 株式会社豊田中央研究所 | 受光素子とその製造方法 |
| KR20220064777A (ko) * | 2020-11-12 | 2022-05-19 | 한국표준과학연구원 | 광 검출 소자 및 그 제조 방법 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1271720C (zh) * | 1999-08-31 | 2006-08-23 | 松下电器产业株式会社 | 耐高压的绝缘体上的硅型半导体器件 |
| JP2002359310A (ja) * | 2001-05-30 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP2003249675A (ja) * | 2002-02-26 | 2003-09-05 | Sumitomo Electric Ind Ltd | 受光素子アレイ |
| DE602004016679D1 (de) | 2003-10-13 | 2008-10-30 | Noble Peak Vision Corp | Mit einem siliziumsubstrat und einem siliziumschaltkreis integrierte isolierte germanium-photodetektoren umfassender bildsensor |
| KR100561004B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7338848B1 (en) * | 2004-10-20 | 2008-03-04 | Newport Fab, Llc | Method for opto-electronic integration on a SOI substrate and related structure |
| KR100670538B1 (ko) | 2004-12-30 | 2007-01-16 | 매그나칩 반도체 유한회사 | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 |
| KR100736525B1 (ko) * | 2005-04-26 | 2007-07-06 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 제조 방법 |
| KR100724264B1 (ko) * | 2005-09-28 | 2007-05-31 | 매그나칩 반도체 유한회사 | 시모스 이미지센서 및 그 제조방법 |
| KR100743631B1 (ko) * | 2005-11-08 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100749268B1 (ko) * | 2005-11-30 | 2007-08-13 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조방법 |
| KR100718773B1 (ko) * | 2005-12-29 | 2007-05-16 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조방법 |
| JP2008210930A (ja) * | 2007-02-26 | 2008-09-11 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7834412B2 (en) * | 2008-03-17 | 2010-11-16 | Sony Corporation | Low dark current image sensors by substrate engineering |
| US8886047B2 (en) * | 2008-09-05 | 2014-11-11 | Ketra, Inc. | Optical communication device, method and system |
| US8456092B2 (en) * | 2008-09-05 | 2013-06-04 | Ketra, Inc. | Broad spectrum light source calibration systems and related methods |
| US9276766B2 (en) * | 2008-09-05 | 2016-03-01 | Ketra, Inc. | Display calibration systems and related methods |
| US8521035B2 (en) * | 2008-09-05 | 2013-08-27 | Ketra, Inc. | Systems and methods for visible light communication |
| US8773336B2 (en) | 2008-09-05 | 2014-07-08 | Ketra, Inc. | Illumination devices and related systems and methods |
| US8674913B2 (en) | 2008-09-05 | 2014-03-18 | Ketra, Inc. | LED transceiver front end circuitry and related methods |
| US10210750B2 (en) | 2011-09-13 | 2019-02-19 | Lutron Electronics Co., Inc. | System and method of extending the communication range in a visible light communication system |
| US8471496B2 (en) * | 2008-09-05 | 2013-06-25 | Ketra, Inc. | LED calibration systems and related methods |
| US20110063214A1 (en) * | 2008-09-05 | 2011-03-17 | Knapp David J | Display and optical pointer systems and related methods |
| US9509525B2 (en) * | 2008-09-05 | 2016-11-29 | Ketra, Inc. | Intelligent illumination device |
| USRE49454E1 (en) | 2010-09-30 | 2023-03-07 | Lutron Technology Company Llc | Lighting control system |
| US9386668B2 (en) | 2010-09-30 | 2016-07-05 | Ketra, Inc. | Lighting control system |
| US8513587B2 (en) | 2011-01-24 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor with anti-reflection layer and method of manufacturing the same |
| US8749172B2 (en) | 2011-07-08 | 2014-06-10 | Ketra, Inc. | Luminance control for illumination devices |
| KR101352437B1 (ko) * | 2012-11-05 | 2014-01-20 | 주식회사 동부하이텍 | 광 센서 |
| CN104078472B (zh) * | 2013-03-27 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其制造方法 |
| JP6303803B2 (ja) | 2013-07-03 | 2018-04-04 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US9651632B1 (en) | 2013-08-20 | 2017-05-16 | Ketra, Inc. | Illumination device and temperature calibration method |
| US9155155B1 (en) | 2013-08-20 | 2015-10-06 | Ketra, Inc. | Overlapping measurement sequences for interference-resistant compensation in light emitting diode devices |
| US9237620B1 (en) | 2013-08-20 | 2016-01-12 | Ketra, Inc. | Illumination device and temperature compensation method |
| US9360174B2 (en) | 2013-12-05 | 2016-06-07 | Ketra, Inc. | Linear LED illumination device with improved color mixing |
| US9345097B1 (en) | 2013-08-20 | 2016-05-17 | Ketra, Inc. | Interference-resistant compensation for illumination devices using multiple series of measurement intervals |
| US9332598B1 (en) | 2013-08-20 | 2016-05-03 | Ketra, Inc. | Interference-resistant compensation for illumination devices having multiple emitter modules |
| USRE48955E1 (en) | 2013-08-20 | 2022-03-01 | Lutron Technology Company Llc | Interference-resistant compensation for illumination devices having multiple emitter modules |
| USRE48956E1 (en) | 2013-08-20 | 2022-03-01 | Lutron Technology Company Llc | Interference-resistant compensation for illumination devices using multiple series of measurement intervals |
| US9247605B1 (en) | 2013-08-20 | 2016-01-26 | Ketra, Inc. | Interference-resistant compensation for illumination devices |
| US9769899B2 (en) | 2014-06-25 | 2017-09-19 | Ketra, Inc. | Illumination device and age compensation method |
| US9578724B1 (en) | 2013-08-20 | 2017-02-21 | Ketra, Inc. | Illumination device and method for avoiding flicker |
| US9736895B1 (en) | 2013-10-03 | 2017-08-15 | Ketra, Inc. | Color mixing optics for LED illumination device |
| US9146028B2 (en) | 2013-12-05 | 2015-09-29 | Ketra, Inc. | Linear LED illumination device with improved rotational hinge |
| US9368543B2 (en) * | 2014-01-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device |
| US9392663B2 (en) | 2014-06-25 | 2016-07-12 | Ketra, Inc. | Illumination device and method for controlling an illumination device over changes in drive current and temperature |
| US9557214B2 (en) | 2014-06-25 | 2017-01-31 | Ketra, Inc. | Illumination device and method for calibrating an illumination device over changes in temperature, drive current, and time |
| US10161786B2 (en) | 2014-06-25 | 2018-12-25 | Lutron Ketra, Llc | Emitter module for an LED illumination device |
| US9736903B2 (en) | 2014-06-25 | 2017-08-15 | Ketra, Inc. | Illumination device and method for calibrating and controlling an illumination device comprising a phosphor converted LED |
| US9392660B2 (en) | 2014-08-28 | 2016-07-12 | Ketra, Inc. | LED illumination device and calibration method for accurately characterizing the emission LEDs and photodetector(s) included within the LED illumination device |
| US9510416B2 (en) | 2014-08-28 | 2016-11-29 | Ketra, Inc. | LED illumination device and method for accurately controlling the intensity and color point of the illumination device over time |
| US9237612B1 (en) | 2015-01-26 | 2016-01-12 | Ketra, Inc. | Illumination device and method for determining a target lumens that can be safely produced by an illumination device at a present temperature |
| US9485813B1 (en) | 2015-01-26 | 2016-11-01 | Ketra, Inc. | Illumination device and method for avoiding an over-power or over-current condition in a power converter |
| US9237623B1 (en) | 2015-01-26 | 2016-01-12 | Ketra, Inc. | Illumination device and method for determining a maximum lumens that can be safely produced by the illumination device to achieve a target chromaticity |
| JP2019507759A (ja) | 2016-03-09 | 2019-03-22 | ロサンゼルス バイオメディカル リサーチ インスティテュート アット ハーバー− ユーシーエルエー メディカル センター | 外陰部膣カンジダ症の予防及び治療で使用するための方法及びキット |
| US11272599B1 (en) | 2018-06-22 | 2022-03-08 | Lutron Technology Company Llc | Calibration procedure for a light-emitting diode light source |
| EP3754730B1 (en) * | 2019-06-18 | 2023-01-18 | ams AG | Semiconductor device for infrared detection, method of manufacturing semiconductor device for infrared detection and infrared detector |
| KR20210060734A (ko) | 2019-11-18 | 2021-05-27 | 삼성디스플레이 주식회사 | 광 센서 및 이를 포함하는 전자 장치 및 이의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121453A (ja) * | 1983-12-06 | 1985-06-28 | Canon Inc | 光導電部材 |
| JPS63122285A (ja) | 1986-11-12 | 1988-05-26 | Tokuzo Sukegawa | 半導体受光素子用材料 |
| JPH0661434A (ja) | 1992-08-11 | 1994-03-04 | Hitachi Ltd | 半導体集積回路装置 |
| US5656128A (en) * | 1993-03-26 | 1997-08-12 | Fujitsu Limited | Reduction of reflection by amorphous carbon |
| US5747860A (en) * | 1995-03-13 | 1998-05-05 | Nec Corporation | Method and apparatus for fabricating semiconductor device with photodiode |
| JP3349332B2 (ja) * | 1995-04-28 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反射式空間光変調素子配列及びその形成方法 |
| JP2817703B2 (ja) | 1996-04-25 | 1998-10-30 | 日本電気株式会社 | 光半導体装置 |
-
2000
- 2000-05-30 JP JP2000161260A patent/JP3717104B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-25 US US09/864,861 patent/US6448614B2/en not_active Expired - Fee Related
- 2001-05-29 KR KR10-2001-0029678A patent/KR100460404B1/ko not_active IP Right Cessation
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664739B2 (en) | 2002-12-18 | 2014-03-04 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US9142585B2 (en) | 2002-12-18 | 2015-09-22 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| JP2007527626A (ja) * | 2004-02-24 | 2007-09-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高速ＣＭＯＳ共存Ｇｅ−オン−インシュレータ光検出器の構造および製作方法 |
| JP2012186507A (ja) * | 2004-02-24 | 2012-09-27 | Internatl Business Mach Corp <Ibm> | 高速ＣＭＯＳ共存Ｇｅ−オン−インシュレータ光検出器の構造および製作方法 |
| US7420207B2 (en) | 2004-12-20 | 2008-09-02 | Samsung Electronics Co., Ltd. | Photo-detecting device and related method of formation |
| WO2006123881A1 (en) * | 2005-05-20 | 2006-11-23 | Siliconfile Technologies Inc. | Silicon-germanium photodiode for image sensor |
| KR100699847B1 (ko) * | 2005-06-20 | 2007-03-27 | 삼성전자주식회사 | 이미지 센서에서 협폭 밴드갭 광소자를 가지는 픽셀 회로 |
| JP2007080905A (ja) * | 2005-09-12 | 2007-03-29 | Sony Corp | 半導体装置およびその製造方法 |
| JP4618064B2 (ja) * | 2005-09-12 | 2011-01-26 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US7928511B2 (en) | 2005-09-12 | 2011-04-19 | Sony Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US7741665B2 (en) | 2006-10-25 | 2010-06-22 | Electronics And Telecommunications Research Institute | High-quality CMOS image sensor and photo diode |
| JP2008305994A (ja) * | 2007-06-07 | 2008-12-18 | Panasonic Corp | 固体撮像装置およびその製造方法 |
| WO2011065057A1 (ja) * | 2009-11-27 | 2011-06-03 | シャープ株式会社 | フォトダイオードおよびその製造方法、表示パネル用基板、表示装置 |
| JP2012231026A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 固体撮像装置 |
| US9006634B2 (en) | 2012-08-21 | 2015-04-14 | Kabushiki Kaisha Toshiba | Solid state imaging device having a photoelectric conversion layer with plural silicon germanium layers, and method of manufacturing |
| JP2017034022A (ja) * | 2015-07-30 | 2017-02-09 | 技術研究組合光電子融合基盤技術研究所 | 面型光検出器 |
| CN110168700A (zh) * | 2017-01-11 | 2019-08-23 | 索泰克公司 | 用于正面型图像传感器的衬底和制造这种衬底的方法 |
| JP2020504462A (ja) * | 2017-01-11 | 2020-02-06 | ソワテク | 前面型撮像素子用基板および前記基板の製造方法 |
| JP7170664B2 (ja) | 2017-01-11 | 2022-11-14 | ソワテク | 前面型撮像素子用基板および前記基板の製造方法 |
| JP2021077805A (ja) * | 2019-11-12 | 2021-05-20 | 株式会社豊田中央研究所 | 受光素子とその製造方法 |
| JP7314772B2 (ja) | 2019-11-12 | 2023-07-26 | 株式会社豊田中央研究所 | 受光素子とその製造方法 |
| KR20220064777A (ko) * | 2020-11-12 | 2022-05-19 | 한국표준과학연구원 | 광 검출 소자 및 그 제조 방법 |
| KR102588651B1 (ko) | 2020-11-12 | 2023-10-12 | 한국표준과학연구원 | 광 검출 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6448614B2 (en) | 2002-09-10 |
| KR100460404B1 (ko) | 2004-12-08 |
| US20020014643A1 (en) | 2002-02-07 |
| KR20010109144A (ko) | 2001-12-08 |
| JP3717104B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717104B2 (ja) | 回路内蔵受光素子 | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JP2002203954A (ja) | 回路内蔵受光素子 | |
| JPH0287684A (ja) | 集積ｐｉｎ光検出器および方法 | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JP2003158291A (ja) | 受光素子を内蔵する半導体装置及びその製造方法 | |
| JP2003152217A (ja) | 受光素子を内蔵する半導体装置 | |
| JP2005009998A (ja) | 赤外線固体撮像素子およびその製造方法 | |
| JP2001237452A (ja) | フォトダイオード及びフォトダイオードの製造方法 | |
| JP2002083947A (ja) | 回路内蔵受光素子およびその製造方法 | |
| US9406717B2 (en) | Passivation of back-illuminated image sensor | |
| JP2004179469A (ja) | 光半導体装置 | |
| JP4410071B2 (ja) | 赤外線固体撮像装置 | |
| JP2004047544A (ja) | 半導体装置およびこれを備えた光学装置 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JP2008066446A (ja) | 半導体積層構造および半導体素子 | |
| JP3504114B2 (ja) | 回路内蔵受光素子 | |
| JP2657119B2 (ja) | 光半導体装置 | |
| JP2001352093A (ja) | 半導体受光装置 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JP2003037259A (ja) | 半導体装置及びその製造方法 | |
| JP2000200894A (ja) | 回路内蔵型受光素子 | |
| JP2002118280A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |