JP2004179469A - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP2004179469A JP2004179469A JP2002345178A JP2002345178A JP2004179469A JP 2004179469 A JP2004179469 A JP 2004179469A JP 2002345178 A JP2002345178 A JP 2002345178A JP 2002345178 A JP2002345178 A JP 2002345178A JP 2004179469 A JP2004179469 A JP 2004179469A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light receiving
- type
- semiconductor device
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 230000003287 optical effect Effects 0.000 title claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 23
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001698 pyrogenic effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【課題】従来、複数の受光素子は不純物の拡散および埋め込み領域により半導体基板から電極を引き出しているためシリーズ抵抗が比較的大きく、受光素子の周波数特性の向上が困難であった。
【解決手段】受光素子間を絶縁体または誘電体の分離領域６で分離することにより寄生容量が低減され、かつ、低抵抗の導電体を埋め込んだ導電体埋め込み領域１１でアノード領域となるＰ型半導体基板２から直接コンタクトを取ることによりシリーズ抵抗が低減されるため、受光素子の周波数特性を向上することができる。
【選択図】 図１
【解決手段】受光素子間を絶縁体または誘電体の分離領域６で分離することにより寄生容量が低減され、かつ、低抵抗の導電体を埋め込んだ導電体埋め込み領域１１でアノード領域となるＰ型半導体基板２から直接コンタクトを取ることによりシリーズ抵抗が低減されるため、受光素子の周波数特性を向上することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換信号を処理する受光素子および回路内蔵受光素子に関し、特にシリーズ抵抗を低減して、高速動作する受光素子および回路内蔵受光素子を実現するための光半導体装置に関するものである。
【０００２】
【従来の技術】
従来からＣＤやＤＶＤ等の光ディスク装置において、ディスクから反射されたレーザ光の検出を行うために複数の受光領域を持つ光半導体装置が用いられている。近年、光ディスク装置の小型高性能化に伴い、外来ノイズに強く、高速動作する回路内蔵の受光素子が主流となってきている。また、ＤＶＤの光ディスク装置において高性能化のため、光半導体装置の高速、高感度、低ノイズがより要求されている。
【０００３】
従来の光半導体装置は、不純物の拡散および埋め込み領域により半導体基板から電極を引き出しているためシリーズ抵抗が比較的大きく、受光素子の周波数特性の向上に限界がある（例えば、特許文献１参照。）。また、トレンチ分離により寄生容量を低減して受光素子の周波数特性の向上が可能であるが、これに加えてシリーズ抵抗の低減による受光素子の周波数特性の向上は提案されていない（例えば、特許文献２参照。）。
【０００４】
【特許文献１】
特許第２７９３０８５号公報（第１−８頁、第１図）
【特許文献２】
特開平９−２１３９１７号公報（第１−７頁、第１図）
【０００５】
【発明が解決しようとする課題】
以下、図面を用いて従来の光半導体装置の構造とその課題について説明する。
【０００６】
図６は、従来構造の光半導体装置を示す断面図である。１０１は受光素子形成領域である。１０２はＰ型半導体基板、１０３はＰ型半導体基板１０２上に成膜されたＮ型半導体層の形成層（形成領域）、１０４はＮ型半導体層（１０３）上に成膜された絶縁膜、１０５は受光素子に形成された反射防止膜、１０６は複数の受光素子間を分離する絶縁体または誘電体分離領域である。１０７は受光素子のカソード領域、１０８はカソード領域１０７上に形成されたカソードコンタクト領域、１０９はカソードコンタクト領域１０８上に形成されたカソード電極である。一方、１１０はアノード領域であるＰ型半導体基板１０２上に選択的に形成されたアノード引き出し領域、１１１はアノード引き出し領域１１０上に形成されたアノードコンタクト領域、１１２はアノードコンタクト領域１１１上に形成されたアノード電極である。
【０００７】
Ｐ型半導体基板１０２をアノード領域とし、その上のＮ− 型領域をカソード領域１０７とする受光素子において、光が受光領域に入射されることによって電子正孔対が生成され、この生成されたキャリアは逆バイアスを印加した受光素子のＰＮ接合部近傍における空乏層内の電界によりドリフトされて電極より光電流として出力される。一方、キャリア濃度勾配による拡散電流も電極より光電流として出力されるが、一般的に拡散時間はドリフト走行時間よりも長いため受光素子の周波数特性を低下させる要因の一つとなっている。
【０００８】
また、アノード部は不純物の拡散および埋め込み領域により半導体基板から電極を引き出しているためシリーズ抵抗が比較的大きく、受光素子の周波数特性の向上を困難にしている。
【０００９】
本発明の目的は、シリーズ抵抗を低減して受光素子の周波数特性を向上できる光半導体装置を提供することであり、さらには、拡散移動による低速なキャリア成分による受光素子の周波数特性の低下をも阻止できる光半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明の請求項１に記載の光半導体装置は、第１導電型の半導体領域と第１導電型の半導体領域上に成膜された第２導電型の半導体領域とで構成される複数の受光素子と、それぞれの受光素子間を分離するために第２導電型の半導体領域を貫通して第１導電型の半導体領域に達する溝に絶縁体または誘電体を埋め込んだ分離領域と、分離領域上に形成された電極と、電極と第１導電型の半導体領域とを電気的に接続するために分離領域を貫通して第１導電型の半導体領域に達する開口に導電体を埋め込んだコンタクト部とを備えたものである。
【００１１】
この請求項１の構成によれば、各受光素子間を絶縁体または誘電体の分離領域で分離することによって、寄生容量を低減できるため受光素子の周波数特性を向上できる。さらに、分離領域に形成した開口に導電体を埋め込んだコンタクト部により、受光素子を構成する第１導電型の半導体領域と電極とを電気的に接続することによって、シリーズ抵抗を低減することができるため受光素子の周波数特性をより向上できる。
【００１２】
つまり、受光素子の周波数特性を決定するｆ＝２π／ＲＣ（Ｒはシリーズ抵抗、Ｃは寄生容量）の式において、寄生容量の低減に加え、シリーズ抵抗の低減により相乗的に受光素子の周波数特性を向上できる。
【００１３】
本発明の請求項２に記載の光半導体装置は、請求項１に記載の光半導体装置において、開口に導電体を埋め込んだコンタクト部を、複数の全ての受光素子を取り囲むように配置したことを特徴とする。
【００１４】
この請求項２の構成によれば、請求項１の効果に加え、全ての受光素子で発生したキャリアを均一に最短ルートで吸い上げることができるため周波数特性をさらに向上できる。
【００１５】
本発明の請求項３に記載の光半導体装置は、請求項１に記載の光半導体装置において、第１導電型の半導体領域は、中層の第１導電型の不純物濃度を上層および下層よりも高くした上層、中層および下層の３層からなり、導電体を埋め込む開口を第１導電型の半導体領域の中層に達するように形成したことを特徴とする。
【００１６】
この請求項３の構成によれば、請求項１の効果に加え、第１導電型の半導体領域内の中層を不純物濃度を高くしたことにより、その下の下層で発生した拡散移動による低速なキャリア成分をカットできるため周波数特性の低下を阻止できる。さらに中層を導電体を介して電極と接続しているため、不純物濃度の高い中層によりシリーズ抵抗が低減されることにより、大幅にシリーズ抵抗を低減でき、受光素子の周波数特性をさらに向上できる。
【００１７】
本発明の請求項４に記載の光半導体装置は、請求項１、２または３に記載の光半導体装置において、導電体の直下に第１導電型の半導体領域よりも第１導電型の不純物濃度の高い高濃度領域を設けたことを特徴とする。
【００１８】
これにより、導電体と第１導電型の半導体領域との接続抵抗値を小さくできる。
【００１９】
本発明の請求項５に記載の光半導体装置は、請求項１、２、３または４に記載の光半導体装置において、導電体がドープドポリシリコンまたはタングステンであることを特徴とする。
【００２０】
このように、導電体としてドープドポリシリコンまたはタングステンのように低抵抗な材料を用いることが好ましい。
【００２１】
本発明の請求項６に記載の光半導体装置は、請求項１、２、３、４または５に記載の光半導体装置において、受光素子の形成領域以外の第１導電型の半導体領域上に受光素子に接続される回路を内蔵したことを特徴とする。
【００２２】
このように、回路を同一チップに内蔵することによって、特に外来ノイズに強く、高速動作が可能な光半導体装置を実現できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における光半導体装置の構造を示す断面図である。１は複数の受光素子（ホトダイオード）が形成された受光素子形成領域である。２はＰ型半導体基板、３はＰ型半導体基板２上に成膜されたＮ型半導体層の形成層（形成領域）、４はＮ型半導体層（３）上に成膜された絶縁膜、５は受光素子に形成された反射防止膜、６は複数の受光素子間を分離する絶縁体または誘電体分離領域である。７は受光素子のカソード領域、８はカソード領域７上に形成されたカソードコンタクト領域、９はカソードコンタクト領域８上に形成されたカソード電極である。一方、１０はアノード領域であるＰ型半導体基板２上に選択的に形成されたＰ＋ 型領域からなるアノード引き出し領域、１１は分離領域６内をエッチングにより開口した領域にアノードコンタクトを取るための低抵抗の導電体を埋め込んだ領域である。１２は導電体埋め込み領域１１上に形成されたアノード電極である。Ｐ型半導体基板２上に成膜されたＮ型半導体層（３）は、カソード領域７を構成するＮ− 型領域と、カソード領域８を構成するＮ＋ 型領域として存在している。
【００２５】
この第１の実施の形態における光半導体装置の製造方法の一例を説明する。まず、Ｐ型半導体基板２上に、エピタキシャル成長によりＮ型半導体層の形成層３を成膜する。次に、例えば、Ｎ型半導体層の形成層３を選択的にエッチングし、局部的にパイロジェニック方式などで熱酸化を行いリセスＬＯＣＯＳを成長させて酸化膜よりなる分離領域６を形成する。その後、Ｎ型半導体層の形成層３の表面に、Ｎ型不純物を低加速度で極浅のイオン注入をしてカソードコンタクト領域８を形成し、同時にカソード領域７が形成される。そして、例えば、ドライエッチングによって分離領域６の所定部分をエッチングしてＰ型半導体基板２に到達する開口を形成した後、その開口にＰ＋ 型不純物をイオン注入してアノード引き出し領域１０を形成する。さらに、Ｐ型不純物によるドープドポリシリコンを埋め込み、エッチバックにより表面のドープドポリシリコンのみを除去して導電体を埋め込んだ領域１１を形成する。次に、例えば減圧ＣＶＤ方式によりＳｉＮ膜を成膜させた後、常圧ＣＶＤ方式により酸化膜を成膜することで全面に絶縁膜４（ＳｉＮ膜と酸化膜よりなる）を形成する。次に、カソードコンタクト領域８および導電体を埋め込んだ領域１１とコンタクトを取るため、選択的にドライエッチングにより絶縁膜４の所定部分をエッチングし開口する。そして、スパッタ方式によりアルミニウムを堆積させた後、パターンニングしてカソード電極９およびアノード電極１２を形成する。最後に、受光部の反射防止膜領域のみをウェットエッチングによって上記の常圧ＣＶＤ方式で成膜した酸化膜を除去することで反射防止膜５（上記のＳｉＮ膜よりなる）を形成して、第１の実施の形態における光半導体装置が完成する。
【００２６】
本実施の形態の構造においては、アノード領域となるＰ型半導体基板２とカソード領域７のＰＮ接合部近傍で吸収された光によりキャリアが生成されて光電流として外部に出力されるので、特に半導体材料がシリコンでは光の浸入深さが深い赤外光の場合に受光感度に関して有利な構造である。特に、受光素子間の分離が絶縁体または誘電体分離領域６であるため寄生容量が低減され、かつ、低抵抗の導電体（１１）を埋め込んでアノード領域となるＰ型半導体基板２から直接コンタクトを取ることによりシリーズ抵抗が低減されるため、ｆ＝２π／ＲＣ（Ｒはシリーズ抵抗、Ｃは寄生容量）の式で表される受光素子の周波数特性が向上することになる。
【００２７】
（第２の実施の形態）
図２は、本発明における第２の実施の形態における光半導体装置の構造を示す断面図である。１３はＰ型半導体基板２上に選択的に形成されたトレンチ下のＰ＋ 型領域からなるアノード引き出し領域、１４は受光領域の外周をトレンチ構造の開口を行った領域にアノードコンタクトを取るための低抵抗の導電体を埋め込んだ領域である。その他の構成は、第１の実施の形態と同じである。
【００２８】
第２の実施の形態では、複数の受光素子が形成された受光領域の外周をトレンチ構造で囲み、導電体を埋め込んでトレンチ下でコンタクトを取ることを特徴とする。すなわち、複数の受光素子が形成された受光領域の外周を囲むように絶縁体または誘電体分離領域６内にトレンチ構造の開口を設け、その開口に導電体を埋め込んで導電体埋め込み領域１４としている。また、導電体埋め込み領域１４直下のＰ＋ 型のアノード引き出し領域１３と、導電体埋め込み領域１４上のアノード電極１２は、導電体埋め込み領域１４同様、受光領域の外周を囲むように形成されている。
【００２９】
この第２の実施の形態の構成の製造方法は、第１の実施の形態とは、Ｐ＋ 型のアノード引き出し領域１３、導電体埋め込み領域１４およびアノード電極１２を形成する領域（範囲）が異なるだけであり、その他は第１の実施の形態と同様にして製造できる。
【００３０】
第２の実施の形態では、第１の実施の形態と同様の効果が得られることに加え、前述の構成により、アノード領域であるＰ型半導体基板２で発生したキャリアを均一に最短ルートで吸い上げることができるため周波数特性をより向上できる。
【００３１】
（第３の実施の形態）
図３は、本発明における第３の実施の形態における光半導体装置の構造を示す断面図である。１５はＰ型半導体基板２上に形成されたＰ＋ 型埋め込み領域、１６はＰ＋ 型埋め込み領域１５上に形成されたＰ− 型のアノード領域である。１７はＰ＋ 型埋め込み領域１５に接しＰ＋ 型埋め込み領域１５と同等のＰ型不純物濃度もしくはＰ＋ 型埋め込み領域１５よりも高いＰ型不純物濃度のＰ＋ 型領域からなるアノード引き出し領域、１８は分離領域内をアノード引き出し領域１７に達するようにエッチングにより開口した領域にアノードコンタクトを取るために低抵抗の導電体を埋め込んだ領域である。その他の構成は、第１の実施の形態と同じである。
【００３２】
第３の実施の形態においては、第１の実施の形態に対し、受光領域の直下にＰ＋ 型埋め込み領域１５を形成し、Ｐ＋ 型埋め込み領域１５に対しアノードコンタクトをとるようにしていることを特徴とし、Ｐ＋ 型埋め込み領域１５の不純物濃度をＰ型半導体基板２より高くすることによってポテンシャルバリアが高くなるため、Ｐ＋ 型埋め込み領域１５直下で発生した拡散移動による低速なキャリア成分をカットできるため周波数特性の低下を阻止できる。さらにＰ＋ 型埋め込み領域１５によりシリーズ抵抗が低減される上に、低抵抗の導電体を埋め込んでＰ＋ 型埋め込み領域１５と直接コンタクトを取る構造にすることで、大幅にシリーズ抵抗が低減できるため受光素子の周波数特性を向上できる。
【００３３】
なお、Ｐ− 型のアノード領域１６は、Ｐ型半導体基板２よりもＰ型不純物濃度が低い必要性はなく、Ｐ＋ 型埋め込み領域１５との境界まで空乏層が伸びきる不純物濃度に設定することが重要であり、これにより、Ｐ− 型のアノード領域１６で生成されたキャリアが電界によりドリフトされて高速移動することができる。
【００３４】
この第３の実施の形態における光半導体装置の製造方法の一例を説明する。まず、半導体基板２上に、Ｐ型不純物をイオン注入してＰ＋ 型埋め込み領域１５を形成後、エピタキシャル成長によりアノード領域１６となるＰ− 型半導体層を成膜する。さらに、Ｐ− 型半導体層上に、エピタキシャル成長によりＮ型半導体層の形成層３を成膜する。次に、例えば、Ｎ型半導体層の形成層３を選択的にエッチングし、局部的にパイロジェニック方式などで熱酸化を行いリセスＬＯＣＯＳを成長させて酸化膜よりなる分離領域６を形成する。その後、Ｎ型半導体層の形成層３の表面に、Ｎ型不純物を低加速度で極浅のイオン注入をしてカソードコンタクト領域８を形成し、同時にカソード領域７が形成される。そして、例えば、ドライエッチングによって分離領域６の所定部分をエッチングしてＰ＋ 型埋め込み領域１５に到達する開口を形成した後、その開口にＰ＋ 型不純物をイオン注入してアノード引き出し領域１７を形成する。さらに、Ｐ型不純物によるドープドポリシリコンを埋め込み、エッチバックにより表面のドープドポリシリコンのみを除去して導電体を埋め込んだ領域１８を形成する。次に、例えば減圧ＣＶＤ方式によりＳｉＮ膜を成膜させた後、常圧ＣＶＤ方式により酸化膜を成膜することで全面に絶縁膜４（ＳｉＮ膜と酸化膜よりなる）を形成する。次に、カソードコンタクト領域８および導電体を埋め込んだ領域１８とコンタクトを取るため、選択的にドライエッチングにより絶縁膜４の所定部分をエッチングし開口する。そして、スパッタ方式によりアルミニウムを堆積させた後、パターンニングしてカソード電極９およびアノード電極１２を形成する。最後に、受光部の反射防止膜領域のみをウェットエッチングによって上記の常圧ＣＶＤ方式で成膜した酸化膜を除去することで反射防止膜５（上記のＳｉＮ膜よりなる）を形成して、第３の実施の形態における光半導体装置が完成する。
【００３５】
上記の第１、第２、第３の実施の形態の構造では絶縁体または誘電体分離幅が１〜２μｍ以下とすることが可能になり、入射する光の検出精度が改善されるだけでなく、集積度を上げることと、受光素子間の分離幅の制限が低減されるため、所望の受光部の設計ができるという利点がある。また、第１、第３の実施の形態の構造では導電体の埋め込み領域１１、１８の開口面積を数μｍ□程度にすることが可能であるため、素子のレイアウトの自由度が大きいという利点がある。
【００３６】
なお、第１、第２、第３の実施の形態における低抵抗の導電体の埋め込み領域１１、１４、１８は、前述のように、ドープドポリシリコンを埋め込んだ後、エッチバックにより表層部のドープドポリシリコンを取り除いて形成する方法以外に、プラグ方式を用いてタングステンを埋め込んで形成する方法がある。
【００３７】
また、第１、第２、第３の実施の形態では、第１導電型をＰ型、第２導電型をＮ型として本発明を説明したが、各部の導電型を逆にして第１導電型をＮ型、第２導電型をＰ型としても、各実施の形態において同様の効果が得られる。
【００３８】
（第４の実施の形態）
図４は、本発明における第４の実施の形態における光半導体装置の構造を示す断面図である。１９はトランジスタ形成領域である。２０はＮ＋ 型コレクタ埋め込み領域、２１はＮ＋ 型コレクタ埋め込み領域２０上に選択的に形成されたＮ型コレクタ領域、２２はＮ＋ 型コレクタ埋め込み領域２０の周辺上に選択的に形成されたＮ＋ 型コレクタ引き出し領域、２３はＮ＋ 型コレクタ引き出し領域２２上に形成されたＮ＋ 型コレクタコンタクト領域、２４はＮ＋ 型コレクタコンタクト領域２３上に形成されたコレクタ電極である。また、２５はＮ型コレクタ領域２１に選択的に形成されたＰ型ベース領域、２６はＰ型ベース領域２５の周辺部片側上に選択的に形成されたＰ＋ 型ベースコンタクト領域、２７はＰ＋ 型ベースコンタクト領域２６に形成されたベース電極である。一方、２８はＰ＋ 型ベースコンタクト領域２６に対向して選択的に形成されたＮ＋ 型エミッタ領域、２９はＮ＋ 型エミッタ領域２８上に形成されたエミッタ電極である。その他の構成は、第３の実施の形態と同じである。
【００３９】
以下に、第４の実施の形態に関する回路構成の例を説明する。
【００４０】
図５は、電流電圧変換の回路を示す図であり、３０は受光素子、３１は受光素子に入射される光信号、３２はアンプ、３３はインピーダンスである。
【００４１】
図５に示すような回路において受光素子３０に入射された光信号３１が光電変換され、この電流がトランジスタと容量素子と抵抗素子などで構成されるアンプ３２およびインピーダンス３３により電流電圧変換されて信号出力される。ＣＤなどの光ピックアップ装置では、それぞれの受光領域から出力される光電流による信号検出を行うだけでなく、通常、複数の受光素子を用いてレーザ光の位置や形状の変化からトラッキング信号やフォーカス信号を得ることにより光ピックアップ装置を制御している。回路を同一チップに内蔵することによって、特に外来ノイズに強く、高速動作が可能な光半導体装置を実現できる。
【００４２】
【発明の効果】
以上のように本発明によれば、各受光素子間を絶縁体または誘電体の分離領域で分離することによって寄生容量を低減することができ、かつ、分離領域に形成した開口に導電体を埋め込んだコンタクト部により、受光素子を構成する第１導電型の半導体領域と電極とを電気的に接続することによって、シリーズ抵抗を低減することができるため、受光素子の周波数特性を向上した光半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の光半導体装置の構造を示す断面図である。
【図２】本発明の第２の実施の形態の光半導体装置の構造を示す断面図である。
【図３】本発明の第３の実施の形態の光半導体装置の構造を示す断面図である。
【図４】本発明の第４の実施の形態の光半導体装置の構造を示す断面図である。
【図５】本発明の第４の実施の形態における電流電圧変換回路の回路図である。
【図６】従来の光半導体装置の構造を示す断面図である。
【符号の説明】
１ 受光素子形成領域
２ Ｐ型半導体基板
３ Ｎ型半導体層の形成層
４ 絶縁膜
５ 反射防止膜
６ 絶縁体または誘電体分離領域
７ カソード領域
８ カソードコンタクト領域
９ カソード電極
１０ アノード引き出し領域
１１ 導電体埋め込み領域
１２ アノード電極
１３ トレンチ下のアノード引き出し領域
１４ トレンチ構造の導電体埋め込み領域
１５ Ｐ＋ 型埋め込み領域
１６ アノード領域
１７ Ｐ＋ 型埋め込み領域に接したアノード引き出し領域
１８ アノード引き出し領域まで達した導電体埋め込み領域
１９ トランジスタ形成領域
２０ Ｎ＋ 型コレクタ埋め込み領域
２１ Ｎ型コレクタ領域
２２ Ｎ＋ 型コレクタ引き出し領域
２３ Ｎ＋ 型コレクタコンタクト領域
２４ コレクタ電極
２５ Ｐ型ベース領域
２６ Ｐ＋ 型ベースコンタクト領域
２７ ベース電極
２８ Ｎ＋ 型エミッタ領域
２９ エミッタ電極
３０ 受光素子
３１ 光信号
３２ アンプ
３３ インピーダンス
１０１ 受光素子形成領域
１０２ Ｐ型半導体基板
１０３ Ｎ型半導体層の形成層
１０４ 絶縁膜
１０５ 反射防止膜
１０６ 絶縁体または誘電体分離領域
１０７ カソード領域
１０８ カソードコンタクト領域
１０９ カソード電極
１１０ アノード引き出し領域
１１１ アノードコンタクト領域
１１２ アノード電極
【発明の属する技術分野】
本発明は、光電変換信号を処理する受光素子および回路内蔵受光素子に関し、特にシリーズ抵抗を低減して、高速動作する受光素子および回路内蔵受光素子を実現するための光半導体装置に関するものである。
【０００２】
【従来の技術】
従来からＣＤやＤＶＤ等の光ディスク装置において、ディスクから反射されたレーザ光の検出を行うために複数の受光領域を持つ光半導体装置が用いられている。近年、光ディスク装置の小型高性能化に伴い、外来ノイズに強く、高速動作する回路内蔵の受光素子が主流となってきている。また、ＤＶＤの光ディスク装置において高性能化のため、光半導体装置の高速、高感度、低ノイズがより要求されている。
【０００３】
従来の光半導体装置は、不純物の拡散および埋め込み領域により半導体基板から電極を引き出しているためシリーズ抵抗が比較的大きく、受光素子の周波数特性の向上に限界がある（例えば、特許文献１参照。）。また、トレンチ分離により寄生容量を低減して受光素子の周波数特性の向上が可能であるが、これに加えてシリーズ抵抗の低減による受光素子の周波数特性の向上は提案されていない（例えば、特許文献２参照。）。
【０００４】
【特許文献１】
特許第２７９３０８５号公報（第１−８頁、第１図）
【特許文献２】
特開平９−２１３９１７号公報（第１−７頁、第１図）
【０００５】
【発明が解決しようとする課題】
以下、図面を用いて従来の光半導体装置の構造とその課題について説明する。
【０００６】
図６は、従来構造の光半導体装置を示す断面図である。１０１は受光素子形成領域である。１０２はＰ型半導体基板、１０３はＰ型半導体基板１０２上に成膜されたＮ型半導体層の形成層（形成領域）、１０４はＮ型半導体層（１０３）上に成膜された絶縁膜、１０５は受光素子に形成された反射防止膜、１０６は複数の受光素子間を分離する絶縁体または誘電体分離領域である。１０７は受光素子のカソード領域、１０８はカソード領域１０７上に形成されたカソードコンタクト領域、１０９はカソードコンタクト領域１０８上に形成されたカソード電極である。一方、１１０はアノード領域であるＰ型半導体基板１０２上に選択的に形成されたアノード引き出し領域、１１１はアノード引き出し領域１１０上に形成されたアノードコンタクト領域、１１２はアノードコンタクト領域１１１上に形成されたアノード電極である。
【０００７】
Ｐ型半導体基板１０２をアノード領域とし、その上のＮ− 型領域をカソード領域１０７とする受光素子において、光が受光領域に入射されることによって電子正孔対が生成され、この生成されたキャリアは逆バイアスを印加した受光素子のＰＮ接合部近傍における空乏層内の電界によりドリフトされて電極より光電流として出力される。一方、キャリア濃度勾配による拡散電流も電極より光電流として出力されるが、一般的に拡散時間はドリフト走行時間よりも長いため受光素子の周波数特性を低下させる要因の一つとなっている。
【０００８】
また、アノード部は不純物の拡散および埋め込み領域により半導体基板から電極を引き出しているためシリーズ抵抗が比較的大きく、受光素子の周波数特性の向上を困難にしている。
【０００９】
本発明の目的は、シリーズ抵抗を低減して受光素子の周波数特性を向上できる光半導体装置を提供することであり、さらには、拡散移動による低速なキャリア成分による受光素子の周波数特性の低下をも阻止できる光半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明の請求項１に記載の光半導体装置は、第１導電型の半導体領域と第１導電型の半導体領域上に成膜された第２導電型の半導体領域とで構成される複数の受光素子と、それぞれの受光素子間を分離するために第２導電型の半導体領域を貫通して第１導電型の半導体領域に達する溝に絶縁体または誘電体を埋め込んだ分離領域と、分離領域上に形成された電極と、電極と第１導電型の半導体領域とを電気的に接続するために分離領域を貫通して第１導電型の半導体領域に達する開口に導電体を埋め込んだコンタクト部とを備えたものである。
【００１１】
この請求項１の構成によれば、各受光素子間を絶縁体または誘電体の分離領域で分離することによって、寄生容量を低減できるため受光素子の周波数特性を向上できる。さらに、分離領域に形成した開口に導電体を埋め込んだコンタクト部により、受光素子を構成する第１導電型の半導体領域と電極とを電気的に接続することによって、シリーズ抵抗を低減することができるため受光素子の周波数特性をより向上できる。
【００１２】
つまり、受光素子の周波数特性を決定するｆ＝２π／ＲＣ（Ｒはシリーズ抵抗、Ｃは寄生容量）の式において、寄生容量の低減に加え、シリーズ抵抗の低減により相乗的に受光素子の周波数特性を向上できる。
【００１３】
本発明の請求項２に記載の光半導体装置は、請求項１に記載の光半導体装置において、開口に導電体を埋め込んだコンタクト部を、複数の全ての受光素子を取り囲むように配置したことを特徴とする。
【００１４】
この請求項２の構成によれば、請求項１の効果に加え、全ての受光素子で発生したキャリアを均一に最短ルートで吸い上げることができるため周波数特性をさらに向上できる。
【００１５】
本発明の請求項３に記載の光半導体装置は、請求項１に記載の光半導体装置において、第１導電型の半導体領域は、中層の第１導電型の不純物濃度を上層および下層よりも高くした上層、中層および下層の３層からなり、導電体を埋め込む開口を第１導電型の半導体領域の中層に達するように形成したことを特徴とする。
【００１６】
この請求項３の構成によれば、請求項１の効果に加え、第１導電型の半導体領域内の中層を不純物濃度を高くしたことにより、その下の下層で発生した拡散移動による低速なキャリア成分をカットできるため周波数特性の低下を阻止できる。さらに中層を導電体を介して電極と接続しているため、不純物濃度の高い中層によりシリーズ抵抗が低減されることにより、大幅にシリーズ抵抗を低減でき、受光素子の周波数特性をさらに向上できる。
【００１７】
本発明の請求項４に記載の光半導体装置は、請求項１、２または３に記載の光半導体装置において、導電体の直下に第１導電型の半導体領域よりも第１導電型の不純物濃度の高い高濃度領域を設けたことを特徴とする。
【００１８】
これにより、導電体と第１導電型の半導体領域との接続抵抗値を小さくできる。
【００１９】
本発明の請求項５に記載の光半導体装置は、請求項１、２、３または４に記載の光半導体装置において、導電体がドープドポリシリコンまたはタングステンであることを特徴とする。
【００２０】
このように、導電体としてドープドポリシリコンまたはタングステンのように低抵抗な材料を用いることが好ましい。
【００２１】
本発明の請求項６に記載の光半導体装置は、請求項１、２、３、４または５に記載の光半導体装置において、受光素子の形成領域以外の第１導電型の半導体領域上に受光素子に接続される回路を内蔵したことを特徴とする。
【００２２】
このように、回路を同一チップに内蔵することによって、特に外来ノイズに強く、高速動作が可能な光半導体装置を実現できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における光半導体装置の構造を示す断面図である。１は複数の受光素子（ホトダイオード）が形成された受光素子形成領域である。２はＰ型半導体基板、３はＰ型半導体基板２上に成膜されたＮ型半導体層の形成層（形成領域）、４はＮ型半導体層（３）上に成膜された絶縁膜、５は受光素子に形成された反射防止膜、６は複数の受光素子間を分離する絶縁体または誘電体分離領域である。７は受光素子のカソード領域、８はカソード領域７上に形成されたカソードコンタクト領域、９はカソードコンタクト領域８上に形成されたカソード電極である。一方、１０はアノード領域であるＰ型半導体基板２上に選択的に形成されたＰ＋ 型領域からなるアノード引き出し領域、１１は分離領域６内をエッチングにより開口した領域にアノードコンタクトを取るための低抵抗の導電体を埋め込んだ領域である。１２は導電体埋め込み領域１１上に形成されたアノード電極である。Ｐ型半導体基板２上に成膜されたＮ型半導体層（３）は、カソード領域７を構成するＮ− 型領域と、カソード領域８を構成するＮ＋ 型領域として存在している。
【００２５】
この第１の実施の形態における光半導体装置の製造方法の一例を説明する。まず、Ｐ型半導体基板２上に、エピタキシャル成長によりＮ型半導体層の形成層３を成膜する。次に、例えば、Ｎ型半導体層の形成層３を選択的にエッチングし、局部的にパイロジェニック方式などで熱酸化を行いリセスＬＯＣＯＳを成長させて酸化膜よりなる分離領域６を形成する。その後、Ｎ型半導体層の形成層３の表面に、Ｎ型不純物を低加速度で極浅のイオン注入をしてカソードコンタクト領域８を形成し、同時にカソード領域７が形成される。そして、例えば、ドライエッチングによって分離領域６の所定部分をエッチングしてＰ型半導体基板２に到達する開口を形成した後、その開口にＰ＋ 型不純物をイオン注入してアノード引き出し領域１０を形成する。さらに、Ｐ型不純物によるドープドポリシリコンを埋め込み、エッチバックにより表面のドープドポリシリコンのみを除去して導電体を埋め込んだ領域１１を形成する。次に、例えば減圧ＣＶＤ方式によりＳｉＮ膜を成膜させた後、常圧ＣＶＤ方式により酸化膜を成膜することで全面に絶縁膜４（ＳｉＮ膜と酸化膜よりなる）を形成する。次に、カソードコンタクト領域８および導電体を埋め込んだ領域１１とコンタクトを取るため、選択的にドライエッチングにより絶縁膜４の所定部分をエッチングし開口する。そして、スパッタ方式によりアルミニウムを堆積させた後、パターンニングしてカソード電極９およびアノード電極１２を形成する。最後に、受光部の反射防止膜領域のみをウェットエッチングによって上記の常圧ＣＶＤ方式で成膜した酸化膜を除去することで反射防止膜５（上記のＳｉＮ膜よりなる）を形成して、第１の実施の形態における光半導体装置が完成する。
【００２６】
本実施の形態の構造においては、アノード領域となるＰ型半導体基板２とカソード領域７のＰＮ接合部近傍で吸収された光によりキャリアが生成されて光電流として外部に出力されるので、特に半導体材料がシリコンでは光の浸入深さが深い赤外光の場合に受光感度に関して有利な構造である。特に、受光素子間の分離が絶縁体または誘電体分離領域６であるため寄生容量が低減され、かつ、低抵抗の導電体（１１）を埋め込んでアノード領域となるＰ型半導体基板２から直接コンタクトを取ることによりシリーズ抵抗が低減されるため、ｆ＝２π／ＲＣ（Ｒはシリーズ抵抗、Ｃは寄生容量）の式で表される受光素子の周波数特性が向上することになる。
【００２７】
（第２の実施の形態）
図２は、本発明における第２の実施の形態における光半導体装置の構造を示す断面図である。１３はＰ型半導体基板２上に選択的に形成されたトレンチ下のＰ＋ 型領域からなるアノード引き出し領域、１４は受光領域の外周をトレンチ構造の開口を行った領域にアノードコンタクトを取るための低抵抗の導電体を埋め込んだ領域である。その他の構成は、第１の実施の形態と同じである。
【００２８】
第２の実施の形態では、複数の受光素子が形成された受光領域の外周をトレンチ構造で囲み、導電体を埋め込んでトレンチ下でコンタクトを取ることを特徴とする。すなわち、複数の受光素子が形成された受光領域の外周を囲むように絶縁体または誘電体分離領域６内にトレンチ構造の開口を設け、その開口に導電体を埋め込んで導電体埋め込み領域１４としている。また、導電体埋め込み領域１４直下のＰ＋ 型のアノード引き出し領域１３と、導電体埋め込み領域１４上のアノード電極１２は、導電体埋め込み領域１４同様、受光領域の外周を囲むように形成されている。
【００２９】
この第２の実施の形態の構成の製造方法は、第１の実施の形態とは、Ｐ＋ 型のアノード引き出し領域１３、導電体埋め込み領域１４およびアノード電極１２を形成する領域（範囲）が異なるだけであり、その他は第１の実施の形態と同様にして製造できる。
【００３０】
第２の実施の形態では、第１の実施の形態と同様の効果が得られることに加え、前述の構成により、アノード領域であるＰ型半導体基板２で発生したキャリアを均一に最短ルートで吸い上げることができるため周波数特性をより向上できる。
【００３１】
（第３の実施の形態）
図３は、本発明における第３の実施の形態における光半導体装置の構造を示す断面図である。１５はＰ型半導体基板２上に形成されたＰ＋ 型埋め込み領域、１６はＰ＋ 型埋め込み領域１５上に形成されたＰ− 型のアノード領域である。１７はＰ＋ 型埋め込み領域１５に接しＰ＋ 型埋め込み領域１５と同等のＰ型不純物濃度もしくはＰ＋ 型埋め込み領域１５よりも高いＰ型不純物濃度のＰ＋ 型領域からなるアノード引き出し領域、１８は分離領域内をアノード引き出し領域１７に達するようにエッチングにより開口した領域にアノードコンタクトを取るために低抵抗の導電体を埋め込んだ領域である。その他の構成は、第１の実施の形態と同じである。
【００３２】
第３の実施の形態においては、第１の実施の形態に対し、受光領域の直下にＰ＋ 型埋め込み領域１５を形成し、Ｐ＋ 型埋め込み領域１５に対しアノードコンタクトをとるようにしていることを特徴とし、Ｐ＋ 型埋め込み領域１５の不純物濃度をＰ型半導体基板２より高くすることによってポテンシャルバリアが高くなるため、Ｐ＋ 型埋め込み領域１５直下で発生した拡散移動による低速なキャリア成分をカットできるため周波数特性の低下を阻止できる。さらにＰ＋ 型埋め込み領域１５によりシリーズ抵抗が低減される上に、低抵抗の導電体を埋め込んでＰ＋ 型埋め込み領域１５と直接コンタクトを取る構造にすることで、大幅にシリーズ抵抗が低減できるため受光素子の周波数特性を向上できる。
【００３３】
なお、Ｐ− 型のアノード領域１６は、Ｐ型半導体基板２よりもＰ型不純物濃度が低い必要性はなく、Ｐ＋ 型埋め込み領域１５との境界まで空乏層が伸びきる不純物濃度に設定することが重要であり、これにより、Ｐ− 型のアノード領域１６で生成されたキャリアが電界によりドリフトされて高速移動することができる。
【００３４】
この第３の実施の形態における光半導体装置の製造方法の一例を説明する。まず、半導体基板２上に、Ｐ型不純物をイオン注入してＰ＋ 型埋め込み領域１５を形成後、エピタキシャル成長によりアノード領域１６となるＰ− 型半導体層を成膜する。さらに、Ｐ− 型半導体層上に、エピタキシャル成長によりＮ型半導体層の形成層３を成膜する。次に、例えば、Ｎ型半導体層の形成層３を選択的にエッチングし、局部的にパイロジェニック方式などで熱酸化を行いリセスＬＯＣＯＳを成長させて酸化膜よりなる分離領域６を形成する。その後、Ｎ型半導体層の形成層３の表面に、Ｎ型不純物を低加速度で極浅のイオン注入をしてカソードコンタクト領域８を形成し、同時にカソード領域７が形成される。そして、例えば、ドライエッチングによって分離領域６の所定部分をエッチングしてＰ＋ 型埋め込み領域１５に到達する開口を形成した後、その開口にＰ＋ 型不純物をイオン注入してアノード引き出し領域１７を形成する。さらに、Ｐ型不純物によるドープドポリシリコンを埋め込み、エッチバックにより表面のドープドポリシリコンのみを除去して導電体を埋め込んだ領域１８を形成する。次に、例えば減圧ＣＶＤ方式によりＳｉＮ膜を成膜させた後、常圧ＣＶＤ方式により酸化膜を成膜することで全面に絶縁膜４（ＳｉＮ膜と酸化膜よりなる）を形成する。次に、カソードコンタクト領域８および導電体を埋め込んだ領域１８とコンタクトを取るため、選択的にドライエッチングにより絶縁膜４の所定部分をエッチングし開口する。そして、スパッタ方式によりアルミニウムを堆積させた後、パターンニングしてカソード電極９およびアノード電極１２を形成する。最後に、受光部の反射防止膜領域のみをウェットエッチングによって上記の常圧ＣＶＤ方式で成膜した酸化膜を除去することで反射防止膜５（上記のＳｉＮ膜よりなる）を形成して、第３の実施の形態における光半導体装置が完成する。
【００３５】
上記の第１、第２、第３の実施の形態の構造では絶縁体または誘電体分離幅が１〜２μｍ以下とすることが可能になり、入射する光の検出精度が改善されるだけでなく、集積度を上げることと、受光素子間の分離幅の制限が低減されるため、所望の受光部の設計ができるという利点がある。また、第１、第３の実施の形態の構造では導電体の埋め込み領域１１、１８の開口面積を数μｍ□程度にすることが可能であるため、素子のレイアウトの自由度が大きいという利点がある。
【００３６】
なお、第１、第２、第３の実施の形態における低抵抗の導電体の埋め込み領域１１、１４、１８は、前述のように、ドープドポリシリコンを埋め込んだ後、エッチバックにより表層部のドープドポリシリコンを取り除いて形成する方法以外に、プラグ方式を用いてタングステンを埋め込んで形成する方法がある。
【００３７】
また、第１、第２、第３の実施の形態では、第１導電型をＰ型、第２導電型をＮ型として本発明を説明したが、各部の導電型を逆にして第１導電型をＮ型、第２導電型をＰ型としても、各実施の形態において同様の効果が得られる。
【００３８】
（第４の実施の形態）
図４は、本発明における第４の実施の形態における光半導体装置の構造を示す断面図である。１９はトランジスタ形成領域である。２０はＮ＋ 型コレクタ埋め込み領域、２１はＮ＋ 型コレクタ埋め込み領域２０上に選択的に形成されたＮ型コレクタ領域、２２はＮ＋ 型コレクタ埋め込み領域２０の周辺上に選択的に形成されたＮ＋ 型コレクタ引き出し領域、２３はＮ＋ 型コレクタ引き出し領域２２上に形成されたＮ＋ 型コレクタコンタクト領域、２４はＮ＋ 型コレクタコンタクト領域２３上に形成されたコレクタ電極である。また、２５はＮ型コレクタ領域２１に選択的に形成されたＰ型ベース領域、２６はＰ型ベース領域２５の周辺部片側上に選択的に形成されたＰ＋ 型ベースコンタクト領域、２７はＰ＋ 型ベースコンタクト領域２６に形成されたベース電極である。一方、２８はＰ＋ 型ベースコンタクト領域２６に対向して選択的に形成されたＮ＋ 型エミッタ領域、２９はＮ＋ 型エミッタ領域２８上に形成されたエミッタ電極である。その他の構成は、第３の実施の形態と同じである。
【００３９】
以下に、第４の実施の形態に関する回路構成の例を説明する。
【００４０】
図５は、電流電圧変換の回路を示す図であり、３０は受光素子、３１は受光素子に入射される光信号、３２はアンプ、３３はインピーダンスである。
【００４１】
図５に示すような回路において受光素子３０に入射された光信号３１が光電変換され、この電流がトランジスタと容量素子と抵抗素子などで構成されるアンプ３２およびインピーダンス３３により電流電圧変換されて信号出力される。ＣＤなどの光ピックアップ装置では、それぞれの受光領域から出力される光電流による信号検出を行うだけでなく、通常、複数の受光素子を用いてレーザ光の位置や形状の変化からトラッキング信号やフォーカス信号を得ることにより光ピックアップ装置を制御している。回路を同一チップに内蔵することによって、特に外来ノイズに強く、高速動作が可能な光半導体装置を実現できる。
【００４２】
【発明の効果】
以上のように本発明によれば、各受光素子間を絶縁体または誘電体の分離領域で分離することによって寄生容量を低減することができ、かつ、分離領域に形成した開口に導電体を埋め込んだコンタクト部により、受光素子を構成する第１導電型の半導体領域と電極とを電気的に接続することによって、シリーズ抵抗を低減することができるため、受光素子の周波数特性を向上した光半導体装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の光半導体装置の構造を示す断面図である。
【図２】本発明の第２の実施の形態の光半導体装置の構造を示す断面図である。
【図３】本発明の第３の実施の形態の光半導体装置の構造を示す断面図である。
【図４】本発明の第４の実施の形態の光半導体装置の構造を示す断面図である。
【図５】本発明の第４の実施の形態における電流電圧変換回路の回路図である。
【図６】従来の光半導体装置の構造を示す断面図である。
【符号の説明】
１ 受光素子形成領域
２ Ｐ型半導体基板
３ Ｎ型半導体層の形成層
４ 絶縁膜
５ 反射防止膜
６ 絶縁体または誘電体分離領域
７ カソード領域
８ カソードコンタクト領域
９ カソード電極
１０ アノード引き出し領域
１１ 導電体埋め込み領域
１２ アノード電極
１３ トレンチ下のアノード引き出し領域
１４ トレンチ構造の導電体埋め込み領域
１５ Ｐ＋ 型埋め込み領域
１６ アノード領域
１７ Ｐ＋ 型埋め込み領域に接したアノード引き出し領域
１８ アノード引き出し領域まで達した導電体埋め込み領域
１９ トランジスタ形成領域
２０ Ｎ＋ 型コレクタ埋め込み領域
２１ Ｎ型コレクタ領域
２２ Ｎ＋ 型コレクタ引き出し領域
２３ Ｎ＋ 型コレクタコンタクト領域
２４ コレクタ電極
２５ Ｐ型ベース領域
２６ Ｐ＋ 型ベースコンタクト領域
２７ ベース電極
２８ Ｎ＋ 型エミッタ領域
２９ エミッタ電極
３０ 受光素子
３１ 光信号
３２ アンプ
３３ インピーダンス
１０１ 受光素子形成領域
１０２ Ｐ型半導体基板
１０３ Ｎ型半導体層の形成層
１０４ 絶縁膜
１０５ 反射防止膜
１０６ 絶縁体または誘電体分離領域
１０７ カソード領域
１０８ カソードコンタクト領域
１０９ カソード電極
１１０ アノード引き出し領域
１１１ アノードコンタクト領域
１１２ アノード電極
Claims (6)
- 第１導電型の半導体領域と前記第１導電型の半導体領域上に成膜された第２導電型の半導体領域とで構成される複数の受光素子と、
それぞれの前記受光素子間を分離するために前記第２導電型の半導体領域を貫通して前記第１導電型の半導体領域に達する溝に絶縁体または誘電体を埋め込んだ分離領域と、
前記分離領域上に形成された電極と、
前記電極と前記第１導電型の半導体領域とを電気的に接続するために前記分離領域を貫通して前記第１導電型の半導体領域に達する開口に導電体を埋め込んだコンタクト部とを備えた光半導体装置。 - 開口に導電体を埋め込んだコンタクト部を、複数の全ての受光素子を取り囲むように配置したことを特徴とする請求項１に記載の光半導体装置。
- 第１導電型の半導体領域は、中層の第１導電型の不純物濃度を上層および下層よりも高くした前記上層、中層および下層の３層からなり、導電体を埋め込む開口を前記第１導電型の半導体領域の前記中層に達するように形成したことを特徴とする請求項１に記載の光半導体装置。
- 導電体の直下に第１導電型の半導体領域よりも第１導電型の不純物濃度の高い高濃度領域を設けたことを特徴とする請求項１、２または３に記載の光半導体装置。
- 導電体がドープドポリシリコンまたはタングステンであることを特徴とする請求項１、２、３または４に記載の光半導体装置。
- 受光素子の形成領域以外の第１導電型の半導体領域上に前記受光素子に接続される回路を内蔵したことを特徴とする請求項１、２、３、４または５に記載の光半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345178A JP4083553B2 (ja) | 2002-11-28 | 2002-11-28 | 光半導体装置 |
| US10/523,799 US20060151814A1 (en) | 2002-11-28 | 2003-11-10 | Optical semiconductor device |
| PCT/JP2003/014278 WO2004049460A1 (ja) | 2002-11-28 | 2003-11-10 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345178A JP4083553B2 (ja) | 2002-11-28 | 2002-11-28 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179469A true JP2004179469A (ja) | 2004-06-24 |
| JP4083553B2 JP4083553B2 (ja) | 2008-04-30 |
Family
ID=32375988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002345178A Expired - Fee Related JP4083553B2 (ja) | 2002-11-28 | 2002-11-28 | 光半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060151814A1 (ja) |
| JP (1) | JP4083553B2 (ja) |
| WO (1) | WO2004049460A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150723A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Electronics Co Ltd | フォトダイオード及びその製造方法 |
| JP2007227749A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Instruments Inc | 半導体装置及び半導体装置の製造方法 |
| JP2015207716A (ja) * | 2014-04-22 | 2015-11-19 | キヤノン株式会社 | 固体撮像装置、その製造方法およびカメラ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4584159B2 (ja) * | 2006-02-24 | 2010-11-17 | セイコーインスツル株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2010103221A (ja) * | 2008-10-22 | 2010-05-06 | Panasonic Corp | 光半導体装置 |
| US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| JP2010278045A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | 光半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410175A (en) * | 1989-08-31 | 1995-04-25 | Hamamatsu Photonics K.K. | Monolithic IC having pin photodiode and an electrically active element accommodated on the same semi-conductor substrate |
| JP2899018B2 (ja) * | 1989-08-31 | 1999-06-02 | 浜松ホトニクス株式会社 | 半導体装置 |
| US5598022A (en) * | 1990-08-31 | 1997-01-28 | Hamamatsu Photonics K.K. | Optical semiconductor device |
| JP2793085B2 (ja) * | 1992-06-25 | 1998-09-03 | 三洋電機株式会社 | 光半導体装置とその製造方法 |
| JPH08255888A (ja) * | 1995-03-16 | 1996-10-01 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| JP3317942B2 (ja) * | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3713418B2 (ja) * | 2000-05-30 | 2005-11-09 | 光正 小柳 | ３次元画像処理装置の製造方法 |
| JP2002280536A (ja) * | 2001-03-21 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
-
2002
- 2002-11-28 JP JP2002345178A patent/JP4083553B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-10 US US10/523,799 patent/US20060151814A1/en not_active Abandoned
- 2003-11-10 WO PCT/JP2003/014278 patent/WO2004049460A1/ja active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150723A (ja) * | 2003-11-12 | 2005-06-09 | Samsung Electronics Co Ltd | フォトダイオード及びその製造方法 |
| JP2007227749A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Instruments Inc | 半導体装置及び半導体装置の製造方法 |
| JP2015207716A (ja) * | 2014-04-22 | 2015-11-19 | キヤノン株式会社 | 固体撮像装置、その製造方法およびカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004049460A1 (ja) | 2004-06-10 |
| US20060151814A1 (en) | 2006-07-13 |
| JP4083553B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928511B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2010278045A (ja) | 光半導体装置 | |
| JP4671981B2 (ja) | 光半導体装置 | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JP4083553B2 (ja) | 光半導体装置 | |
| KR100564587B1 (ko) | 포토 다이오드 및 이의 제조 방법 | |
| KR100898621B1 (ko) | 향상된 감도를 가진 광반도체장치 | |
| US6146957A (en) | Method of manufacturing a semiconductor device having a buried region with higher impurity concentration | |
| JP2001237452A (ja) | フォトダイオード及びフォトダイオードの製造方法 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JP2006210494A (ja) | 光半導体装置 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JP2008066446A (ja) | 半導体積層構造および半導体素子 | |
| JPH04151874A (ja) | 半導体装置 | |
| US7061031B1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| JP2002280536A (ja) | 光半導体装置 | |
| JP2006120984A (ja) | 光半導体装置 | |
| JPH04151871A (ja) | 半導体装置 | |
| JP2002319698A (ja) | 半導体装置およびその製造方法 | |
| JP2005251805A (ja) | 半導体受光装置 | |
| JPH04151873A (ja) | 半導体装置 | |
| JPH04151872A (ja) | 半導体装置 | |
| JP2001313413A (ja) | 集積化光検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |