JP3510500B2

JP3510500B2 - 半導体受光装置の製造方法

Info

Publication number: JP3510500B2
Application number: JP29957998A
Authority: JP
Inventors: 伸幸長島
Original assignee: NEC Compound Semiconductor Devices Ltd
Current assignee: NEC Compound Semiconductor Devices Ltd
Priority date: 1998-10-21
Filing date: 1998-10-21
Publication date: 2004-03-29
Anticipated expiration: 2018-10-21
Also published as: JP2000124496A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフォトダイオード構
造の半導体受光装置に関し、特にフォトダイオード部の
応答速度の向上を図った半導体受光装置に関する。

【０００２】

【従来の技術】この種の半導体受光装置として、光ディ
スク装置の光ピックアップに用いられる受光装置があ
る。この光ピックアップとしての受光装置として、例え
ば図９（ａ）に平面構成を示すように、受光部２０１が
４つの受光面２０１ａ〜２０１ｄに区画形成された４分
割型の受光装置２００がある。この受光装置２００で
は、光ディスクの記録層から反射されるレーザ光ビーム
を受光部２０１の各受光面２０１ａ〜２０１ｄにおいて
分割受光し、各受光面から得られる受光信号を相互に加
算し、或いは減算することによって光ディスクに対する
フォーカシングやトラッキングの各エラー信号を得るこ
とができ、このエラー信号に基づいて光ディスクに対す
る光ピックアップのフォーカシング制御及びトラッキン
グ制御を実行する。

【０００３】前記受光装置のＣＣ線に沿う断面構造を図
９（ｂ）に示す。Ｐ型シリコン基板２１０の表面にＰ型
埋込層２１１、Ｎ型エピタキシャル層２１２が形成され
ており、このエピタキシャル層２１２には前記シリコン
基板２１０に達する深さのＰ型拡散層からなる絶縁分離
層２１３が形成され、この絶縁分離層２１３によって前
記エピタキシャル層２１２は図９（ａ）のような４つの
受光面からなる受光部２０１が区画形成される。また、
受光部２０１においては、前記シリコン基板２１０とエ
ピタキシャル層２１２との境界部に高濃度のＮ型埋込層
２１４が形成され、これによりフォトダイオード２０４
が形成されている。また、同図には前記受光部２０１に
隣接する両側位置に、前記受光部２０１での光電変換に
よって検出される受光信号を処理するための回路部２０
２が設けられており、前記受光部２０１とは前記絶縁分
離層２１３によって分離されたエピタキシャル層２１２
に、ここではバイポーラトランジスタ２０３が構成され
ている。すなわち、前記エピタキシャル層２１２の底部
に高濃度Ｎ型埋込層２１４が形成され、また前記エピタ
キシャル層２１２内には前記高濃度Ｎ型埋込層２１４に
達するコレクタ引き出し領域２１６と、Ｐ型ベース領域
２１７が形成され、さらにＰ型ベース領域２１７にＮ型
エミッタ領域２１８が形成されている。

【０００４】この受光装置では、図１０に前記受光装置
の受光部２０１の構成を模式的に示すように、前記高濃
度Ｎ型埋込層２１４とＰ型シリコン基板２１０とのＰＮ
接合からなるフォトダイオード２０４に印加されている
逆バイアスによってＰ型シリコン基板２１０に空乏層Ｘ
が生成される。そして、エピタキシャル層２１２の表面
側からレーザ光が照射されると、レーザ光はエピタキシ
ャル層２１２を透過してＰ型シリコン基板２１０内にま
で入射し、Ｐ型シリコン基板２１０内においてキャリア
（電子）Ｃが誘起される。誘起されたキャリアＣはＰ型
シリコン基板２１０内をドリフトし、空乏層Ｘにまで達
すると、空乏層Ｘ内の電界によって速やかにＮ型埋込層
２１４、及びＮ型エピタキシャル層２１２にまで達し、
受光信号としての電流が出力される。

【０００５】ところで、この種の受光装置では、レーザ
光の照射によって誘起されるキャリアＣがＰ型シリコン
基板２１０内をドリフトする時間がフォトダイオードの
応答速度に重要な影響を及ぼすことが知られている。こ
のため、キャリアＣがＰ型シリコン基板２１０の深い位
置で誘起されたときには、キャリアＣが空乏層Ｘに達す
るまでのドリフト時間が長くなり、フォトダイオード２
０４の応答速度が低下されることになる。例えば、前記
した受光装置の場合、エピタキシャル層２１２を厚さ３
μｍに形成し、高濃度Ｎ型埋込層２１４の底面がそれよ
りも２μｍ深い位置、すなわち、Ｎ型エピタキシャル層
２１２の表面から５μｍの深さになるように形成する
と、２．５Ｖの逆バイアスを印加したときに、高濃度Ｎ
型埋込層２１４の底面から約１０μｍの深さ、すなわち
Ｎ型エピタキシャル層２１２の表面から１５μｍの深さ
に下端を有する空乏層Ｘが形成される。そして、前記受
光装置に対してＮ型エピタキシャル層２１２の表面側か
ら波長７８０ｎｍのレーザ光を照射すると、Ｎ型エピタ
キシャル層２１２の表面から２０μｍの深さのＰ型シリ
コン基板２１０内、すなわち空乏層Ｘの下端から５μｍ
深い位置にキャリアＣが誘起されることになる。このた
め、誘起されたキャリアＣは５μｍの距離をドリフトし
なければ空乏層Ｘ内に取り込まれることがなく、このド
リフトに際しての時間だけ応答速度を高めることが難し
くなる。

【０００６】一般に、この種の受光装置における応答速
度は、フォトダイオードを構成するＰＮ接合での容量
（Ｃ）と抵抗（Ｒ）の積に逆比例することが知られてい
る。そのため、応答速度を高める一つの方策として、容
量（Ｃ）を小さくすることが考えられている。すなわ
ち、Ｐ型シリコン基板の不純物濃度を低減することによ
り、ＰＮ接合によって生じる空乏層がＰ型シリコン基板
の深さ方向に延びるようになり、結果としてＰ型シリコ
ン基板内で誘起されたキャリアのドリフト長を短縮し、
応答速度を向上することが可能となる。また、このよう
に空乏層が延びることは、ＰＮ接合での接合容量が増大
することにもなり、前記した容量（Ｃ）が低下し、これ
が応答速度の向上にもつながることになる。

【０００７】

【発明が解決しようとする課題】このように、受光装置
を構成するシリコン基板の不純物濃度を低減して比抵抗
を増大することにより、応答速度を向上することは可能
であるが、図９に示したように、フォトダイオード２０
４で構成される受光部２０１と、トランジスタ２０３を
素子として含む回路部２０２とを１つのシリコン基板２
１０に一体に形成した受光装置では、シリコン基板２１
０の比抵抗が増大すると、回路部２０２のトランジスタ
をグランドに接続するためのシリコン基板２１０におけ
るグランド抵抗が大きくなり、回路部２０２でのトラン
ジスタ２０３やその他の素子の動作に影響を受けること
になる。このため、シリコン基板の比抵抗の調整は、受
光部のみを単独に構成する受光装置には有効であるが、
受光部と一体に回路部を構成している受光装置にそのま
ま適用することは有効なものではない。なお、フォトダ
イオードの応答速度を高めるために、前記したようにシ
リコン基板の比抵抗を調整してフォトダイオードの応答
速度を改善する技術が提案されており、例えば特開平９
−１５３６０５号公報に記載の技術があるが、この技術
においても、基板の比抵抗を大きくしたときには、回路
部での動作に影響を受けることは避けられない。

【０００８】本発明の目的は、フォトダイオードの応答
速度を向上するとともに、半導体受光装置と一体に構成
される回路部での動作に影響を及ぼすことがない半導体
受光装置を提供するものである。

【０００９】

【００１０】

【００１１】

【課題を解決するための手段】本発明の半導体受光装置
は一導電型の半導体基板上に反対導電型の半導体層が形
成され、前記半導体基板と前記半導体層とでフォトダイ
オードが構成され、前記半導体基板と前記半導体層との
境界に高濃度の反対導電型の埋込層が形成され、かつ前
記高濃度の反対導電型埋込層の直下領域において微小の
矩形パターンをした複数の低濃度反対導電型埋込層が所
定の間隔をおいて形成されていることを特徴とする。

【００１２】本発明の半導体受光装置によれば、フォト
ダイオードに形成される空乏層は、低濃度の埋込層によ
って半導体基板の深い位置にまで延長されるため、半導
体基板の深い位置において誘起されたキャリアは短いド
リフト長で空乏層に達して取り込まれることになり、フ
ォトダイオードの応答時間を向上することが可能とな
る。また、低濃度の埋込層が所定の間隔をおいた複数の
微小の矩形パターンとして形成されているので、当該不
純物層と半導体基板との接合容量を低く抑えることも可
能である。

【００１３】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明を光ディスク装置の光
ピックアップに適用した参照例としての受光装置１００
の例である。図１（ａ）はその平面構成図であり、図９
に示した従来の受光装置と同様に、受光部１０１は４つ
の領域に区画形成された４分割型の受光装置として構成
され、図外の光ディスクの記録層から反射されるレーザ
光ビームを受光部１０１の各受光面１０１ａ〜１０１ｄ
において分割受光し、各受光面１０１ａ〜１０１ｄから
得られる受光信号を相互に加算し、或いは減算すること
によって光ディスクに対するフォーカシングやトラッキ
ングの各エラー信号を得ることができ、このエラー信号
に基づいて光ディスクに対する光ピックアップのフォー
カシング制御及びトラッキング制御を実行する。また、
前記受光部１０１に隣接する領域、ここでは受光部の両
側領域には前記受光部１０１で受光した光を増幅するた
めの増幅回路を構成するトランジスタ、ここではバイポ
ーラトランジスタ１０３を含む回路部１０２が構成され
ている。

【００１４】図１（ｂ）は前記受光装置のＡＡ線に沿う
拡大断面図である。不純物濃度が１０¹²ｃｍ^-3程度で導
入された比抵抗ρ＝５００Ω・ｃｍのＰ型シリコン基板
１１０の表面に、不純物が１０¹⁵ｃｍ^-2程度導入された
Ｎ型エピタキシャル層１１２が３μｍの厚さに形成され
ている。そして、前記Ｎ型エピタキシャル層１１２に
は、その表面から前記Ｐ型シリコン基板１１０に達する
深さの高濃度のＰ型拡散層からなる絶縁分離層１１３が
形成され、この絶縁分離層１１３によって前記Ｎ型エピ
タキシャル層１１２は図１（ａ）に示したような受光部
１０１の４つの受光面１０１ａ〜１０１ｄと、回路部１
０２とに区画形成される。また、前記受光部１０１及び
前記回路部１０２には、前記Ｐ型シリコン基板１１０と
Ｎ型エピタキシャル層１１２との境界部に不純物を１０
¹⁸ｃｍ^-2程度導入した高濃度のＮ型埋込層１１４が前記
境界面から２μｍの深さに形成されている。なお、回路
部１０２には前記Ｐ型シリコン基板１１０にＰ型埋込層
１１１が形成されている。さらに、前記受光部１０１に
おいては、前記高濃度のＮ型埋込層１１４の直下に、不
純物を１０¹⁶ｃｍ^-2程度導入した低濃度のＮ型埋込層１
１５が前記高濃度Ｎ型埋込層１１４の底面から５μｍの
深さにまで形成されている。これにより、前記Ｎ型エピ
タキシャル層１１２、高濃度Ｎ型埋込層１１４、及び低
濃度Ｎ型埋込層１１５と、前記Ｐ型シリコン基板１１０
とでＰＮ接合によるフォトダイオードが構成される。こ
こで、前記高濃度Ｎ型埋込層１１４は、図１（ａ）のよ
うに、その一部が受光部１０１から回路部１０２側にま
で延長されており、回路部１０２側から後述するように
フォトダイオードに対して逆バイアスが印加される。な
お、前記受光部１０１におけるＹＹ’線に沿った深さ方
向の不純物濃度プロファイルを図２に示す。

【００１５】一方、前記回路部１０２には、前記Ｐ型拡
散層からなる絶縁分離層１１３によって区画された領域
の前記エピタキシャル層１１２に、エピタキシャル層の
表面から前記高濃度Ｎ型埋込層に達するコレクタ引き出
し領域１１６が形成されている。また、前記エピタキシ
ャル層１１２にはＰ型ベース領域１１７が形成され、さ
らにこのＰ型ベース領域１１７にＮ型エミッタ領域１１
８が形成され、これによりＮＰＮバイポーラトランジス
タが形成されている。その上で、前記エピタキシャル層
１１２の全面に表面保護膜１１９が薄く形成され、前記
受光部１０１の表面を保護する一方で、受光するレーザ
ビーム光が表面保護膜１１９を通して前記受光部１０１
に形成されたフォトダイオードにまで入射することを可
能としている。また、前記回路部１０２には、例えばシ
リコン酸化膜からなる層間絶縁膜１２０が被着され、こ
の層間絶縁膜１２０に開口されたコンタクトホールを通
して前記コレクタ引き出し領域１１６、ベース領域１１
７、エミッタ領域１１８のそれぞれに電気接続される電
極配線１２１〜１２３が形成されている。なお、前記バ
イポーラトランジスタのベース領域、エミッタ領域の不
純物濃度は要求されるトランジスタの特性によって異な
るため、ここでは詳細は省略している。

【００１６】ここで、図１に示した受光装置の製造方法
を説明する。図３及び図４はその概略の工程図である。
先ず、図３（ａ）のように、不純物が１０¹²ｃｍ^-2程度
導入された比抵抗ρ＝５００Ω・ｃｍのＰ型シリコン基
板１１０には、回路部１０２の領域に予めＰ型埋込層１
１１を形成した後、前記Ｐ型シリコン基板１１０の表面
にフォトレジスト膜１３０を形成し、受光部１０１を形
成する領域に開口窓１３１を開口する。そして、例えば
リン等のＮ型不純物を１０¹⁶ｃｍ^-2程度の低濃度でイオ
ン注入して低濃度イオン注入層１３２を形成し、かつ熱
処理を加えることにより低濃度Ｎ型埋込層１１５を形成
する。次いで、図３（ｂ）のように、前記フォトレジス
ト膜１３０を除去し、改めてフォトレジスト膜１３３を
形成し、今度は受光部１０１及び回路部１０２を形成す
る領域にそれぞれ開口窓１３４を開口する。そして、１
０¹⁸ｃｍ^-2程度の高濃度で前記低濃度のＮ型埋込層１１
５よりも浅く砒素等のＮ型不純物をイオン注入して高濃
度イオン注入層１３５を形成し、熱処理を加えることに
より高濃度Ｎ型埋込層１１４を形成する。次いで、図３
（ｃ）のように、前記フォトレジスト膜１３３を除去
し、前記Ｐ型シリコン基板１１０の表面を清浄化した
後、その表面上にエピタキシャル成長法によってＮ型エ
ピタキシャル層１１２を成長する。形成するＮ型エピタ
キシャル１１２層は、不純物を１０¹⁵ｃｍ^-2程度含み、
かつその成長厚さは３μｍとする。なお、このエピタキ
シャル成長時の加熱により、前記高濃度Ｎ型埋込層１１
４の一部は前記Ｎ型エピタキシャル層１１２にも形成さ
れる。

【００１７】次いで、図３（ｄ）のように、再度フォト
レジスト膜１３６を形成し、前記受光部１０１の各受光
面相互の境界領域、及び受光部１０１と回路部１０２と
の境界領域に開口窓１３７を開口する。そして、ボロン
等のＰ型不純物を前記Ｎ型エピタキシャル層１１２の表
面から拡散して前記Ｐ型シリコン基板１１０の表面にま
で達するＰ型拡散層１１３を形成する。これにより、形
成されたＰ型拡散層１１３は前記Ｎ型エピタキシャル層
１１２を区画して電気的に絶縁する絶縁分離層として構
成される。これにより、前記各受光部１０１において
は、前記高濃度Ｎ型埋込層１１４と低濃度Ｎ型埋込層１
１５を接合部に有する前記Ｎ型エピタキシャル層１１２
とＰ型シリコン基板１１０からなるフォトダイオード１
０４が構成される。

【００１８】一方、前記回路部１０２においては、図４
（ａ）のように、前記エピタキシャル層１１２の表面に
フォトレジスト膜１３８を形成し、コレクタ引き出し領
域に相当する領域に開口窓１３９を形成し、例えばリン
をイオン注入し、かつ活性化して前記高濃度Ｎ型埋込層
１１４にまで達するＮ型コレクタ引き出し領域１１６を
形成する。また、図４（ｂ）のように、改めてフォトレ
ジスト膜１４０を形成し、ベース領域に相当する領域に
開口窓１４１を形成し、ボロンをイオン注入しかつ活性
化してＰ型ベース領域１１７を形成する。さらに、図４
（ｃ）のように、再度フォトレジスト膜１４２を形成
し、エミッタ領域に相当する領域に開口窓１４３を形成
し、砒素をイオン注入しかつ活性化してＮ型エミッタ領
域１１８を形成する。なお、その後図１（ｂ）に示した
ように、全面に表面保護膜１１９を形成し、また回路部
１０２では、例えばシリコン酸化膜からなる層間絶縁膜
１２０を形成し、かつコンタクトホールを開口し、各領
域に電気接続される電極配線１２１〜１２３が形成され
るが、ここではその説明は省略する。

【００１９】以上の構成の受光装置における動作を説明
する。図５は前記受光部１０１における受光動作を模式
的に示す図である。前記Ｐ型シリコン基板１１０と高濃
度Ｎ型埋込層１１４との間に１．５〜２．５Ｖの逆バイ
アスを印加する。この逆バイアスによってフォトダイオ
ード１０４のＰＮ接合部に空乏層Ｘが生成されるが、こ
こでは高濃度Ｎ型埋込層１１４の直下に低濃度Ｎ型埋込
層１１５が存在し、この低濃度Ｎ型埋込層１１５とＰ型
シリコン基板１１０との接合に基づく空乏層Ｘとして形
成される。このとき、Ｐ型シリコン基板１１０の不純物
濃度は１０¹²ｃｍ^-2であり、Ｐ型シリコン基板１１０に
生じる空乏層の深さは低濃度Ｎ型埋込層１１４の底面か
ら約１０μｍとなり、結果としてＮ型エピタキシャル層
１１２の表面から２０μｍの深さに底面を位置する空乏
層が生成される。このため、受光部１０１の表面側から
７８０ｎｍのレーザ光を照射すると、レーザ光はＮ型エ
ピタキシャル層１１２の表面から２０μｍの深さのＰ型
シリコン基板１１０内にまで入射し、この深さ位置にお
いてキャリアＣが誘起されるが、誘起されたキャリアＣ
と空乏層Ｘの下端とがほぼ一致するため、誘起されたキ
ャリアＣは殆どドリフトすることなく直ちに空乏層Ｘ内
に取り込まれることになり、そのドリフト時間は極めて
短いものとなる。

【００２０】このように、前記参照例では、高濃度Ｎ型
埋込層１１４の直下に低濃度Ｎ型埋込層１１５を形成す
ることにより、Ｐ型シリコン基板１１０内に生じる空乏
層Ｘの下端位置を深い位置まで延ばし、その結果として
キャリアＣのドリフト長を極めて短いものにし、結果と
してフォトダイオードの応答時間を短縮することが可能
となる。すなわち、Ｐ型シリコン基板１１０の不純物濃
度をこれまでに比較して顕著な低濃度に構成しなくと
も、低濃度Ｎ型埋込層１１５によってＰ型シリコン基板
１１０の深さ方向への空乏層Ｘの延びを拡大したことに
より、空乏層Ｘの延びによる容量（Ｃ）が低下する。ま
た、前記参照例では、Ｐ型シリコン基板１１０の不純物
濃度を若干低くして前記空乏層Ｘの深さ方向への延びを
助長しているが、Ｐ型シリコン基板１１０の不純物濃度
の低下に伴ってその比抵抗が若干大きくなっても、前記
した空乏層Ｘの延びに伴ってＰ型シリコン基板１１０内
においてキャリアＣがドリフトするのに必要な距離が低
減されるため、実質的な抵抗（Ｒ）の増大は抑制され
る。したがって、容量（Ｃ）と抵抗（Ｒ）との積の逆数
に比例するフォトダイオード１０４の応答速度を高める
ことが可能となる。

【００２１】また、キャリアのドリフト長を短縮するこ
とにより、Ｐ型シリコン基板１１０内で発生したキャリ
アＣが空乏層Ｘに取り込まれる確率が高くなり、フォト
ダイオード１０４の光電変換効率を高めることができ
る。図６はその状態を説明するための図であり、受光装
置において発生したキャリアＣが、Ｎ型エピタキシャル
層１１２、高濃度Ｎ型埋込層１１４、低濃度Ｎ型埋込層
１１５、空乏層Ｘのそれぞれの層で取り込まれる量、す
なわち光強度を示している。同図（ａ）は低濃度Ｎ型埋
込層１１５を有する前記実施形態の場合であり、同図
（ｂ）は低濃度Ｎ型埋込層を有していない図９に示した
従来構成の場合である。これらを比較すると、従来構成
では空乏層の下端よりも深い位置で発生したキャリアが
いずれの層においても取り込まれずに消失されるのに対
し、前記実施形態では同じ深さで発生したキャリアが空
乏層に取り込まれており、その分前記実施形態の光電変
換効率が向上されていることが判る。

【００２２】なお、前記参照例では、Ｐ型シリコン基板
１１０の比抵抗を若干大きくしているが、その値の増加
は僅かであるので、回路部１０２におけるグランド抵抗
の増大が抑制でき、回路部１０２に形成されたトランジ
スタ１０３の動作に影響を受けることは殆どない。

【００２３】図７は本発明の実施形態を示す図であり、
同図（ａ）は平面図、同図（ｂ）はそのＢＢ線断面図で
ある。なお、同図（ｂ）においては、図１（ｂ）におけ
る表面の絶縁膜や電極配線は図示を省略している。ま
た、この実施形態では、その基本構成は前記参照例と同
じであるので、同一部分には同一符号を付してある。不
純物濃度が１０¹²ｃｍ^-2程度で導入された比抵抗ρ＝５
００Ω・ｃｍのＰ型シリコン基板１１０の表面に、不純
物が１０¹⁵ｃｍ^-2程度導入されたＮ型エピタキシャル層
１１２が３μｍの厚さに形成されている。そして、前記
Ｎ型エピタキシャル層１１２には、その表面から前記Ｐ
型シリコン基板１１０に達する深さの高濃度のＰ型拡散
層からなる絶縁分離層１１３が形成され、この絶縁分離
層１１３によって前記Ｎ型エピタキシャル層１１２は図
１（ａ）に示したような４つの受光面１０１ａ〜１０１
ｄからなる受光部１０１と、回路部１０２とに区画形成
される。また、前記受光部１０１及び前記回路部１０２
には、前記Ｐ型シリコン基板１１０とＮ型エピタキシャ
ル層１１２との境界部に不純物を１０¹⁸ｃｍ^-2程度導入
した高濃度のＮ型埋込層１１４がその界面から２μｍの
深さに形成されている。以上の構成は参照例と同じであ
る。

【００２４】さらに、この実施形態では、前記受光部１
０１においては、前記高濃度のＮ型埋込層１１４の直下
に、不純物を１０¹⁶ｃｍ^-2程度導入した低濃度のＮ型埋
込層１１５Ａが前記高濃度Ｎ型埋込層１１４の底面から
５μｍの深さにまで形成されている。また、ここでは前
記低濃度Ｎ型埋込層１１５Ａは、受光部１０１の平面領
域内において微小の矩形パターンをした複数の埋込層が
所要の間隔をおいた枡目状に配置されている。これによ
り、前記Ｎ型エピタキシャル層１１２、高濃度Ｎ型埋込
層１１４、及び低濃度Ｎ型埋込層１１５Ａと、前記Ｐ型
シリコン基板１１０とでＰＮ接合によるフォトダイオー
ド１０４が構成される。なお、前記高濃度Ｎ型埋込層１
１４は、参照例と同様に、その一部は受光部１０１から
回路部１０２側にまで延長されている。また、前記回路
部１０２の構成も参照例と同じであり、コレクタ引き出
し領域１１６，ベース領域１１７，エミッタ領域１１８
を有するトランジスタ１０３が形成されている。

【００２５】以上の構成の受光装置における動作を説明
するための模式図を図８に示す。前記Ｐ型シリコン基板
１１０と高濃度Ｎ型埋込層１１４との間に１．５〜２．
５Ｖの逆バイアスを印加する。この逆バイアスによって
フォトダイオード１０４のＰＮ接合部に空乏層Ｘが生成
されるが、ここでは高濃度Ｎ型埋込層１１４の直下に枡
目状に配置した複数の低濃度Ｎ型埋込層１１５Ａが存在
し、これら低濃度Ｎ型埋込層１１５ＡとＰ型シリコン基
板１１０との接合に基づく空乏層Ｘとして生成される。
このとき、Ｐ型シリコン基板１１０の不純物濃度は１０
¹²ｃｍ^-2であり、Ｐ型シリコン基板１１０に生じる空乏
層Ｘは、基板の水平方向には各低濃度Ｎ型埋込層１１５
Ａとによる空乏層が重なって高濃度Ｎ型埋込層１１４の
直下領域において一体化され、また空乏層Ｘの深さは各
低濃度Ｎ型埋込層１１５Ａの底面から約１０μｍとな
る。結果として、参照例と同様にＮ型エピタキシャル層
１１２の表面から２０μｍの深さに底面を位置する空乏
層Ｘが生成される。

【００２６】このため、受光部１０１の表面側から７８
０ｎｍのレーザ光を照射すると、レーザ光はＮ型エピタ
キシャル層１１２の表面から２０μｍの深さのＰ型シリ
コン基板１１０内にまで入射し、この深さ位置において
キャリアＣが誘起されるが、誘起されたキャリアＣと空
乏層Ｘの下端とがほぼ一致されるため、誘起されたキャ
リアは極めて短い距離だけドリフトされて空乏層Ｘ内に
取り込まれることになり、そのドリフト時間は極めて短
いものとなる。これにより、フォトダイオード１０４の
応答速度を向上することができることは参照例と同じで
ある。また、空乏層がＰ型シリコン基板の深い位置まで
延長されていることにより、図６に示したように、フォ
トダイオード１０４での光電変換効率を高めることも可
能である。なお、この実施形態では、低濃度のＮ型埋込
層１１５Ａを格子状に形成しているため、参照例に比較
してＰ型シリコン基板１１０に占める低濃度のＮ型埋込
層１１５Ａの面積を低減し、Ｐ型シリコン基板１１０と
低濃度のＮ型埋込層１１５Ａとの接合容量を低減するこ
とが可能である。

【００２７】

【００２８】

【発明の効果】以上説明したように本発明の半導体受光
装置は、一導電型半導体基板上に反対導電型の半導体層
が形成されてこれらでフォトダイオードが構成され、か
つ前記半導体基板と半導体層との境界に高濃度の反対導
電型の埋込層が形成されるとともに、この反対導電型埋
込層の直下に微小の矩形パターンをした複数の低濃度反
対導電型埋込層が所定の間隔をおいて形成されているの
で、前記フォトダイオードに形成される空乏層は、低濃
度の埋込層によって半導体基板の深い位置にまで延長さ
れることになり、半導体基板の深い位置において誘起さ
れたキャリアは短いドリフト長で空乏層に達して取り込
まれることになり、フォトダイオードの応答時間を向上
することが可能となる。また、低濃度の埋込層が所定の
間隔をおいた複数の微小の矩形パターンとして形成され
ているので、当該不純物層と半導体基板との接合容量を
低く抑えることも可能である。

【図面の簡単な説明】

【図１】本発明の半導体受光装置の参照例の平面図とそ
のＡＡ線断面図である。

【図２】図１のＹＹ’線に沿う不純物濃度プロファイル
図である。

【図３】図１の半導体受光装置の製造方法を工程順に示
す断面図のその１である。

【図４】図１の半導体受光装置の製造方法を工程順に示
す断面図のその２である。

【図５】図１の半導体受光装置の受光部における受光動
作を説明するための模式図である。

【図６】本発明の受光部における光電変換効率を説明す
るための図である。

【図７】本発明の実施形態の平面図とそのＢＢ線断面図
である。

【図８】図７の半導体受光装置の受光部における受光動
作を説明するための模式図である。

【図９】従来の半導体受光装置の一例の平面図とそのＣ
Ｃ線断面図である。

【図１０】図９の半導体受光装置の受光部における受光
動作を説明するための模式図である。

【符号の説明】

１０１受光部１０２回路部１０３トランジスタ１０４フォトダイオード１１０Ｐ型シリコン基板１１１Ｐ型埋込層１１２Ｎ型エピタキシャル層１１３絶縁分離層１１４高濃度Ｎ型埋込層１１５，１１５Ａ低濃度Ｎ型埋込層１１６Ｎ型コレクタ引き出し領域１１７Ｐ型ベース領域１１８Ｎ型エミッタ領域ＣキャリアＸ空乏層

Claims

(57)【特許請求の範囲】

【請求項１】一導電型の半導体基板上に反対導電型の
半導体層が形成され、前記半導体基板と前記半導体層と
でフォトダイオードが構成され、前記半導体基板と前記
半導体層との境界に高濃度の反対導電型の埋込層が形成
され、かつ前記高濃度の反対導電型埋込層の直下領域に
おいて微小の矩形パターンをした複数の低濃度反対導電
型埋込層が所定の間隔をおいて形成されていることを特
徴とする半導体受光装置。
【請求項２】前記反対導電型の半導体層は、その表面
から前記半導体基板にまで達する一導電型の拡散層から
なる絶縁分離層によって複数の領域に区画形成され、か
つ前記絶縁分離層によって区画される前記半導体基板の
他の領域には前記フォトダイオードで光電変換された信
号を処理するための素子を有する回路部が形成されてい
る請求項１に記載の半導体受光装置。
【請求項３】前記回路部の素子はトランジスタである
請求項２に記載の半導体受光装置。
【請求項４】前記半導体基板はＰ型半導体基板であ
り、前記反対導電型の半導体層はＮ型のエピタキシャル
層である請求項１ないし３のいずれかに記載の半導体受
光装置。