JP3086514B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP3086514B2 JP3086514B2 JP03302026A JP30202691A JP3086514B2 JP 3086514 B2 JP3086514 B2 JP 3086514B2 JP 03302026 A JP03302026 A JP 03302026A JP 30202691 A JP30202691 A JP 30202691A JP 3086514 B2 JP3086514 B2 JP 3086514B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- substrate
- semiconductor device
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数個のカソードコモ
ン型ホトダイオードと周辺回路とを一体化した光半導体
装置に関する。
ン型ホトダイオードと周辺回路とを一体化した光半導体
装置に関する。
【０００２】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。そのため、こ
のような装置は電気信号を光信号に変換して伝送する光
通信用としての用途のみならず、ＣＤやＬＤ等の光学的
記憶装置のピックアップ用としての用途にまで拡大する
動きがある。
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。そのため、こ
のような装置は電気信号を光信号に変換して伝送する光
通信用としての用途のみならず、ＣＤやＬＤ等の光学的
記憶装置のピックアップ用としての用途にまで拡大する
動きがある。
【０００３】従来の光ピックアップ用の光半導体装置
（ディスクリート）は、Ｎ型基板の表面にＰ型領域を形
成してＰＮ接合ホトダイオードとし、６個のホトダイオ
ードＰＤ１〜ＰＤ６を図３に示すように配置したもので
ある。ＰＤ１とＰＤ６はトラッキング用のホトダイオー
ドであり、信号検出用のビームがトラックからずれない
よう制御するために設けられている。ＰＤ２〜ＰＤ４は
フォーカス用のホトダイオードであり、盤に記録された
信号を電気信号に変換すると同時に、ＰＤ２〜ＰＤ４の
各々の光電流を比較して光ビームのフォーカスが合致し
ているか否かを判定するために設けられている。
（ディスクリート）は、Ｎ型基板の表面にＰ型領域を形
成してＰＮ接合ホトダイオードとし、６個のホトダイオ
ードＰＤ１〜ＰＤ６を図３に示すように配置したもので
ある。ＰＤ１とＰＤ６はトラッキング用のホトダイオー
ドであり、信号検出用のビームがトラックからずれない
よう制御するために設けられている。ＰＤ２〜ＰＤ４は
フォーカス用のホトダイオードであり、盤に記録された
信号を電気信号に変換すると同時に、ＰＤ２〜ＰＤ４の
各々の光電流を比較して光ビームのフォーカスが合致し
ているか否かを判定するために設けられている。
【０００４】このような光ピックアップ用ホトダイオー
ド群をＩＣ化する場合、Ｐ型基板がＧＮＤ（接地電位）
となることから、Ｎ型エピタキシャル層をＰ+分離領域
で分離し、基板とエピとのＰＮ接合をホトダイオードと
したアノードコモン型の方が製造上のメリットがある。
しかしながら、従来のディスクリート製品が全てカソー
ドコモンで製作され、回路技術もカソードコモンに対応
して開発されてきた経緯から、上記ホトダイオードをＩ
Ｃ化する場合もカソードコモン型にする要求が強い。
ド群をＩＣ化する場合、Ｐ型基板がＧＮＤ（接地電位）
となることから、Ｎ型エピタキシャル層をＰ+分離領域
で分離し、基板とエピとのＰＮ接合をホトダイオードと
したアノードコモン型の方が製造上のメリットがある。
しかしながら、従来のディスクリート製品が全てカソー
ドコモンで製作され、回路技術もカソードコモンに対応
して開発されてきた経緯から、上記ホトダイオードをＩ
Ｃ化する場合もカソードコモン型にする要求が強い。
【０００５】そこで、上記要求に応えるべくカソードコ
モン型のホトダイオード群を形成した例が図４である。
即ち、Ｐ型基板（１）上に形成したＮ型エピタキシャル
層（２）をＰ+型分離領域（３）で分離して共通のカソ
ード領域とし、エピタキシャル層（２）の表面に６個の
Ｐ+型アノード領域（４）を形成したものである。
モン型のホトダイオード群を形成した例が図４である。
即ち、Ｐ型基板（１）上に形成したＮ型エピタキシャル
層（２）をＰ+型分離領域（３）で分離して共通のカソ
ード領域とし、エピタキシャル層（２）の表面に６個の
Ｐ+型アノード領域（４）を形成したものである。
【０００６】
【発明が解決しようとする課題】しかしながら、ＣＤピ
ックアップ用等に利用される波長７８０ｎｍの光はシリ
コン表面から１５〜２０μ位の深さまで十分に到達でき
るので、深く侵入した光をどの程度光電流として回収で
きるかがホトダイオードの感度を左右することになる。
そのため、Ｐ型基板を共通アノードとしたアノードコモ
ン型は基板深部で発生した光生成キャリアを光電流に寄
与できるので感度が高いのに対し、図４のカソードコモ
ン型は基板（１）深部で発生した光生成キャリアが無効
電流となってしまうので感度が低いという欠点があっ
た。
ックアップ用等に利用される波長７８０ｎｍの光はシリ
コン表面から１５〜２０μ位の深さまで十分に到達でき
るので、深く侵入した光をどの程度光電流として回収で
きるかがホトダイオードの感度を左右することになる。
そのため、Ｐ型基板を共通アノードとしたアノードコモ
ン型は基板深部で発生した光生成キャリアを光電流に寄
与できるので感度が高いのに対し、図４のカソードコモ
ン型は基板（１）深部で発生した光生成キャリアが無効
電流となってしまうので感度が低いという欠点があっ
た。
【０００７】尚、エピタキシャル層（２）の厚みを厚く
すれば変換効率が向上するが、エピタキシャル層（２）
の厚みは共存する他の素子（ＮＰＮトランジスタ等）の
特性に大きく関係し、また微細加工の点からも単純に厚
くすることはできない。
すれば変換効率が向上するが、エピタキシャル層（２）
の厚みは共存する他の素子（ＮＰＮトランジスタ等）の
特性に大きく関係し、また微細加工の点からも単純に厚
くすることはできない。
【０００８】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、ホトダイオード群を形成する複数
個のＰ+型アノード領域（１７）の下部に、各々のアノ
ード領域（１７）と対応するように基板（１３）表面か
ら拡散形成したＮ型ウェル領域（１９）を具備すること
により、入射光に対する感度が高く且つ各ダイオード間
のクロストークを向上したカソードコモン型のホトダイ
オードを提供するものである。
鑑み成されたもので、ホトダイオード群を形成する複数
個のＰ+型アノード領域（１７）の下部に、各々のアノ
ード領域（１７）と対応するように基板（１３）表面か
ら拡散形成したＮ型ウェル領域（１９）を具備すること
により、入射光に対する感度が高く且つ各ダイオード間
のクロストークを向上したカソードコモン型のホトダイ
オードを提供するものである。
【０００９】
【作用】本発明によれば、Ｐ+型アノード領域（１７）
の下部に各々Ｎ型ウェル領域（１９）を有するので、Ｎ
型ウェル領域（１９）の分だけカソードとなる領域の厚
みを増大できる。また、Ｐ+型アノード領域（１７）の
各々にＮ型ウェル領域（１９）を設けるので、ウェル領
域（１９）の間のＰ型基板（１３）で発生した光生成キ
ャリアは光電流に寄与できず、無効電流となる。
の下部に各々Ｎ型ウェル領域（１９）を有するので、Ｎ
型ウェル領域（１９）の分だけカソードとなる領域の厚
みを増大できる。また、Ｐ+型アノード領域（１７）の
各々にＮ型ウェル領域（１９）を設けるので、ウェル領
域（１９）の間のＰ型基板（１３）で発生した光生成キ
ャリアは光電流に寄与できず、無効電流となる。
【００１０】
【実施例】図１に本発明のホトダイオード内蔵ＩＣの断
面構造を示す。同図は、図２のＰＤ１〜ＰＤ６を形成し
たホトダイオード部（１１）と周辺回路の一部としての
ＮＰＮトランジスタ部（１２）を示している。図１にお
いて、（１３）はＰ型シリコン半導体基板、（１４）は
基板（１３）上に気相成長法にて形成したＮ型エピタキ
シャル層、（１５）は基板（１３）表面に形成したＮ+
型の埋め込み層、（１６）はエピタキシャル層（１４）
を接合分離するＰ+型分離領域である。
面構造を示す。同図は、図２のＰＤ１〜ＰＤ６を形成し
たホトダイオード部（１１）と周辺回路の一部としての
ＮＰＮトランジスタ部（１２）を示している。図１にお
いて、（１３）はＰ型シリコン半導体基板、（１４）は
基板（１３）上に気相成長法にて形成したＮ型エピタキ
シャル層、（１５）は基板（１３）表面に形成したＮ+
型の埋め込み層、（１６）はエピタキシャル層（１４）
を接合分離するＰ+型分離領域である。
【００１１】分離領域（１６）で囲まれたエピタキシャ
ル層（１４）の表面には図３に示すパターンで複数個の
Ｐ+型アノード領域（１７）を形成し、アノード領域
（１７）とエピタキシャル層（１４）とのＰＮ接合でト
ラッキング用ホトダイオードＰＤ１，ＰＤ６とフォーカ
ス用ホトダイオードＰＤ２〜ＰＤ４を形成する。トラッ
キング用ホトダイオードＰＤ１，ＰＤ６とフォーカス用
ホトダイオードＰＤ２〜ＰＤ４の間のエピタキシャル層
（１４）表面およびホトダイオード群を囲むエピタキシ
ャル層（１４）表面には、両ホトダイオードを分離し且
つカソードの取出しとなるＮ+型カソードコンタクト領
域（１８）を形成する。カソードとなるエピタキシャル
層（１４）が全ホトダイオード共用であるので、これら
のホトダイオードはカソードコモン型として構成され
る。
ル層（１４）の表面には図３に示すパターンで複数個の
Ｐ+型アノード領域（１７）を形成し、アノード領域
（１７）とエピタキシャル層（１４）とのＰＮ接合でト
ラッキング用ホトダイオードＰＤ１，ＰＤ６とフォーカ
ス用ホトダイオードＰＤ２〜ＰＤ４を形成する。トラッ
キング用ホトダイオードＰＤ１，ＰＤ６とフォーカス用
ホトダイオードＰＤ２〜ＰＤ４の間のエピタキシャル層
（１４）表面およびホトダイオード群を囲むエピタキシ
ャル層（１４）表面には、両ホトダイオードを分離し且
つカソードの取出しとなるＮ+型カソードコンタクト領
域（１８）を形成する。カソードとなるエピタキシャル
層（１４）が全ホトダイオード共用であるので、これら
のホトダイオードはカソードコモン型として構成され
る。
【００１２】ホトダイオード部（１１）下の基板（１
３）表面には、夫々がＰ+型アノード領域（１７）と対
応する位置に設けたＮ型ウェル領域（１９）を複数個形
成する。Ｎ型ウェル領域（１９）は、エピタキシャル層
（１４）側へのはい上りを抑え、基板（１３）内部に十
分深く拡散されている形状とする。分離領域（１６）で
囲まれた他のエピタキシャル層（１４）の表面には、Ｐ
型ベース領域（２０）、Ｎ+型エミッタ領域（２１）お
よびＮ+型コレクタコンタクト領域（２２）を形成して
ＮＰＮトランジスタ（１２）とする。ホトダイオード部
（１１）とＮＰＮトランジスタ部（１２）とでエピタキ
シャル層（１４）の不純物濃度が合致しなければ、その
不純物濃度をホトダイオード部（１１）に合致させ、Ｎ
ＰＮトランジスタ部（１２）はＮ型のウェルを拡散形成
して不純物濃度を増大した構成としても良い。
３）表面には、夫々がＰ+型アノード領域（１７）と対
応する位置に設けたＮ型ウェル領域（１９）を複数個形
成する。Ｎ型ウェル領域（１９）は、エピタキシャル層
（１４）側へのはい上りを抑え、基板（１３）内部に十
分深く拡散されている形状とする。分離領域（１６）で
囲まれた他のエピタキシャル層（１４）の表面には、Ｐ
型ベース領域（２０）、Ｎ+型エミッタ領域（２１）お
よびＮ+型コレクタコンタクト領域（２２）を形成して
ＮＰＮトランジスタ（１２）とする。ホトダイオード部
（１１）とＮＰＮトランジスタ部（１２）とでエピタキ
シャル層（１４）の不純物濃度が合致しなければ、その
不純物濃度をホトダイオード部（１１）に合致させ、Ｎ
ＰＮトランジスタ部（１２）はＮ型のウェルを拡散形成
して不純物濃度を増大した構成としても良い。
【００１３】エピタキシャル層（１４）の表面は酸化シ
リコン（ＳｉＯ2）等の絶縁膜（２３）で被覆され、Ａ
ｌ電極（２４）を配設することで各素子の素子間接続を
行っている。ホトダイオード部（１１）上の絶縁膜（２
３）は反射防止膜としての適切な膜厚に選択され、ホト
ダイオード部（１１）以外の領域は余分な光入射がない
ように図示せぬ遮光膜で被覆されている。そして、例え
ば波長７８０ｎｍの信号光がホトダイオード部（１１）
に到達できるよう、窓付きのパッケージ又は前記波長の
光が透過可能な樹脂モールドパッケージに収納されて光
半導体装置となる。
リコン（ＳｉＯ2）等の絶縁膜（２３）で被覆され、Ａ
ｌ電極（２４）を配設することで各素子の素子間接続を
行っている。ホトダイオード部（１１）上の絶縁膜（２
３）は反射防止膜としての適切な膜厚に選択され、ホト
ダイオード部（１１）以外の領域は余分な光入射がない
ように図示せぬ遮光膜で被覆されている。そして、例え
ば波長７８０ｎｍの信号光がホトダイオード部（１１）
に到達できるよう、窓付きのパッケージ又は前記波長の
光が透過可能な樹脂モールドパッケージに収納されて光
半導体装置となる。
【００１４】以上の本発明による光半導体装置は、基板
（１３）表面にＮ型ウェル領域（１９）を具備するの
で、ホトダイオード部（１１）では実質的にエピタキシ
ャル層（１４）の膜厚を厚くしたのと等価になり、ウェ
ル領域（１９）の分だけカソードとなるＮ型領域の厚み
を拡大できる。例えば、エピタキシャル層（１４）の膜
厚が６μ、入射光が前記波長７８０ｎｍの光であるとす
ると、その光はエピタキシャル層（１４）の表面から１
５〜２０μ位の深さまで達するので、Ｎ型ウェル領域
（１９）の拡散深さを８〜１０μとしておけば、入射光
が到達する領域の殆どをＮ型カソードとすることがで
き、入射光の殆どを光電流に寄与させることができる。
（１３）表面にＮ型ウェル領域（１９）を具備するの
で、ホトダイオード部（１１）では実質的にエピタキシ
ャル層（１４）の膜厚を厚くしたのと等価になり、ウェ
ル領域（１９）の分だけカソードとなるＮ型領域の厚み
を拡大できる。例えば、エピタキシャル層（１４）の膜
厚が６μ、入射光が前記波長７８０ｎｍの光であるとす
ると、その光はエピタキシャル層（１４）の表面から１
５〜２０μ位の深さまで達するので、Ｎ型ウェル領域
（１９）の拡散深さを８〜１０μとしておけば、入射光
が到達する領域の殆どをＮ型カソードとすることがで
き、入射光の殆どを光電流に寄与させることができる。
【００１５】このように拡散深さが深いＮ型ウェル領域
を実現するため、本願の装置は例えば以下のフローによ
り製造することができる。先ず基板（１３）表面にＮ型
ウェル領域（１９）形成用の選択マスクを形成し、選択
マスクによりリン（Ｐ）等のＮ型不純物をドーズ量１０
13程度選択的にイオン注入し、基板（１３）全体を高温
長時間熱処理してＮ型ウェル領域（１９）を十分な深さ
にまで拡散する。その後は、Ｎ+型埋込層（１５）の形
成、エピタキシャル層（１４）の形成、Ｐ+型分離領域
（１６）の形成、ベース拡散、エミッタ拡散という一般
的なプロセスで製造される。このようにＮ型ウェル領域
（１９）を最初に拡散形成しておくことにより、エピタ
キシャル層（１４）側へのはい上りが殆ど無い構造が得
られる。また、低不純物濃度のＮ型ウェル領域（１９）
が容易に深く形成されるよう、基板（１３）の比抵抗を
６〜１２Ω・ｃｍ、又は４０〜６０Ω・ｃｍと一般的な
ものより低不純物濃度の基板（１３）を使用すると良
い。尚、ベース領域（２０）とアノード領域（１７）を
同時工程で、エミッタ領域（２１）とカソードコンタク
ト領域（１８）を同時工程で夫々形成すると、製造工程
を簡略化できる。
を実現するため、本願の装置は例えば以下のフローによ
り製造することができる。先ず基板（１３）表面にＮ型
ウェル領域（１９）形成用の選択マスクを形成し、選択
マスクによりリン（Ｐ）等のＮ型不純物をドーズ量１０
13程度選択的にイオン注入し、基板（１３）全体を高温
長時間熱処理してＮ型ウェル領域（１９）を十分な深さ
にまで拡散する。その後は、Ｎ+型埋込層（１５）の形
成、エピタキシャル層（１４）の形成、Ｐ+型分離領域
（１６）の形成、ベース拡散、エミッタ拡散という一般
的なプロセスで製造される。このようにＮ型ウェル領域
（１９）を最初に拡散形成しておくことにより、エピタ
キシャル層（１４）側へのはい上りが殆ど無い構造が得
られる。また、低不純物濃度のＮ型ウェル領域（１９）
が容易に深く形成されるよう、基板（１３）の比抵抗を
６〜１２Ω・ｃｍ、又は４０〜６０Ω・ｃｍと一般的な
ものより低不純物濃度の基板（１３）を使用すると良
い。尚、ベース領域（２０）とアノード領域（１７）を
同時工程で、エミッタ領域（２１）とカソードコンタク
ト領域（１８）を同時工程で夫々形成すると、製造工程
を簡略化できる。
【００１６】このようなホトダイオード群の性能を示す
１つの指標として、隣接するホトダイオード間の分解能
を表すクロストローク特性がある。クロストローク特性
は、図３の拡大断面図で示すようにアノード領域（１
７）とアノード領域（１７）の間の領域で発生した光生
成キャリア（２５）が拡散によってどちらが一方のアノ
ード領域（１７）に達しアノード電流として検出される
ことに起因する。従って、このような領域で発生する光
生成キャリア（２５）の量が少なければ、そして発生し
た光生成キャリア（２５）がアノード領域（１７）に達
しなければ、クロストーク特性を改善できる。尚、ホト
ダイオード内蔵ＩＣは、基板（１３）を接地電位（ＧＮ
Ｄ）にすると共に、カソードとなるエピタキシャル層
（１４）に＋５Ｖ程度、アノード領域（１７）に＋３Ｖ
程度の電位を印加してホトダイオードを逆バイアス状態
で動作させる。
１つの指標として、隣接するホトダイオード間の分解能
を表すクロストローク特性がある。クロストローク特性
は、図３の拡大断面図で示すようにアノード領域（１
７）とアノード領域（１７）の間の領域で発生した光生
成キャリア（２５）が拡散によってどちらが一方のアノ
ード領域（１７）に達しアノード電流として検出される
ことに起因する。従って、このような領域で発生する光
生成キャリア（２５）の量が少なければ、そして発生し
た光生成キャリア（２５）がアノード領域（１７）に達
しなければ、クロストーク特性を改善できる。尚、ホト
ダイオード内蔵ＩＣは、基板（１３）を接地電位（ＧＮ
Ｄ）にすると共に、カソードとなるエピタキシャル層
（１４）に＋５Ｖ程度、アノード領域（１７）に＋３Ｖ
程度の電位を印加してホトダイオードを逆バイアス状態
で動作させる。
【００１７】本発明の構造によれば、Ｎ型ウェル領域
（１９）が部分的に除去されていることによって、アノ
ード領域（１７）とアノード領域（１７）の間の領域は
カソードとなるＮ型領域の厚みがウェル領域（１９）を
設けた部分の厚みより小さくなる。まして、基板（１
３）からのはい上り拡散の分（２７）によってその厚み
が一層小さくなる。よってカソードでの光生成キャリア
（２５）の発生が少ない。また、ウェル領域（１９）で
挾まれたＰ型基板（１３）においても光生成キャリア
（２６）が発生するが、ここで発生した光生成キャリア
（２６）は基板（１３）とエピタキシャル層（１４）間
のダイオード電流となり、ホトダイオードの電流には関
与しない。従って、ウェル領域（１９）を全面に形成す
るよりはクロストーク特性を改善できる。
（１９）が部分的に除去されていることによって、アノ
ード領域（１７）とアノード領域（１７）の間の領域は
カソードとなるＮ型領域の厚みがウェル領域（１９）を
設けた部分の厚みより小さくなる。まして、基板（１
３）からのはい上り拡散の分（２７）によってその厚み
が一層小さくなる。よってカソードでの光生成キャリア
（２５）の発生が少ない。また、ウェル領域（１９）で
挾まれたＰ型基板（１３）においても光生成キャリア
（２６）が発生するが、ここで発生した光生成キャリア
（２６）は基板（１３）とエピタキシャル層（１４）間
のダイオード電流となり、ホトダイオードの電流には関
与しない。従って、ウェル領域（１９）を全面に形成す
るよりはクロストーク特性を改善できる。
【００１８】
【発明の効果】以上に説明した通り、本発明によればア
ノード領域（１７）の個々にＮ型ウェル領域（１９）を
有するので、光吸収率の高い高感度のカソードコモン型
のホトダイオード群をＩＣ化できる利点を有する。しか
も、個々にＮ型ウェル領域（１９）を設けたので、隣接
するホトダイオード間のクロストークを低減できる利点
をも有する。
ノード領域（１７）の個々にＮ型ウェル領域（１９）を
有するので、光吸収率の高い高感度のカソードコモン型
のホトダイオード群をＩＣ化できる利点を有する。しか
も、個々にＮ型ウェル領域（１９）を設けたので、隣接
するホトダイオード間のクロストークを低減できる利点
をも有する。
【図１】本発明を説明するための断面図。
【図２】本発明を説明するための拡大断面図。
【図３】ホトダイオード群を示す平面図。
【図４】従来例を説明するための断面図。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119 H01L 27/14 - 27/148
Claims (2)
- 【請求項１】 受光用ダイオードと周辺回路とを一体化
した光半導体装置であって、 一導電型の半導体基板の上に形成した逆導電型のエピタ
キシャル層と、前記エピタキシャル層を分離して形成した島領域と、 １つの前記島領域の 表面に互いに近接して形成した複数
個の一導電型のアノード領域と、 前記基板の表面に、各々が個々のアノード領域と対応す
るように複数個形成した逆導電型低不純物濃度のウェル
領域とを具備し、前記ウェル領域と前記ウェル領域との間の前記基板表面
は前記エピタキシャル層と境を接しており、該接してい
る箇所から上方向に、前記基板の不純物が前記エピタキ
シャル層内にはい上がり拡散されていることを 特徴とす
る光半導体装置。 - 【請求項２】 前記エピタキシャル層の他の島領域に縦
型バイポーラトランジスタを具備することを特徴とする
請求項１記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03302026A JP3086514B2 (ja) | 1991-11-18 | 1991-11-18 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03302026A JP3086514B2 (ja) | 1991-11-18 | 1991-11-18 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145107A JPH05145107A (ja) | 1993-06-11 |
| JP3086514B2 true JP3086514B2 (ja) | 2000-09-11 |
Family
ID=17904010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03302026A Expired - Fee Related JP3086514B2 (ja) | 1991-11-18 | 1991-11-18 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086514B2 (ja) |
-
1991
- 1991-11-18 JP JP03302026A patent/JP3086514B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145107A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11888003B2 (en) | Photodetector | |
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| JP2799540B2 (ja) | 受光素子 | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| KR20010111028A (ko) | 회로내장 광소자, 그 제조 방법 및 회로내장 광소자를사용하는 광학 장치 | |
| US7135349B2 (en) | Photodiode and method of fabricating the same | |
| US4903103A (en) | Semiconductor photodiode device | |
| JP3086514B2 (ja) | 光半導体装置 | |
| JPH05145051A (ja) | 光半導体装置 | |
| JP2004179469A (ja) | 光半導体装置 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JP2770810B2 (ja) | 受光素子 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JPH09321265A (ja) | 半導体装置 | |
| JPH04241458A (ja) | 半導体光検出装置 | |
| JP2002280536A (ja) | 光半導体装置 | |
| JPH0542827B2 (ja) | ||
| JP2005203741A (ja) | 光半導体装置及びその製造方法 | |
| JPH02187079A (ja) | ホトダイオード | |
| JPS5812744B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |