JP2005203741A - 光半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 高受光感度化及び高速動作が可能な受光素子部並びに半導体レーザチップを搭載した発光素子部を１つの基板上に形成できるようにする。
【解決手段】 光半導体装置は、Ｐ型を有する半導体基板１と、その上に形成されたＰ^- 型エピタキシャル層２と、その上に形成されたＮ型を有するカソード表面層１６と、Ｐ^- 型エピタキシャル層２及びカソード表面層１６により形成された受光素子部２２０と、半導体基板１及びＰ^- 型エピタキシャル層２における受光素子部２２０を除く領域に選択的に形成された溝部からなるマイクロミラー領域２３と、溝部の底面上に保持された半導体レーザチップ２５とを有している。半導体基板１及びＰ^- 型エピタキシャル層２の間における受光素子部２２０の下側には、半導体基板１及びＰ^- 型エピタキシャル層２よりも不純物濃度が高いＰ⁺ 型アノード埋め込み層１ａが選択的に形成されている。
【選択図】 図１

Description

本発明は、受光素子と半導体レーザ素子とが１つの基板上に形成された光半導体装置及びその製造方法に関する。

発光素子及び受光素子は、光信号と電気信号との相互変換を行なう素子であり、種々の分野で用いられている。なかでもＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）等の光ディスク分野において、光ディスク上に記録されている信号を読み書きする光ピックアップ装置の主要なデバイスである。

近年、高性能化及び高集積化の要請により、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗及び容量等の各種電子素子が１つの基板上に形成されるようになり、いわゆる光電子集積回路（Opto-Electronic Integrated Circuit：ＯＥＩＣ）装置として構成される。さらなる小型化及び高集積化に対応して、ＯＥＩＣ装置には発光素子である半導体レーザ素子と、該半導体レーザ素子から出力されるレーザ光の光路を変更するマイクロミラーが搭載されたＯＥＩＣ装置も広く用いられている。この種のＯＥＩＣ装置は、一般に、バイポーラトランジスタの製造方法に従って形成される。また、このＯＥＩＣ装置は、高受光感度、高速動作及び低ノイズ特性を有する受光素子と、高速及び高精度のバイポーラトランジスタとの混載が要求されている。

以下、従来の光半導体装置について図面を参照しながら説明する。

図１０は従来例に係る光半導体装置いわゆるＯＥＩＣ装置の模式的な断面構成を示している。図１０に示すように、Ｐ型で低不純物濃度のシリコンからなる半導体基板１０１には、その主面上にＮ型エピタキシャル層１０２が形成されている。

半導体基板１０１及びＮ型エピタキシャル層１０２には、ＮＰＮバイポーラトランジスタからなるトランジスタ部２００と、ＰＩＮフォトダイオードからなる受光素子部２２０と、半導体レーザチップ１２５を含む発光素子部２４０とが形成されて、ＯＥＩＣ装置が構成されている。

トランジスタ部２００は、２層ポリシリコン自己整合型のＮＰＮトランジスタであって、高濃度のＮ型のエミッタ領域１０６、該エミッタ領域１０６の下側に形成されたＰ型のべース領域１０７、該べース領域１０７の下側に形成されたＮ型エピタキシャル層１０２からなるコレクタ領域１０８、該コレクタ領域１０８の下側に形成された高濃度のＮ型のコレクタ埋め込み領域１０９、エミッタ領域１０６の上に形成されたエミッタ電極１１０、べース領域１０７の周縁部と電気的に接続されたべース電極１１１及びコレクタ埋め込み領域１０９の上に形成され該コレクタ埋め込み領域１０９の端部と電気的に接続されたコレクタ電極１１２により構成されている。

受光素子部２２０は、Ｎ型エピタキシャル層１０２からなるカソード層１１５、該カソード層１１５の上部に形成された高濃度でＮ型のカソード表面層１１６、該カソード表面層１１６の周辺部に形成された高濃度のＮ型のカソードコンタクト層１１７及び該カソードコンタクト層１１７の上に形成されたカソード電極１１８により構成されている。

トランジスタ部２００及び受光素子部２２０には、素子間を電気的に絶縁分離する分離酸化膜１１３が形成されており、局部熱酸化されてなるいわゆるＬＯＣＯＳによって形成されている。分離酸化膜１１３の下側には、高濃度のＰ⁺ 型分離層１１４が形成される。

受光素子部２２０においては、半導体基板１０１における受光素子部２２０の周縁部に位置するＰ⁺ 型分離層１１４はアノードの一部として機能し、Ｐ⁺ 型分離層１１４の上に形成された高濃度のＰ型のアノードコンタクト層１１９を介在させてアノード電極１２０と電気的に接続されている。また、アノード領域はカソード層１１５の下側に位置する低濃度のＰ型の半導体基板１０１であり、Ｐ⁺ 型分離層１１４及びアノードコンタクト層１１９を介してアノード電極１２０から電流として外部に取り出される。受光面であるカソード表面層１１６の上には、入射光１２２のカソード表面層１１６での反射を低減するための反射防止膜１２１が設けられている。

発光素子部２４０には、Ｎ型エピタキシャル層１０２と半導体基板１０１の上部とをそれぞれ異なる異方性エッチングにより掘り込んで形成された溝部からなるマイクロミラー領域１２３が設けられている。溝部の底面上には、半導体レーザチップ１２５がレーザ下部電極１２８、レーザ配線１２７及び保護膜１２６を介在させて固着されている。レーザ配線１２７は溝部の底面上から壁面上を通って溝部の外部に引き出されている。ここで、保護膜１２６は、トランジスタ部２００及び受光素子部２２０の上面をも覆うように形成されている。

図１０に示すように、半導体レーザチップ１２５の側端面から出射されたレーザ光１２９は、マイクロミラー領域１２３の表面で反射されて、半導体基板１０１の主面に対してほぼ垂直な方向に出力される。

以下、前記のように構成されたＯＥＩＣ装置の動作を説明する。

半導体レーザチップ１２５に閾値以上の電流を印加すると誘導放出が起こって発振し、コヒーレントなレーザ光１２９が半導体基板１０１の主面に対して平行な方向に出力される。ここで、マイクロミラー領域１２３が基板面に対して４５°の角度をなしている場合には、出射されたレーザ光１２９はマイクロミラー領域１２３の表面で反射して基板面に対して垂直な方向に立ち上がる。この反射されたレーザ光１２９は、例えば光ディスク等に照射され、その反射光の一部が入射光１２２となって、受光素子部２２０に入射される。

受光素子部２２０に入射された入射光１２２は、カソード層１１５とアノードである半導体基板１０１とによって吸収され、電子正孔対が発生する。このとき、受光素子部２２０に逆バイアス電圧を印加すると、不純物濃度が低い半導体基板１０１側に空乏層が拡がり、拡がった空乏層及びその近傍で発生した電子正孔対のうち、電子はカソードコンタクト層１１７に、正孔はアノードコンタクト層１１９に拡散とドリフトとによって、それぞれ分離されて到達し、その結果、光電流が発生する。この発生した光電流を受けて、ＮＰＮトランジスタ、抵抗素子及び容量素子等により形成された電子回路によって、所定の増幅及び信号処理がなされた後に出力され、光ディスクの記録又は再生信号となる。
特開２００１−１０２６７６号公報

前述したように、近年、ＣＤ及びＤＶＤに使用されている光ピックアップ用受光素子を内蔵する光半導体装置においては、光ディスクの高速駆動化及び記録される信号の高密度化に伴い、高受光感度化、高速化及び小型化が強く要望されている。

しかしながら、前記従来の光半導体装置は、入射光により生成される光電流は、上述したように拡散電流成分とドリフト電流成分とに大きく分けられ、そのうち拡散電流は少数キャリアの空乏層の端部までの拡散に支配されるため、空乏層内の電界によるドリフト電流成分と比べて応答速度が遅く、フォトダイオードである受光素子部２２０の周波数特性を低下させる要因となっている。

特に、ＣＤに使用される赤外光は、シリコンに対する吸収係数が小さく、半導体基板１０１の深い位置にまで光が到達し、その深い位置で発生したキャリアが電流に寄与する結果、高速化するのが困難であるため、高受光感度化及び高速化を図りたい受光素子部２２０及び発光素子部２４０を１つの半導体基板１０１上に一体化して形成できないという問題がある。

本発明は、前記従来の問題を解決し、高受光感度化及び高速動作が可能な受光素子部並びに半導体レーザチップを搭載した発光素子部を１つの基板上に形成できるようにすることを目的とする。

本願発明者は、前記従来の目的を達成すべく図１１に示すような構造を持つ光半導体装置を作製した。以下、この構成を持つ光半導体装置を参考例として説明する。

図１１は本発明の参考例に係る光半導体装置の模式的な断面構成を示している。図１１において、図１０に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

図１１に示すように、参考例に係る光半導体装置は、不純物濃度が低いＰ型シリコンからなる半導体基板１０１におけるＰ⁺ 型分離層１１４の下方の領域に、不純物濃度が半導体基板１０１よりも３桁以上、すなわち１０³ 倍以上高い濃度を有するＰ型のアノード埋め込み層１０１ａが全面的に形成されている。また、アノード埋め込み層１０１ａの上には、半導体基板１０１と同程度の低い不純物濃度を有するＰ^- 型エピタキシャル層１０３が形成されている。

従って、トランジスタ部２００及び受光素子部２２０は、Ｐ^- 型エピタキシャル層１０３とその上に成長したＮ型エピタキシャル層１０２に形成されており、発光素子部２４０の溝部は、Ｎ型エピタキシャル層１０２、Ｐ^- 型エピタキシャル層１０３及びアノード埋め込み層１０１ａに跨って形成される。

このように、半導体基板１０１とアノード埋め込み層１０１ａとの不純物の濃度差を３桁以上とすると、半導体基板１０１で吸収された光により発生したキャリヤは、濃度勾配により生じるポテンシャルバリアによって拡散が阻害されて再結合するため、電流（光電流）に寄与しなくなる。空乏層の端部がアノード埋め込み層１０１ａにまで達するように、Ｐ^- 型エピタキシャル層１０３の厚さを選択すると、光電流はほとんどドリフト電流のみが支配的となるため高速化が可能となる。

さらに、発生した正孔はＰ^- 型エピタキシャル層１０３からアノード埋め込み層１０１ａ、Ｐ⁺ 型分離層１１４及びアノードコンタクト層１１９を介して移動するが、アノード埋め込み層１０１ａは高濃度層であるため、該アノード埋め込み層１０１ａを設けない場合と比べてシリーズ抵抗が小さくなるので高速応答が可能となる。

また、Ｎ型エピタキシャル層１０２は、トランジスタ部２００を構成するＮＰＮバイポーラトランジスタのコレクタ領域１０８となるため、不純物濃度を低濃度化することはできず、従って、カソード層１１５を空乏化することはできない。このため、Ｎ型エピタキシャル層１０２の表面付近においてそのほとんどが吸収される短波長の光に対して受光感度と周波数特性とが共に向上するように、カソード表面層１１６の濃度をカソード層１１５の濃度以上に設定し、その濃度傾斜を利用して光電効率の高効率化を図っている。この高効率化ために必要な濃度差を３桁以上としている。

以上の構成により、本発明の参考例に係る光半導体装置は、受光素子部２２０の受光感度に寄与する低不純物濃度部（Ｐ^- 型エピタキシャル層１０３）と受光素子部２２０の表面（カソード表面層１１６）とにおける不純物濃度差を利用して、実効的な空乏層領域を十分に確保することができるため、トランジスタ部２００の動作特性を低下させることなく、光吸収長の短い光に対しても、周波数特性及び受光感度の向上並びに低容量化を実現できる。

ところで、本参考例に係る光半導体装置は、発光素子部２４０に溝部として設けられたマイクロミラー領域１２３に出射光１２９を反射させて基板面に垂直な方向に光路を変更するため、マイクロミラー領域１２３の表面に対して高精度の平坦性が要求される。

しかしながら、マイクロミラー領域１２３となる溝部を形成する際には、一般に異方性のウェットエッチングが用いられる。この異方性ウェットエッチングのエッチング溶液には、例えば水酸化カリウム（ＫＯＨ）水溶液が用いられるが、Ｐ⁺ 型のアノード埋め込み層１０１ａとＰ^- 型エピタキシャル層１０３との間には不純物濃度に大きな差があるため、濃度差に起因して該アノード埋め込み層１０１ａとＰ^- 型エピタキシャル層１０３とにエッチングレートの差が生じる。このエッチングレートの差によって、溝部の壁面からなるマイクロミラー領域１２３には、横筋が発生したり、さらにはアノード埋め込み層１０１ａ内の不純物が起点となる結晶欠陥に起因したピットが発生したりする。これらの横筋やピットによって出射光１２９が乱反射したり、また、反射光の立ち上り角度が変動したりするおそれがある。

そこで、本願発明者は、参考例に対して種々の考察を行なった結果、光半導体装置を、高速動作可能なトランジスタ部、高受光感度化及び高速動作が可能な受光素子部並びに半導体レーザチップを搭載した発光素子部を１つの基板上に形成できるようにするには、アノード埋め込み層１０１ａが必要な受光素子部２２０の下方にのみ選択的に形成して、発光素子部２４０の溝部の壁面からなるマイクロミラー領域１２３に、アノード埋め込み層１０１ａが露出しない構成とする。

具体的に、本発明に係る光半導体装置は、第１導電型を有する第１の半導体領域と、第１の半導体領域の上に形成され、第１導電型を有する第２の半導体領域と、第２の半導体領域の上に形成され、第２導電型を有する第３の半導体領域と、第２の半導体領域及び第３の半導体領域により形成された受光素子部と、第１の半導体領域及び第２の半導体領域における受光素子部を除く領域に選択的に形成された溝部からなるマイクロミラーと、溝部の底面上に保持された半導体レーザ素子とを備え、第１の半導体領域及び第２の半導体領域の間における受光素子部の下側には、第１の半導体領域及び第２の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層が選択的に形成されていることを特徴とする。

本発明の光半導体装置によると、第１の半導体領域及び第２の半導体領域の間における受光素子部の下側には、第１の半導体領域及び第２の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層が選択的に形成されているため、受光素子部の受光感度に寄与する第２の半導体領域と受光素子部の第３の半導体領域との不純物濃度差を利用して、実効空乏層領域を十分に確保することができるので、光吸収長の短い光に対しても、周波数特性及び受光感度の向上並びに低容量化を実現できる。その上、マイクロミラーの形成領域である溝部には埋め込み層が露出しないため、埋め込み層と第２の半導体領域との不純物の濃度差に起因したエッチングレートの差による横筋及び結晶欠陥によるピットの発生が防止されるので、平坦性に優れるマイクロミラーを形成することができる。

本発明の光半導体装置において、第２の半導体領域は、エピタキシャル成長により形成されていることが好ましい。

本発明の光半導体装置において、第３の半導体領域は、エピタキシャル成長により形成されていることが好ましい。

本発明に係る第１の光半導体装置は、第２の半導体領域及び第３の半導体領域における受光素子部及び溝部を除く領域に形成されたトランジスタをさらに備えていることが好ましい。

本発明に係る第１の光半導体装置の製造方法は、第１導電型を有する第１の半導体領域における受光素子形成部に対してイオン注入により、第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、埋め込み層が形成された第１の半導体領域の上に、エピタキシャル成長により、埋め込み層よりも不純物濃度が低い第１導電型の第２の半導体領域を形成する工程と、第２の半導体領域の上部に第２導電型を有する第３の半導体領域を形成する工程と、第２の半導体領域及び第３の半導体領域における受光素子形成部に、第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、第１の半導体領域及び第２の半導体領域における受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、溝部の壁面からなるマイクロミラーを形成する工程と、形成された溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする。

第１の光半導体装置の製造方法によると、第１導電型を有する第１の半導体領域における受光素子形成部に対してイオン注入により、第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成し、続いて、埋め込み層が形成された第１の半導体領域の上に、埋め込み層よりも不純物濃度が低い第１導電型の第２の半導体領域を形成し、さらに、第２の半導体領域の上部に第２導電型を有する第３の半導体領域を形成する。その後、受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成するため、溝部の壁面にマイクロミラーを形成する第１の半導体領域よりも不純物濃度が高い埋め込み層が溝部に露出することがない。従って、本発明に係る光半導体装置を実現することができる。

本発明に係る第２の光半導体装置の製造方法は、第１導電型を有する第１の半導体領域における受光素子形成部に対してイオン注入により、第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、埋め込み層が形成された第１の半導体領域の上にエピタキシャル成長により、埋め込み層よりも不純物濃度が低い第１導電型の第２の半導体領域を形成する工程と、第２の半導体領域の上に、エピタキシャル成長により第２導電型を有する第３の半導体領域を形成する工程と、第２の半導体領域及び第３の半導体領域における受光素子形成部に、第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、第１の半導体領域及び第２の半導体領域における受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、溝部の壁面からなるマイクロミラーを形成する工程と、形成された溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする。

このように、第２の光半導体装置の製造方法は、第１の製造方法における第２導電型を有する第３の半導体領域をエピタキシャル成長させて形成する構成である。

本発明に係る第３の光半導体装置の製造方法は、第１導電型を有する第１の半導体領域の上に、エピタキシャル成長により第１導電型の第２の半導体領域を形成する工程と、第１の半導体領域と第２の半導体領域との界面及びその近傍の受光素子形成部に対してイオン注入により、第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、第２の半導体領域の上部に第２導電型を有する第３の半導体領域を形成する工程と、第２の半導体領域及び第３の半導体領域における受光素子形成部に、第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、第１の半導体領域及び第２の半導体領域における受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、溝部の壁面からなるマイクロミラーを形成する工程と、形成された溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする。

このように、第３の光半導体装置の製造方法は、第１の半導体領域の上に、第２の半導体領域をエピタキシャル成長により形成した後、形成された第１の半導体領域と第２の半導体領域との界面及びその近傍の受光素子形成部に対して、第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する構成である。

本発明に係る第４の光半導体装置の製造方法は、第１導電型を有する第１の半導体領域の上に、エピタキシャル成長により第１導電型の第２の半導体領域を形成する工程と、第１の半導体領域と第２の半導体領域との界面及びその近傍の受光素子形成部に対してイオン注入により、第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、第２の半導体領域の上にエピタキシャル成長により、第２導電型を有する第３の半導体領域を形成する工程と、第２の半導体領域及び第３の半導体領域における受光素子形成部に、第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、第１の半導体領域及び第２の半導体領域における受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、溝部の壁面からなるマイクロミラーを形成する工程と、形成された溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする。

このように、第４の光半導体装置の製造方法は、第３の製造方法における第２導電型を有する第３の半導体領域をエピタキシャル成長させて形成する構成である。

第１〜第４の光半導体装置の製造方法は、第２の半導体領域及び第３の半導体領域における受光素子部及び溝部を除く領域にトランジスタを選択的に形成する工程をさらに備えていることが好ましい。

本発明に係る光半導体装置及びその製造方法によると、受光素子における高受光感度化及び高速化を実現できる高濃度の埋め込み層を受光素子部にのみ選択的に設けるため、マイクロミラーの表面に不純物濃度の差に起因する横筋や結晶欠陥の発生を防止することができるので、光学特性を犠牲にすることなく、高速動作可能で且つ高受光感度を有する受光素子と半導体レーザ素子とを１つの基板上に形成することができる。

（第１の実施形態）
本発明の第１の実施形態について図面を用いて説明する。

図１は本発明の第１の実施形態に係る光半導体装置（ＯＥＩＣ装置）の模式的な断面構成を示している。図１に示すように、Ｐ型で低不純物濃度のシリコン（Ｓｉ）からなる半導体基板１の主面上には、例えば厚さが約１０μｍで不純物濃度が約１×１０¹⁴ｃｍ^-3の低濃度のＰ^- 型エピタキシャル層２が形成されている。

半導体基板１及びＰ^- 型エピタキシャル層２には、ＰＩＮフォトダイオードからなる受光素子部２２０と、半導体レーザチップ２５を含む発光素子部２４０とが形成されて、ＯＥＩＣ装置が構成されている。

受光素子部２２０は、Ｐ^- 型エピタキシャル層２の上部に厚さが例えば０．１μｍのＮ型のカソード表面層１６と、半導体基板１とＰ^- 型エピタキシャル層２との間に形成され、厚さが例えば４μｍで不純物濃度が少なくとも約１×１０¹⁷ｃｍ^-3の高濃度のＰ⁺ 型アノード埋め込み層１ａと、カソード表面層１６の周辺部に形成されたカソードコンタクト層１７と、該カソードコンタクト層１７の上に形成されたカソード電極１１８とを有している。さらに、受光素子部２２０は、カソードコンタクト層１７の周辺部に互いに間隔をおいて形成されたＬＯＣＯＳ等からなる２重の分離酸化膜１３と、互いに隣接する分離酸化膜１３同士の間に形成されたアノードコンタクト層１９と、Ｐ^- 型エピタキシャル層２におけるアノードコンタクト層１９の下側に形成され、アノードの一部として機能する高濃度のＰ⁺ 型分離層１４と、アノードコンタクト層１９の上に形成されたアノード電極２０とを有している。

発光素子部２４０は、Ｐ^- 型エピタキシャル層２と半導体基板１の上部とをそれぞれ異なる異方性エッチングにより掘り込んで形成された溝部からなるマイクロミラー領域２３が設けられている。溝部の底面上には、半導体レーザチップ２５がレーザ下部電極２８、レーザ配線２７及び保護膜２６を介在させて固着されている。レーザ配線２７は溝部の底面上から壁面上を通って溝部の外部に引き出されている。ここで、保護膜２６は、酸化シリコン又は窒化シリコン等からなり、受光素子部２２０の上面をも覆うように形成されている。

以下、前記のように構成された光半導体装置の動作を説明する。

半導体レーザチップ２５に閾値以上の電流を印加すると誘導放出が起こって発振し、コヒーレントなレーザ光２９が半導体基板１の主面に対して平行な方向に出力される。ここで、マイクロミラー領域２３が基板面に対して４５°の角度をなしている場合には、出射されたレーザ光２９はマイクロミラー領域２３の表面で反射して基板面に対して垂直な方向に立ち上がる。この反射されたレーザ光２９は、例えば光ディスク等に照射され、その反射光の一部が入射光２２となって、受光素子部２２０に入射される。

受光素子部２２０に入射された入射光２２は、カソード表面層１６とアノードであるＰ^- 型エピタキシャル層２とによって吸収され、電子正孔対が発生する。このとき、受光素子部２２０に逆バイアス電圧を印加すると、不純物濃度が低いＰ^- 型エピタキシャル層２側に空乏層が拡がり、拡がった空乏層及びその近傍で発生した電子正孔対のうち、電子はカソードコンタクト層１７に、正孔はアノードコンタクト層１９に拡散とドリフトとによって、それぞれ分離されて到達し、その結果、光電流が発生する。すなわち光信号が電気信号として変換されて出力される。

第１の実施形態の特徴として、半導体基板１とＰ^- 型エピタキシャル層２における受光素子部２２０にのみＰ⁺ 型アノード埋め込み層１ａを選択的に設けているため、半導体基板１とＰ⁺ アノード埋め込み層１ａとの不純物濃度の濃度差を３桁以上に設定すると、半導体基板１で発生したキャリヤは、濃度勾配により生じるポテンシャルバリアによって拡散が阻害されて再結合するため、光電流には寄与しなくなる。従って、ドリフト電流のみが支配的となるので動作の高速化が可能となる。

このとき、厚さが約１０μｍで不純物濃度が約１×１０¹⁴ｃｍ^-3の低濃度のＰ^- 型エピタキシャル層２は完全に空乏化されると共に、赤色及び赤外光に対する光の吸収率が８０％以上となるため、赤から赤外の波長に対して高速で且つ高感度のフォトダイオードを実現することができる。

さらに、Ｐ⁺ 型アノード埋め込み層１ａを発光素子部２４０には設けない構成であるため、半導体基板１とＰ^- 型エピタキシャル層２との間には不純物濃度の濃度差がなく、その上、いずれも低濃度である。このため、マイクロミラー領域２３を形成する際の異方性エッチング工程において、不純物濃度の濃度差に起因するエッチングレートの差が生じなくなるので、ミラー表面に生じる横筋やＰ⁺ 型アノード埋め込み層１ａ中の高濃度不純物が起点となる結晶欠陥によるピットの発生が防止される。その結果、平坦性に優れたマイクロミラー領域２３を形成することができる。

（第１の実施形態の第１製造方法）
以下、前記のように構成された光半導体装置の第１製造方法について図面を参照しながら説明する。図２（ａ）〜図２（ｆ）は本発明の第１の実施形態に係る光半導体装置の第１製造方法を示す工程順の断面構成を示している。

まず、図２（ａ）に示すように、Ｐ^- 型シリコンからなる半導体基板１の主面上に、酸化シリコンからなる保護酸化膜３５を形成し、その後、リソグラフィ法により、保護酸化膜３５上における発光素子部２４０をマスクするレジストパターン３６を形成する。続いて、形成したレジストパターン３６をマスクとして、半導体基板１に対して保護酸化膜３５を介して例えばＰ型不純物であるボロン（Ｂ）イオンをイオン注入することにより、半導体基板１の発光素子部２４０を除く領域にＰ⁺ 型アノード埋め込み層１ａを選択的に形成する。ここで、ボロンイオンの注入ドーズ量は例えば５×１０¹⁴ｃｍ^-2とし、加速エネルギーは３０ｋｅＶとしている。

次に、図２（ｂ）に示すように、アッシング等により、レジストパターン３６を除去し、続いて、例えば温度が１１００℃程度で３０分程度の熱処理を行なって、注入されたボロンイオンを活性化する。その後、フッ酸を主成分とするエッチング溶液又はフルオロカーボンを主成分とするエッチングガスを用いたエッチングにより保護酸化膜３５を除去する。続いて、化学的気相堆積（chemical vapor deposition:ＣＶＤ）法により、Ｐ⁺ アノード埋め込み層１ａが形成された半導体基板１の主面上に、厚さが１０μｍ程度のＰ^- 型エピタキシャル層２を成長により形成する。

次に、図２（ｃ）に示すように、通常のフォトダイオードの形成工程により、Ｐ^- 型エピタキシャル層２の上部における、受光素子部２２０にはフォトダイオード素子を形成すると共に、発光素子部２４０には分離酸化膜１３を形成する。

ここで、フォトダイオードは、まず、Ｐ^- 型エピタキシャル層２の上部で且つ受光素子部２２０の周縁部に、イオン注入法によりＰ型の不純物であるボロンイオンを約１×１０¹⁷ｃｍ^-3〜１×１０¹⁸ｃｍ^-3の濃度に選択的に注入して、Ｐ⁺ 型分離層１４を形成する。

続いて、ＬＯＣＯＳからなる分離酸化膜１３を、発光素子部２４０においてはＰ^- 型エピタキシャル層２の上部の全面に形成し、一方、受光素子部２２０においては、Ｐ^- 型エピタキシャル層２の上部で且つＰ⁺ 型分離層１４の上側に互いに間隔をおいて２重に形成する。

続いて、Ｐ^- 型エピタキシャル層２の上における分離酸化膜１３同士の間に、Ｐ型のポリシリコン層を選択的に形成し、このポリシリコン層からの固層拡散により、Ｐ^- 型エピタキシャル層２の上部の分離酸化膜１３同士の間に、Ｐ型のアノードコンタクト層１９を形成する。

続いて、Ｐ^- 型エピタキシャル層２の上にＮ型のポリシリコン層を選択的に形成し、このポリシリコン層からの固層拡散により、Ｎ型のカソードコンタクト層１７を形成する。続いて、Ｐ^- 型エピタキシャル層２の上部における内側の分離酸化膜１３に囲まれた領域に、Ｎ⁺ 型のカソード表面層１６をヒ素（Ａｓ）又はリン（Ｐ）イオンを用いたイオン注入法により形成する。

続いて、Ｎ型のポリシリコン層の上にはカソード電極１８を形成し、Ｐ型のポリシリコン層の上にはアノード電極２０をそれぞれ形成する。ここで、各電極１８及び２０の構成する材料には、例えばチタン（Ｔｉ）を主成分とする金属層とアルミニウム（Ａｌ）を主成分とする金属層からなる積層構造を用いることができる。続いて、少なくともカソード表面層１６の上に、例えば酸化シリコンからなる反射防止膜２１を形成し、反射防止膜２１の上に保護膜２６をＣＶＤ法により形成する。

次に、図２（ｄ）に示すように、発光素子部２４０に形成された分離酸化膜１３に対してその溝部形成領域を選択的にエッチング除去する。これにより、分離酸化膜１３における発光素子部２４０に含まれる領域には、溝部形成領域を開口する開口パターンが形成される。続いて、発光素子部２４０に残存し且つ開口パターンを有する分離酸化膜１３をマスクとし、水酸化カリウム（ＫＯＨ）の水溶液等のアルカリ系水溶液を用いて、Ｐ^- 型エピタキシャル層２及びＰ^- 型の半導体基板１に対して異方性のウェットエッチングを行なうことにより溝部を形成し、形成された溝部の壁面にマイクロミラー領域２３を形成する。ここで、アルカリ系水溶液に対するシリコンのエッチングレートは、シリコンの面方位のうち（１１１）面が最も遅いため、この（１１１）面がマイクロミラー領域２３のミラー面となる。ところで、シリコンからなる半導体基板１の主面の面方位が（１００）面である場合には、公知のように溝部の壁面の底面に対する角度は５４．７°となる。従って、半導体基板１の主面の面方位として、（１００）面から９．７°だけ傾斜した傾斜基板、いわゆるオフ基板を用いると、溝部の壁面の底面に対する角度は４５°となる。これにより、半導体基板１の主面に対して４５°の角度を有するマイクロミラー領域２３を得られるため、基板面に平行な方向に出射されるレーザ光の光路を基板面に対して垂直な方向に変更することができる。

次に、図２（ｅ）に示すように、ＣＶＤ法により、溝部からなるマイクロミラー領域２３が形成された発光素子部２４０の露出面を覆うように保護膜２６を形成する。その後、蒸着法又はスパッタ法により、溝部の底面から該溝部の外部にまで延びるように、例えば金（Ａｕ）を主成分とするレーザ配線２７を形成する。続いて、蒸着法、スパッタ法又は電界めっき法等により、溝部の底面上で且つレーザ配線２７の上にレーザ下部電極２８を選択的に形成する。

次に、図２（ｆ）に示すように、半導体レーザチップ２５をレーザ下部電極２８の上にボンディングして、第１の実施形態に係る光半導体装置を得る。

（第１の実施形態の第２製造方法）
以下、第１の実施形態に係る光半導体装置の第２製造方法について図３（ａ）〜図３（ｄ）を参照しながら説明する。第２製造方法は、Ｐ^- 型エピタキシャル層２を半導体基板１の主面上に形成した後、Ｐ⁺ 型アノード埋め込み層１ａを形成する構成である。

まず、図３（ａ）に示すように、ＣＶＤ法により、半導体基板１の主面上に厚さが１０μｍ程度のＰ^- 型エピタキシャル層２を成長により形成する。

次に、図３（ｂ）に示すように、Ｐ^- 型エピタキシャル層２の上に、酸化シリコンからなる保護酸化膜３５を形成し、その後、リソグラフィ法により、保護酸化膜３５上における発光素子部２４０をマスクするレジストパターン３６を形成する。続いて、形成したレジストパターン３６をマスクとして、半導体基板１に対して保護酸化膜３５及びＰ^- 型エピタキシャル層２を介して例えばＰ型不純物であるボロン（Ｂ）イオンをイオン注入することにより、半導体基板１及びＰ^- 型エピタキシャル層２の間で且つ発光素子部２４０を除く領域にＰ⁺ 型アノード埋め込み層１ａを選択的に形成する。ここで、ボロンイオンの注入ドーズ量は例えば５×１０¹⁴ｃｍ^-2とし、加速エネルギーは２ＭｅＶとしている。その後、レジストパターン３６をアッシング等により除去し、続いて、ボロンイオンが注入された半導体基板１に対して、例えば温度が１１００℃程度で３０分程度の熱処理を行なって、ボロンイオンを活性化する。

次に、図３（ｃ）に示すように、保護酸化膜３５を除去した後、Ｐ^- 型エピタキシャル層２における受光素子部２２０には分離酸化膜１３を選択的に形成すると共に、Ｐ^- 型エピタキシャル層２における発光素子部２４０には分離酸化膜１３を全面的に形成する。

次に、図３（ｄ）に示すように、受光素子部２２０にフォトダイオードを形成し、続いて、発光素子部２４０に溝部からなるマイクロミラー領域２３を、発光素子部２４０に残存する分離酸化膜１３をマスクとしたエッチングにより形成する。この後は、第１製造方法と同様に、溝部の底面上に半導体レーザチップ２５をボンディングして、第１の実施形態に係る光半導体装置を得る。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を用いて説明する。

図４は本発明の第２の実施形態に係る光半導体装置（ＯＥＩＣ装置）の模式的な断面構成を示している。図４において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。第２の実施形態に係る光半導体装置は、Ｐ^- 型エピタキシャル層２の上に、Ｎ型エピタキシャル層３を設ける構成である。

従って、受光素子部２２０を構成するフォトダイオードにおけるカソードは、Ｎ型エピタキシャル３によるカソード層１５と該カソード層１５の上部に形成されたカソード表面層１６とから構成される。ここでは、カソード表面層１６の不純物濃度をカソード層３の不純物濃度の３桁以上、すなわち１０³ 倍以上に設定することにより、光電変換効率の高効率化を図れるため、カソード層１５の表面付近で吸収された入射光２２に対する受光感度と周波数特性とを向上することができる。

また、第１の実施形態と同様に、Ｐ⁺ 型アノード埋め込み層１ａを発光素子部２４０には設けないため、半導体基板１とＰ^- 型エピタキシャル層２との間には不純物濃度の濃度差がなく且ついずれも低濃度である。このため、マイクロミラー領域２３を形成する際のアルカリ溶液による異方性のエッチング工程において、不純物濃度の濃度差に起因するエッチングレートの差が生じなくなるので、ミラー面に生じる横筋やＰ⁺ 型アノード埋め込み層１ａ中の高濃度不純物が起点となる結晶欠陥によるピットの発生が防止される。その結果、平坦性に優れたマイクロミラー領域２３を形成することができる。

（第２の実施形態の第１製造方法）
以下、前記のように構成された光半導体装置の第１製造方法について図面を参照しながら説明する。図５（ａ）〜図５（ｇ）は本発明の第２の実施形態に係る光半導体装置の第１製造方法を示す工程順の断面構成を示している。

まず、図５（ａ）に示すように、第１の実施形態の第１製造方法と同様に、Ｐ^- 型シリコンからなる半導体基板１の主面上に、酸化シリコンからなる保護酸化膜３５を形成し、続いて、保護酸化膜３５上における発光素子部２４０をマスクするレジストパターン３６を形成する。続いて、形成したレジストパターン３６をマスクとして、半導体基板１に対して保護酸化膜３５を介して例えばＰ型不純物であるボロン（Ｂ）イオンをイオン注入することにより、半導体基板１の発光素子部２４０を除く領域にＰ⁺ 型アノード埋め込み層１ａを選択的に形成する。

次に、図５（ｂ）に示すように、レジストパターン３６を除去し、続いて、例えば温度が１１００℃程度で３０分程度の熱処理を行なって、注入されたボロンイオンを活性化する。続いて、保護酸化膜３５を除去した後、ＣＶＤ法により、Ｐ⁺ アノード埋め込み層１ａが形成された半導体基板の主面上に、厚さが１０μｍ程度のＰ^- 型エピタキシャル層２を成長により形成する。

次に、図５（ｃ）に示すように、Ｐ^- 型エピタキシャル層２の上部における受光素子部２２０の周縁部に、アノードの一部として機能する高濃度のＰ⁺ 型分離層１４をイオン注入法により選択的に形成する。続いて、ＣＶＤ法により、例えば厚さが約１．０μｍでＮ型不純物である例えばリン（Ｐ）イオンが約１×１０¹⁶ｃｍ^-3の濃度で導入されたＮ型エピタキシャル層３を成長により形成する。

次に、図５（ｄ）に示すように、Ｎ型エピタキシャル層３における受光素子部２２０には分離酸化膜１３を選択的に形成すると共に、Ｎ型エピタキシャル層３における発光素子部２４０には分離酸化膜１３を全面的に形成する。その後、第１の実施形態と同様にして、受光素子部２２０にフォトダイオードを形成する。

次に、図５（ｅ）に示すように、ＫＯＨ等を含むアルカリ性のエッチング溶液を用いた異方性のウェットエッチングを、発光素子部２４０に残存する分離酸化膜１３を溝部形成用のマスクとしてＰ^- 型エピタキシャル層２及び半導体基板１の上部に対して行なうことにより、発光素子部２４０に溝部からなるマイクロミラー領域２３を形成する。

次に、図５（ｆ）に示すように、溝部の底面上からＮ型エピタキシャル層３の上面に延びるレーザ配線２７と、該レーザ配線２７上における溝部の底面上部分にレーザ下部電極２８を選択的に形成する。

次に、図５（ｇ）に示すように、レーザ下部電極２８の上に半導体レーザチップ２５をボンディングして、第２の実施形態に係る光半導体装置を得る。

（第２の実施形態の第２製造方法）
以下、第２の実施形態に係る光半導体装置の第２製造方法について図６（ａ）〜図６（ｅ）を参照しながら説明する。第２製造方法は、Ｐ^- 型エピタキシャル層２を半導体基板１の主面上に形成した後、Ｐ⁺ 型アノード埋め込み層１ａ及びＮ型エピタキシャル層３を形成する構成である。

まず、図６（ａ）に示すように、ＣＶＤ法により、半導体基板１の主面上に厚さが１０μｍ程度のＰ^- 型エピタキシャル層２を成長により形成する。

次に、図６（ｂ）に示すように、Ｐ^- 型エピタキシャル層２の上に、酸化シリコンからなる保護酸化膜３５を形成し、その後、リソグラフィ法により、保護酸化膜３５上における発光素子部２４０をマスクするレジストパターン３６を形成する。続いて、形成したレジストパターン３６をマスクとして、半導体基板１に対して保護酸化膜３５及びＰ^- 型エピタキシャル層２を介して例えばＰ型不純物であるボロン（Ｂ）イオンをイオン注入することにより、半導体基板１及びＰ^- 型エピタキシャル層２の間で且つ発光素子部２４０を除く領域にＰ⁺ 型アノード埋め込み層１ａを選択的に形成する。ここで、ボロンイオンの注入ドーズ量は例えば５×１０¹⁴ｃｍ^-2とし、加速エネルギーは２ＭｅＶとしている。その後、レジストパターン３６をアッシング等により除去し、続いて、ボロンイオンが注入された半導体基板１に対して、例えば温度が１１００℃程度で３０分程度の熱処理を行なって、ボロンイオンを活性化する。

次に、図６（ｃ）に示すように、Ｐ^- 型エピタキシャル層２の上部における受光素子部２２０の周縁部に、アノードの一部として機能する高濃度のＰ⁺ 型分離層１４をイオン注入法により選択的に形成する。続いて、ＣＶＤ法により、例えば厚さが約１．０μｍでＮ型不純物である例えばリン（Ｐ）イオンが約１×１０¹⁶ｃｍ^-3の濃度で導入されたＮ型エピタキシャル層３を成長により形成する。

次に、図６（ｄ）に示すように、Ｎ型エピタキシャル層３における受光素子部２２０には分離酸化膜１３をＰ⁺ 型分離層１４の上にその一部を覆うように選択的に形成する。このとき、Ｎ型エピタキシャル層３における発光素子部２４０には分離酸化膜１３を全面的に形成する。その後、第１の実施形態と同様にして、受光素子部２２０にフォトダイオードを形成する。

次に、図６（ｅ）に示すように、Ｐ^- 型エピタキシャル層２及び半導体基板１の上部の発光素子部２４０に対して、該発光素子部２４０に残存する分離酸化膜１３をマスクとした異方性のエッチングを行なうことにより、Ｐ^- 型エピタキシャル層２及び半導体基板１の上部に溝部を形成してマイクロミラー領域２３を得る。この後は、第１製造方法と同様に、溝部の底面上に半導体レーザチップ２５をボンディングして、第２の実施形態に係る光半導体装置を得る。

（第３の実施形態）
以下、本発明の第３の実施形態について図面を用いて説明する。

図７は本発明の第３の実施形態に係る光半導体装置（ＯＥＩＣ装置）の模式的な断面構成を示している。図７において、図４に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。第３の実施形態に係る光半導体装置は、第２の実施形態に係る光半導体装置を構成するＰ^- 型エピタキシャル層２及びＮ型エピタキシャル基板３からなるエピタキシャル基板に形成された受光素子部２２０及び発光素子部２４０に、ＮＰＮバイポーラトランジスタからなるトランジスタ部２００を付加する構成である。

トランジスタ部２００が付加されることにより、受光素子部２２０のフォトダイオードからの出力信号がＮＰＮトランジスタ、さらには図示しない抵抗素子及び容量素子等によって構成される電子回路に入力され、入力された信号が電子回路により増幅され且つ信号処理された後に出力されて、光ディスクの記録や再生信号となる。

トランジスタ部２００は、２層ポリシリコン自己整合型のＮＰＮバイポーラトランジスタであって、Ｐ^- 型エピタキシャル層２及びＮ型エピタキシャル層３における受光素子部２２０に対して発光素子部２４０と反対側に位置する分離酸化膜１３の外側に形成されている。

トランジスタ部２００の具体的な構成は、Ｎ型エピタキシャル層３の上部に固層拡散により選択的に形成された高濃度のＮ型のエミッタ領域６、該エミッタ領域６の下側に形成されたＰ型のべース領域７、該べース領域７の下側に形成されたＮ型エピタキシャル層３からなるコレクタ領域８、該コレクタ領域８の下側に形成された高濃度のＮ型のコレクタ埋め込み領域９、エミッタ領域６の上に形成されたエミッタ電極１０、べース領域７の周縁部と電気的に接続されたべース電極１１及びコレクタ埋め込み領域９の上にその端部と電気的に接続されたコレクタ電極１２により構成されている。ここで、２層ポリシリコン自己整合型とは、例えば、Ｐ型のベース領域７とベース電極１１との間にはＰ型のポリシリコン層を介在させて、該ポリシリコン層からＮ型エピタキシャル層３の上部にＰ型不純物を固層拡散させてＮ型エピタキシャル層３の上部にＰ型のベースコンタクト層を形成する。また、Ｎ型のコレクタ埋め込み領域９とコレクタ電極１２との間にはＮ型のポリシリコン層を介在させて、該ポリシリコン層からＮ型エピタキシャル層３の上部にＮ型不純物を固層拡散させてＮ型エピタキシャル層３の上部にＮ型のコレクタコンタクト層を形成する構成をいう。

このように、第３の実施形態においては、トランジスタ部２００と受光素子部２２０とを１つの半導体基板１上に形成しているため、受光素子部２２０の電子回路との間の配線距離が第１及び第２の実施形態と比較して短くなる。その結果、寄生容量やインダクタンスの低減が可能となるため、光半導体装置における周波数特性が向上して高速化に対して有利となる。また、トランジスタ部２００、受光素子部２２０及び発光素子部２４０を一体化できるため、光半導体装置を小型化することができる。

また、第１の実施形態と同様に、Ｐ⁺ 型アノード埋め込み層１ａを発光素子部２４０に設けないため、半導体基板１とＰ^- 型エピタキシャル層２との間には不純物濃度の濃度差がなく且ついずれも低濃度である。このため、マイクロミラー領域２３を形成する際のアルカリ溶液による異方性のエッチング工程において、不純物濃度の濃度差に起因するエッチングレートの差が生じなくなるので、ミラー面に生じる横筋やＰ⁺ 型アノード埋め込み層１ａ中の高濃度不純物が起点となる結晶欠陥によるピットの発生が防止される。その結果、平坦性に優れたマイクロミラー領域２３を形成することができる。

（第３の実施形態の第１製造方法）
以下、前記のように構成された光半導体装置の第１製造方法について図面を参照しながら説明する。図８（ａ）〜図８（ｇ）は本発明の第３の実施形態に係る光半導体装置の第１製造方法を示す工程順の断面構成を示している。

まず、図８（ａ）に示すように、第１の実施形態の第１製造方法と同様に、Ｐ^- 型シリコンからなる半導体基板１の主面上に、酸化シリコンからなる保護酸化膜３５を形成し、続いて、保護酸化膜３５上における発光素子部２４０をマスクするレジストパターン３６を形成する。続いて、形成したレジストパターン３６をマスクとして、半導体基板１に対して保護酸化膜３５を介して例えばＰ型不純物であるボロン（Ｂ）イオンをイオン注入することにより、半導体基板１の発光素子部２４０を除く領域にＰ⁺ 型アノード埋め込み層１ａを選択的に形成する。

次に、図８（ｂ）に示すように、レジストパターン３６及び保護酸化膜３５を順次除去した後、ＣＶＤ法により、Ｐ⁺ アノード埋め込み層１ａが形成された半導体基板の主面上に、厚さが１０μｍ程度のＰ^- 型エピタキシャル層２を成長により形成する。その後、Ｐ^- 型エピタキシャル層２を形成した半導体基板１に対して、例えば温度が１１００℃程度で３０分程度の熱処理を行なって、注入されたボロンイオンを活性化する。

次に、図８（ｃ）に示すように、Ｐ^- 型エピタキシャル層２におけるトランジスタ部２００のＰ⁺ 型分離層１４の間の領域に対して例えばＮ型不純物であるヒ素（Ａｓ）イオンを選択的にイオン注入することにより、トランジスタ部２００におけるＰ^- 型エピタキシャル層２のＰ⁺ 型分離層１４の間の領域に、コレクタ埋め込み領域９を形成する。ここで、ヒ素イオンの注入ドーズ量は例えば１×１０¹⁶ｃｍ^-2とし、加速エネルギーは４０ｋｅＶとしている。続いて、Ｐ^- 型エピタキシャル層２の上部における受光素子部２２０の周縁部に、アノードの一部として機能する高濃度のＰ⁺ 型分離層１４をイオン注入法により選択的に形成する。ここでは、トランジスタ部２００と受光素子部２２０との境界部分に位置するＰ⁺ 型分離層１４は、トランジスタ部２００と受光素子部２２０とに共有される。続いて、ＣＶＤ法により、例えば厚さが約１．０μｍでＮ型不純物である例えばリン（Ｐ）イオンが約１×１０¹⁶ｃｍ^-3の濃度で導入されたＮ型エピタキシャル層３を成長により形成する。

次に、図８（ｄ）に示すように、Ｎ型エピタキシャル層３におけるトランジスタ部２００及び受光素子部２２０には分離酸化膜１３を選択的に形成すると共に、Ｎ型エピタキシャル層３における発光素子部２４０には分離酸化膜１３を全面的に形成する。その後、トランジスタ部２００においてＮＰＮトランジスタを形成し、且つ、受光素子部２２０においてフォトダイオードを形成する。例えば、ＮＰＮトランジスタは、Ｐ型のベース領域７をＮ型エピタキシャル層３の上部に選択的に形成し、その後、Ｎ型エピタキシャル層３のベース領域７の上側の一部にＮ型のエミッタ領域６を選択的に形成する。その後は、エミッタ電極１０、ベース電極１１及びコレクタ電極１２をそれぞれ形成する。また、受光素子部２２０におけるフォトダイオードは第１の実施形態と同様にして形成する。

次に、図８（ｅ）に示すように、ＫＯＨ等を含むアルカリ性のエッチング溶液を用いた異方性のウェットエッチングを、発光素子部２４０に残存する分離酸化膜１３を溝部形成用のマスクとしてＰ^- 型エピタキシャル層２及び半導体基板１の上部に対して行なうことにより、発光素子部２４０に溝部からなるマイクロミラー領域２３を形成する。

次に、図８（ｆ）に示すように、溝部の底面上からＮ型エピタキシャル層３の上面に延びるレーザ配線２７と、該レーザ配線２７上における溝部の底面上部分にレーザ下部電極２８を選択的に形成する。

次に、図８（ｇ）に示すように、レーザ下部電極２８の上に半導体レーザチップ２５をボンディングして、第３の実施形態に係る光半導体装置を得る。
（第３の実施形態の第２製造方法）
以下、第３の実施形態に係る光半導体装置の第２製造方法について図９（ａ）〜図９（ｅ）を参照しながら説明する。第２製造方法は、Ｐ^- 型エピタキシャル層２を半導体基板１の主面上に形成した後、Ｐ⁺ 型アノード埋め込み層１ａ及びＮ型エピタキシャル層３を形成する構成である。

まず、図９（ａ）に示すように、ＣＶＤ法により、半導体基板１の主面上に厚さが１０μｍ程度のＰ^- 型エピタキシャル層２を成長により形成する。

次に、図９（ｂ）に示すように、Ｐ^- 型エピタキシャル層２の上に、酸化シリコンからなる保護酸化膜３５を形成し、その後、リソグラフィ法により、保護酸化膜３５上における発光素子部２４０をマスクするレジストパターン３６を形成する。続いて、形成したレジストパターン３６をマスクとして、半導体基板１に対して保護酸化膜３５及びＰ^- 型エピタキシャル層２を介して例えばＰ型不純物であるボロン（Ｂ）イオンをイオン注入することにより、半導体基板１及びＰ^- 型エピタキシャル層２の間で且つ発光素子部２４０を除く領域にＰ⁺ 型アノード埋め込み層１ａを選択的に形成する。ここで、ボロンイオンの注入ドーズ量は例えば５×１０¹⁴ｃｍ^-2とし、加速エネルギーは２ＭｅＶとしている。その後、レジストパターン３６をアッシング等により除去し、続いて、ボロンイオンが注入された半導体基板１に対して、例えば温度が１１００℃程度で３０分程度の熱処理を行なって、ボロンイオンを活性化する。

次に、図９（ｃ）に示すように、Ｐ^- 型エピタキシャル層２におけるトランジスタ部２００のＰ⁺ 型分離層１４の間の領域に対して例えばＮ型不純物であるヒ素（Ａｓ）イオンを選択的にイオン注入することにより、トランジスタ部２００におけるＰ^- 型エピタキシャル層２のＰ⁺ 型分離層１４の間の領域に、コレクタ埋め込み領域９を形成する。ここで、ヒ素イオンの注入ドーズ量は例えば１×１０¹⁶ｃｍ^-2とし、加速エネルギーは４０ｋｅＶとしている。続いて、Ｐ^- 型エピタキシャル層２の上部における受光素子部２２０の周縁部に、アノードの一部として機能する高濃度のＰ⁺ 型分離層１４をイオン注入法により選択的に形成する。ここでは、トランジスタ部２００と受光素子部２２０との境界部分に位置するＰ⁺ 型分離層１４は、トランジスタ部２００と受光素子部２２０とに共有される。続いて、保護酸化膜３５を除去した後、ＣＶＤ法により、Ｐ^- 型エピタキシャル層２の上に、例えば厚さが約１．０μｍでＮ型不純物である例えばリン（Ｐ）イオンが約１×１０¹⁶ｃｍ^-3の濃度で導入されたＮ型エピタキシャル層３を成長により形成する。

次に、図９（ｄ）に示すように、Ｎ型エピタキシャル層３におけるトランジスタ部２００及び受光素子部２２０には分離酸化膜１３を選択的に形成すると共に、Ｎ型エピタキシャル層３における発光素子部２４０には分離酸化膜１３を全面的に形成する。その後、トランジスタ部２００においてＮＰＮトランジスタを形成し、且つ、受光素子部２２０にフォトダイオードを形成する。

次に、図９（ｅ）に示すように、発光素子部２４０に溝部からなるマイクロミラー領域２３を、発光素子部２４０に残存する分離酸化膜１３をマスクとしたエッチングにより形成する。この後は、第１製造方法と同様に、形成された溝部の底面上に半導体レーザチップ２５をボンディングして、第３の実施形態に係る光半導体装置を得る。

なお、本発明に係る第１〜第３の各実施形態において、半導体基板１にシリコンを用いたが、必ずしもシリコンに限定されず、例えば長波長領域で広く用いられているゲルマニウムからなる半導体基板又は化合物半導体からなる基板であってもよい。

また、各実施形態においては、受光素子部２２０にＰＩＮフォトダイオードを用いたが、本発明は、通常のＰＮ型フォトダイオード、アバランシェフォトダイオード又はフォトトランジスタであっても適用できることはいうまでもない。

本発明に係る光半導体装置及びその製造方法は、光学特性を犠牲にすることなく、高速動作可能で且つ高受光感度を有する受光素子と半導体レーザ素子とを１つの基板上に形成できるという効果を有し、受光素子と半導体レーザ素子とが混載される光半導体装置及びその製造方法等に有用である。

本発明の第１の実施形態に係る光半導体装置を示す模式的な構成断面図である。 （ａ）〜（ｆ）は本発明の第１の実施形態に係る光半導体装置の第１製造方法を示す工程順の構成断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る光半導体装置の第２製造方法を示す工程順の構成断面図である。 本発明の第２の実施形態に係る光半導体装置を示す模式的な構成断面図である。 （ａ）〜（ｇ）は本発明の第２の実施形態に係る光半導体装置の第１製造方法を示す工程順の構成断面図である。 （ａ）〜（ｅ）は本発明の第２の実施形態に係る光半導体装置の第２製造方法を示す工程順の構成断面図である。 本発明の第３の実施形態に係る光半導体装置を示す模式的な構成断面図である。 （ａ）〜（ｇ）は本発明の第３の実施形態に係る光半導体装置の第１製造方法を示す工程順の構成断面図である。 （ａ）〜（ｅ）は発明の第３の実施形態に係る光半導体装置の第２製造方法を示す工程順の構成断面図である。 従来の光半導体装置を示す模式的な構成断面図である。 本発明の参考例に係る光半導体装置を示す模式的な構成断面図である。

符号の説明

１ 半導体基板
１ａ Ｐ⁺ 型アノード埋め込み層
２ Ｐ^- 型エピタキシャル層
３ Ｎ型エピタキシャル層
６ エミッタ領域
７ べース領域
８ コレクタ領域
９ コレクタ埋め込み領域
１０ エミッタ電極
１１ べース電極
１２ コレクタ電極
１３ 分離酸化膜
１４ Ｐ⁺ 型分離層
１５ カソード層
１６ カソード表面層
１７ カソードコンタクト層
１８ カソード電極
１９ アノードコンタクト層
２０ アノード電極
２１ 反射防止膜
２２ 入射光
２３ マイクロミラー領域（溝部）
２５ 半導体レーザチップ
２６ 保護膜
２７ レーザ配線
２８ レーザ下部電極
２９ 出射光
２００ トランジスタ部
２２０ 受光素子部
２４０ 発光素子部

Claims (9)

1. 第１導電型を有する第１の半導体領域と、
   前記第１の半導体領域の上に形成され、第１導電型を有する第２の半導体領域と、
   前記第２の半導体領域の上に形成され、第２導電型を有する第３の半導体領域と、
   前記第２の半導体領域及び第３の半導体領域により形成された受光素子部と、
   前記第１の半導体領域及び第２の半導体領域における前記受光素子部を除く領域に選択的に形成された溝部からなるマイクロミラーと、
   前記溝部の底面上に保持された半導体レーザ素子とを備え、
   前記第１の半導体領域及び第２の半導体領域の間における前記受光素子部の下側には、前記第１の半導体領域及び第２の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層が選択的に形成されていることを特徴とする光半導体装置。
2. 前記第２の半導体領域は、エピタキシャル成長により形成されていることを特徴とする請求項１に記載の光半導体装置。
3. 前記第３の半導体領域は、エピタキシャル成長により形成されていることを特徴とする請求項２に記載の光半導体装置。
4. 前記第２の半導体領域及び第３の半導体領域における前記受光素子部及び溝部を除く領域に形成されたトランジスタをさらに備えていることを特徴とする請求項１〜３のいずれか１項に記載の光半導体装置。
5. 第１導電型を有する第１の半導体領域における受光素子形成部に対してイオン注入により、前記第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、
   前記埋め込み層が形成された前記第１の半導体領域の上に、エピタキシャル成長により、前記埋め込み層よりも不純物濃度が低い第１導電型の第２の半導体領域を形成する工程と、
   前記第２の半導体領域の上部に第２導電型を有する第３の半導体領域を形成する工程と、
   前記第２の半導体領域及び第３の半導体領域における前記受光素子形成部に、前記第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、
   前記第１の半導体領域及び第２の半導体領域における前記受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、前記溝部の壁面からなるマイクロミラーを形成する工程と、
   形成された前記溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする光半導体装置の製造方法。
6. 第１導電型を有する第１の半導体領域における受光素子形成部に対してイオン注入により、前記第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、
   前記埋め込み層が形成された前記第１の半導体領域の上にエピタキシャル成長により、前記埋め込み層よりも不純物濃度が低い第１導電型の第２の半導体領域を形成する工程と、
   前記第２の半導体領域の上に、エピタキシャル成長により第２導電型を有する第３の半導体領域を形成する工程と、
   前記第２の半導体領域及び第３の半導体領域における前記受光素子形成部に、前記第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、
   前記第１の半導体領域及び第２の半導体領域における前記受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、前記溝部の壁面からなるマイクロミラーを形成する工程と、
   形成された前記溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする光半導体装置の製造方法。
7. 第１導電型を有する第１の半導体領域の上に、エピタキシャル成長により第１導電型の第２の半導体領域を形成する工程と、
   前記第１の半導体領域と前記第２の半導体領域との界面及びその近傍の受光素子形成部に対してイオン注入により、前記第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、
   前記第２の半導体領域の上部に第２導電型を有する第３の半導体領域を形成する工程と、
   前記第２の半導体領域及び第３の半導体領域における前記受光素子形成部に、前記第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、
   前記第１の半導体領域及び第２の半導体領域における前記受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、前記溝部の壁面からなるマイクロミラーを形成する工程と、
   形成された前記溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする光半導体装置の製造方法。
8. 第１導電型を有する第１の半導体領域の上に、エピタキシャル成長により第１導電型の第２の半導体領域を形成する工程と、
   前記第１の半導体領域と前記第２の半導体領域との界面及びその近傍の受光素子形成部に対してイオン注入により、前記第１の半導体領域よりも不純物濃度が高い第１導電型の埋め込み層を選択的に形成する工程と、
   前記第２の半導体領域の上にエピタキシャル成長により、第２導電型を有する第３の半導体領域を形成する工程と、
   前記第２の半導体領域及び第３の半導体領域における前記受光素子形成部に、前記第２の半導体領域及び第３の半導体領域からなる受光素子を形成する工程と、
   前記第１の半導体領域及び第２の半導体領域における前記受光素子部を除く領域に対して異方性エッチングを選択的に行なって溝部を形成することにより、前記溝部の壁面からなるマイクロミラーを形成する工程と、
   形成された前記溝部の底面上に、あらかじめ用意されたチップ状の半導体レーザ素子を固着する工程とを備えていることを特徴とする光半導体装置の製造方法。
9. 前記第２の半導体領域及び第３の半導体領域における前記受光素子部及び溝部を除く領域にトランジスタを選択的に形成する工程をさらに備えていることを特徴とする請求項５〜８のいずれか１項に記載の光半導体装置の製造方法。
   

Images