JP2005136269A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005136269A JP2005136269A JP2003371843A JP2003371843A JP2005136269A JP 2005136269 A JP2005136269 A JP 2005136269A JP 2003371843 A JP2003371843 A JP 2003371843A JP 2003371843 A JP2003371843 A JP 2003371843A JP 2005136269 A JP2005136269 A JP 2005136269A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- semiconductor device
- film
- light
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 それぞれに入射する光源の波長に対して、高感度で、高速応答性能を備えた受光素子内蔵する半導体装置を、製造原価の上昇を招かず、安価に提供する。
【解決手段】 それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置であって、前記受光素子は、それぞれに異なる構造の絶縁膜からなる反射防止膜を有するものとする。
【選択図】図1
【解決手段】 それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置であって、前記受光素子は、それぞれに異なる構造の絶縁膜からなる反射防止膜を有するものとする。
【選択図】図1
Description
本発明は、それぞれに波長の異なる光を受ける2以上の受光素子を内蔵する半導体装置およびその製造方法に関する。
CD(Compact Disc)とDVD(Digital Versatile Disc)のように異なる2種類の記録媒体の信号を読取る光ピックアップ装置では、それぞれの記録密度に適した異なる波長のレーザビームを発する2つのレーザダイオードを切り替えて信号読取を行う。そのような光ピックアップ装置には、それぞれの波長のレーザビームに対応する受光素子(フォトダイオード)を有する2つの受光部が同一半導体基板上に独立して形成され、光電変換信号を処理する半導体装置が使用される。
上記の半導体受光素子を実現するにあたり、様々な提案がなされている。
特開2001−307362号公報
特許第3170463号公報
特開2002−118281号公報
特許文献1に記載されている光ピックアップ装置は、図8に示す光検出器(半導体装置)21を備えている。光検出器21は、図示しない第1レーザ素子から出射されてCDで変調されるレーザビームを受光するCD受光部22と、図示しない第2レーザ素子から出射されてDVDで変調されるレーザビームを受光するDVD受光部23とが同一半導体基板上に形成されている。
CD受光部22とDVD受光部23とが配置される間隔Lは、第1レーザ素子および第2レーザ素子の各発光点の間隔と同一である。また、CD受光部22は、4分割されて田の字状に配置されるA,B,C,Dの各受光素子からなる0次光のメインビームを受光するメイン受光領域24と、回折格子により形成される±1次光の各サブビームを受光するE,Fの各受光素子25aおよび25bからなるサブ受光領域25とにより構成されている。一方、DVD受光部23は、4分割されて田の字状に配置されるa,b,c,dの各受光素子からなる0次光のメインビームを受光するメイン受光領域26により構成されている。
CD受光部22およびDVD受光部23の所定の受光出力は、選択スイッチ27を介して同一の出力端子28〜31に選択的に導出される。前記選択スイッチ27は、切替制御端子32に印加される信号レベルによってCD受光部22の受光出力またはDVD受光部23の受光出力を選択する。これにより、光検出器21の出力端子数が少なくなり、光ピックアップヘッドとサーボ回路とを接続する配線が少なくて済む。
しかし、特許文献1においては、受光部22,23の形成方法に関しては、2つの波長レーザの並べられる間隔と同一に受光部を形成すると記載されているのみである。
また、特許文献2では、単一の波長の光を光電変換した信号を処理する半導体装置において、P型シリコン基板のフォトダイオード分割のためのP型拡散層近傍に、N型埋め込み拡散層を形成し、分割部の下部で発生した光キャリアの該分割部を迂回してPN接合部に至る移動経路をN型埋め込み拡散層の存在により短くし、光キャリアが分割部を迂回することによる分割部での応答速度の低下を抑制している。さらに、前記フォトダイオードのエピタキシャル層の分割のためのP型拡散層の上部を覆うようにN型拡散層を形成し、発生した光キャリアを吸い上げることで応答速度の向上を図っている。
特許文献3は、それぞれに波長の異なるレーザ光を受ける3つの受光素子を内蔵した光ピックアップ装置に関し、エピタキシャル層を3層に分けてそれぞれの層に埋め込み分散層を形成し、埋め込み分散層を埋め込む深さを変えることによって、それぞれの受光素子の光感度を所定のレーザ光の波長に対して極大化している。しかし、その製造工程はかなり複雑となり、コストの増大を招く結果となる。
一般に、上記のようなそれぞれに波長の異なる光を受ける2以上の受光素子を内蔵し光電変換信号を処理する半導体装置の製造は、特に工夫の無い限り同一の工程で行われ、それぞれの受光素子は同一の膜構造および同一の拡散構造である。
しかしながら、特に光ディスク分野では光源の短波長化が進んでおり、青色レーザに対応する受光素子については従来のCDやDVD用の受光素子とは最適な構造に大きな差が有り、光感度や応答速度が最適でない場合がある。つまり、従来の同一構造で製造されたそれぞれに波長の異なる光を受ける2以上の受光素子を内蔵し光電変換信号を処理する半導体装置は次のような問題をかかえている。
反射防止膜がシリコン酸化膜の1層の絶縁膜からなる構造の場合、各波長の反射率が低いシリコン酸化膜の厚さが50nmの構造でも、405nmの波長の光源に対する反射率は33%、650nmの波長の光源に対する反射率は17%、780nmの波長の光源に対する反射率は17%であり、全波長に対して反射率は比較的高くなる。
次に反射防止膜がシリコン酸化膜とシリコン窒化膜の2層の絶縁膜からなる構造の場合、各波長の反射率が低いシリコン酸化膜の厚さが10nmとシリコン窒化膜の厚さが40nmの構造でも、405nmの波長の光源に対する反射率は16%、650nmの波長の光源に対する反射率は8%、780nmの波長の光源に対する反射率は9%であり、405nmの波長の光源に対する反射率を低くすることができない。
次に反射防止膜がシリコン酸化膜、シリコン窒化膜、シリコン酸化膜、シリコン窒化膜の4層の絶縁膜からなる構造で、405nmの波長の光源に対する反射率を優先させた構造の場合、第一のシリコン酸化膜の厚さが10nm、第二のシリコン窒化膜の厚さが40nm、第三のシリコン酸化膜の厚さが70nm、第四のシリコン窒化膜の厚さが70nmの構造でも、405nmの波長の光源に対する反射率は5%と低くできるが、650nmの波長の光源に対する反射率は18%、780nmの波長の光源に対する反射率は21%であり、650nmと780nmの波長の光源に対する反射率を低くすることができない。
また、同様の4層の絶縁膜からなる構造で、650nmや780nmの波長の光源に対する反射率を優先させた構造の場合、第一のシリコン酸化膜の厚さが10nm、第二のシリコン窒化膜の厚さが30nm、第三のシリコン酸化膜の厚さが10nm、第四のシリコン窒化膜の厚さが30nmの構造でも、650nmの波長の光源に対する反射率は5%、780nmの波長の光源に対する反射率は5%と低くなっているが、405nmの波長の光源に対する反射率は26%であり405nmの波長の光源に対する反射率を低くすることができない。
以上のように、使用する光源の波長が異なる場合、各光源の波長に対して光感度や応答速度に対して最適な構造には大きな差が有り、同一膜構造、同一拡散構造であれば、それぞれの光源に対して最適な構造とすることはできず、光感度や応答速度の低下を起こす要因となる場合がある。
また、複数の受光素子の出力信号を同じ処理回路によって処理する半導体装置では、信号処理を行う回路は1つであることから増幅率は一定であり、出力信号は受光素子からの出力信号の定倍となる。しかし、波長の異なる光源に対する受光素子ごとに光感度が異なると、それぞれの受光素子からの出力信号のレベルも異なってしまう。そのため、現状ではそれぞれの波長の光源に対して、受光素子の出力を個別の初段の増幅回路を介して共通回路に入力し、その初段の増幅回路の増幅率を調整することで共通回路への入力信号レベルを合わせるなどしているが、これは回路の小型化および簡素化を難しくしている。
そこで、本発明はそれぞれの入射する光源の波長に対して、高感度で、高速応答性能を備えた受光素子を内蔵する半導体装置を、製造原価の上昇を招かず、安価に提供することを課題とする。
本発明によれば、それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置は、前記受光素子は、それぞれに異なる構造の絶縁膜からなる反射防止膜を有するものとする。
この構成によると、前記半導体装置の受光素子は、それぞれに異なる反射率を有することができる。これにより、前記受光素子のそれぞれが受光すべき所定の波長の光に対する反射率を個別に設定できる。
また、本発明の半導体装置において、前記受光素子のうち、第1受光素子の反射防止膜は、多層構造の絶縁膜からなり、他の受光素子の反射防止膜は、前記第1受光素子の反射防止膜から1または2以上の絶縁膜をなくした層構造の絶縁膜からなっていてもよく、さらに、前記第1受光素子の反射防止膜にない1または2以上の絶縁膜を有する層構造の絶縁膜からなっていてもよい。
この構成によると、前記受光素子の反射防止膜は、ほぼ共通の工程で形成できる。これにより、製造原価の上昇を招かずに、前記受光素子のそれぞれが受光すべき所定の波長の光に対する反射率を個別に設定できる。
また、前記受光素子のうち、第1受光素子の反射防止膜の絶縁膜は、他の受光素子の反射防止膜の構造上相応する絶縁膜と異なる厚みを有するものとしてもよい。
この構成によると、前記絶縁膜の厚みの違いによっても前記反射防止膜の反射率を設定できる。これによっても、前記受光素子のそれぞれが受光すべき所定の波長の光に対する反射率を個別に設定できる。
また、本発明の半導体装置において、前記受光素子のそれぞれに受光すべき波長の光に対する光感度が高いほど前記反射防止膜の反射率を高くし、前記受光素子のそれぞれの反射防止膜を含めた光感度をほぼ等しくてもよい。
この構成によると、前記受光素子に到達するそれぞれが受光すべき波長の光を個別に減じることで、前記受光素子が受光したときに出力する信号のレベルを同等にすることができる。これによって、前記受光素子の出力信号を処理する回路を容易に共通化できる。
また、本発明の半導体装置において、前記受光素子は、それぞれに異なる不純物拡散構造を有してもよい。
この構成によると、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を個別に設定できる。
また、本発明の半導体装置において、前記不純物拡散構造は、第1受光素子および他の受光素子の第1導電型半導体層表面にそれぞれ設けた第2導電型拡散層を有し、前記第2導電型拡散層は、受光素子によって深さが異なってもよく、さらに、前記第2導電型拡散層を形成する不純物は、受光素子によって拡散係数の異なる不純物により形成されてもよい。
この構成によると、前記受光素子が受光する波長の光による光キャリアの発生する深さに合わせて、フォトダイオードのPN接合の深さを前記受光素子ごとに変えることができる。これにより、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を個別に設定できる。
また、本発明の半導体装置において、前記第2導電型拡散層は、受光素子によって不純物の濃度が異なってもよい。
この構成によると、不純物が高濃度である前記受光素子では、所定の波長の光を受光したときに発生する光キャリアが消失しやすく光感度が低くなる。これによっても、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を設定できる。
また、本発明の半導体装置において、第2導電型拡散層は、前記反射防止膜表面から直下の前記第1導電型半導体層の内部に達してもよい。
この構成によると、前記受光素子によって前記反射防止膜の厚さが異なるため前記第1導電型半導体層への不純物拡散の深さが自ずと異なる。これによっても、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を設定できる。
また、本発明の半導体装置において、前記受光素子は、キャパシタが接続され、すべての前記受光素子の寄生容量値がほぼ等しくてもよい。
この構成によると、前記受光素子間の前記寄生容量の違いによる発振を防止できる。これにより、回路を安定させられる。
また、本発明によれば、それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置において、前記受光素子は、それぞれに異なる不純物拡散構造を有するものとしてもよい。
この構成によると、不純物が高濃度である前記受光素子では、所定の波長の光を受光したときに発生する光キャリアが消失しやすく光感度が低くなる。これによっても、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を設定できる。
また、本発明の半導体装置において、前記不純物拡散構造は、第1受光素子および他の受光素子の第1導電型半導体層表面にそれぞれ設けた第2導電型拡散層を有し、前記第2導電型拡散層は、受光素子によって深さが異なってもよく、さらに、前記第2導電型拡散層を形成する不純物は、受光素子によって拡散係数の異なる不純物により形成されてもよい。
この構成によると、前記受光素子が受光する波長の光による光キャリアの発生する深さに合わせて、フォトダイオードのPN接合の深さを前記受光素子ごとに変えることができる。これにより、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を個別に設定できる。
また、本発明の半導体装置において、前記第2導電型拡散層は、受光素子によって不純物の濃度が異なってもよい。
この構成によると、不純物が高濃度である前記受光素子では、所定の波長の光を受光したときに発生する光キャリアが消失しやすく光感度が低くなる。これによっても、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を設定できる。
また、本発明の半導体装置において、前記受光素子のそれぞれに受光すべき波長の光に対する光感度が高いほど前記第2導電型拡散層の不純物濃度を高くし、前記受光素子のそれぞれの反射防止膜を含めた光感度をほぼ等しくしてもよい。
この構成によると、前記受光素子それぞれが所定の波長の光を受光したときに発生する光キャリアの消失しやすさを個別に調節することで、前記受光素子が受光したときに出力する信号のレベルを同等にすることができる。これによって、前記受光素子の出力信号を処理する回路を容易に共通化できる。
また、本発明の半導体装置において、前記受光素子は、キャパシタが接続され、すべての前記受光素子の寄生容量値がほぼ等しくてもよい。
この構成によると、前記受光素子間の前記寄生容量の違いによる発振を防止できる。これにより、回路を安定させられる。
また、本発明によれば、それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置の製造方法を、前記半導体装置表面にエッチングに対する選択性の異なる2以上の絶縁膜を交互に形成し、前記絶縁膜を交互に形成する間に、いずれかの前記受光素子の絶縁膜をエッチングにより除去することで、前記受光素子それぞれに異なる層構造の絶縁膜からなる反射防止膜を形成するものとしてもよい。
この製造方法によると、前記絶縁膜を除去する際に、直下の絶縁膜を侵食することがない。これによって、前記直下の絶縁膜の成形精度を保つことができ、製造コストを増加させることなく、前記受光素子に前記反射防止膜を形成できる。
また、本発明によれば、前記選択性の異なる2以上の絶縁膜は、シリコン酸化膜とシリコン窒化膜を含み、前記シリコン窒化膜の直上の前記シリコン酸化膜に対してフッ酸を含む溶液でエッチングし、前記シリコン酸化膜の直上の前記シリコン窒化膜に対してプラズマエッチングしてもよい。
この製造方法によると、前記シリコン酸化膜を除去する際に直下の前記シリコン窒化膜を、または、前記シリコン窒化膜を除去する際に直下の前記シリコン酸化膜を侵食することがない。これによって、前記シリコン酸化膜直下のシリコン窒化膜または前記直下のシリコン酸化膜の膜厚精度を保つことができる。
また、本発明の半導体製造方法において、前記シリコン酸化膜の上にポリシリコン層を形成し、いずれかの前記受光素子の前記ポリシリコン層をエッチングにより除去し、その上にさらにシリコン酸化膜を形成し、次いで、前記ポリシリコン層をエッチングにより除去した受光素子をマスキングして、前記ポリシリコン層上のシリコン酸化膜をエッチングにより除去し、さらに、エッチングにより前記ポリシリコン層を除去してもよい。
この製造方法によると、直下の層と同じ種類の絶縁膜またはエッチングに対して類似する特性を有する絶縁膜を選択的に積層することができる。これにより、前記受光素子のそれぞれが受光すべき所定の波長の光に対する反射率を個別に設定できる。
また、本発明の半導体製造方法において、前記ポリシリコン層を形成すると同時に、前記半導体装置内にMOSのポリシリコンゲート、バイポーラトランジスタのポリシリコンエミッタ、ポリシリコン抵抗および/またはキャパシタの電極用のポリシリコン層を形成してもよい。
この製造方法によると、製造コストを増加させることなく、前記半導体装にMOSのポリシリコンゲートなどの他の素子の構成要素を形成できる。
また、本発明の半導体製造方法において、前記シリコン窒化膜を形成すると同時に、前記半導体装置に窒化膜キャパシタを形成してもよい。
この製造方法によると、製造コストを増加させることなく、前記半導体装置に窒化膜キャパシタを形成できる。
また、本発明によれば、それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置の製造方法は、前記半導体装置表面に絶縁膜を形成し、いずれかの前記受光素子を開口したマスキングを施し、前記受光素子の前記絶縁膜をエッチングにより薄くすることで、前記受光素子により異なる厚みを有する絶縁膜を形成する工程を有し、前記絶縁膜をエッチングにより薄くする工程は、その都度、条件設定のために、試料を実際に使用するエッチング溶液でエッチングし、該試料の絶縁膜の厚さをエッチング前後で実測し、本製造のエッチング時間を定めるものとしてもよい。
この製造方法によると、エッチングにより薄くする前記絶縁層の厚みを正確に制御することができる。これにより、前記受光素子のそれぞれが受光すべき所定の波長の光に対する反射率を個別に精密に設定できる。
また、本発明の半導体製造方法において、前記薄くする絶縁膜がシリコン酸化膜であるときはフッ酸濃度が5%以下の溶液でエッチングし、前記薄くする絶縁膜がシリコン窒化膜であるときはフッ酸濃度が10%以下の溶液でエッチングしてもよい。
この製造方法によると、エッチングにより薄くするシリコン酸化膜またはシリコン窒化膜による絶層縁の厚みを正確に制御することができる。これにより、前記受光素子のそれぞれが受光すべき所定の波長の光に対する反射率を個別に精密に設定できる。
また、本発明によれば、前記受光素子部の不純物拡散を行うと同時に、前記半導体装置にトランジスタ素子を形成するための不純物拡散を行ってもよい。
この製造方法によると、前記半導体装置に前記受光素子を形成しながら、トランジスタ素子の構成要素を形成することができる。これにより、製造原価の上昇を招かず、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を個別に設定できる。
また、本発明の半導体製造方法において、前記受光素子上に成形した絶縁膜の上からイオン注入を行ってもよい。
この製造方法によると、同じ条件で前記受光素子に異なる不純物拡散層を形成できる。これにより、製造原価の上昇を招かず、前記受光素子のそれぞれが受光すべき所定の波長の光に対する光感度を個別に設定できる。
本発明によると、それぞれが受光すべき所定の異なる波長に対して光感度が高く応答が速い2以上の受光素子を内蔵し光電変換信号を処理する半導体装置を安価に提供することができる。
図1は、本発明の第1実施形態である半導体装置1の光ピックアップ用受光素子部を上方から見た平面図である。半導体装置1は、波長が405nmの光源からの信号を受光する第1受光部2、波長が650nmの光源からの信号を受光する第2受光部3を内蔵する構成となっている。
図2は、半導体装置1断面を示す。第1受光部2および第2受光部3は同じ構造の分割フォトダイオードからなっている。P型半導体基板4およびN型エピタキシャル層5によりダイオードが構成されている。このダイオードは、P型半導体基板4とN型エピタキシャル層5にまたがるP型埋め込み分離拡散層6と、N型エピタキシャル層5の表面よりP型埋め込み分離拡散層6に達するP型上部分離拡散層7により分離・分割されている。さらに、第1受光部2は、表面に絶縁膜8から11の4層構造の反射防止膜を有し、第2受光部3は、第1受光部2が有している絶縁膜8および絶縁膜9のみと同じ構造の2層構造の反射防止膜を有している。
図2aから2fは、半導体装置1の製造工程を示している。先ず、図2aに示すように、P型基板4にP型不純物を導入して、P型埋め込み分離拡散層6を形成する。そして、図2bに示すように、エピタキシャル成長を行いN型エピタキシャル層5を形成する。そして、N型エピタキシャル層5の表面よりP型不純物を導入しP型上部分離拡散層7を形成する。熱処理により不純物拡散されたP型埋め込み分離拡散層6とP型上部分離拡散層7は、N型エピタキシャル層5内部で接合し、一体となって第1受光部2および第2受光部3を分離し、それぞれの受光部のフォトダイオードを4つに分割している。
さらに、図2cに示すように、N型エピタキシャル層5の前面に200nm程度のシリコン酸化膜8aおよび8a’を形成し、第1受光部2および第1受光部2の領域を開けたフォトリソグラフィを行ってからフッ酸を含む溶液でエッチングを行い、第1受光部2および第2受光部3上のシリコン酸化膜8a’のみを除去する。それから、図2dに示すように、さらに10nmのシリコン酸化膜8bを形成し、シリコン酸化膜8aおよび8bが一体となってシリコン酸化膜8を構成する。
次に、CVD(Chemical Vapor Deposition)で40nmのシリコン窒化膜9を形成し、第1受光部2および第2受光部3上のシリコン窒化膜9を残すフォトリソグラフィを行い、プラズマエッチングにて第1受光部2および第2受光部3以外の不要なシリコン窒化膜9を除去する。さらに、図2fに示すように、シリコン酸化膜10を成形した上にシリコン窒化膜11を形成してから第1受光部2以外を開けるフォトリソグラフィを行い、プラズマエッチングで第1受光部2以外のシリコン窒化膜を除去する。その後に、第2受光部3を開けるフォトリソグラフィを行い、フッ酸を含む溶液でエッチングして第2受光部3のシリコン酸化膜10を除去することで図2に示す構造を有する半導体装置1を製造できる。
ここで、シリコン酸化膜10を成膜直後に第2受光部3のシリコン酸化膜10を除去してからシリコン窒化膜11を形成するとすれば、先に形成したシリコン窒化膜9とシリコン窒化膜11が接触してしまい、シリコン窒化膜9およびシリコン窒化膜11は同じ材質なのでシリコン窒化膜11のみを除去することは難しくなる。そこで、CVDでシリコン酸化膜10の上にシリコン窒化膜11の形成を行ってから、シリコン窒化膜11とシリコン酸化膜10の選択性の良い条件でエッチングを行う。この時、シリコン窒化膜11の下にはシリコン酸化膜10があり、シリコン酸化膜10をほとんど減らすこと無く、シリコン窒化膜11の除去が可能となる。次に、第1受光部2以外のシリコン酸化膜10を開けるフォトリソグラフィを行い、フッ酸を含む溶液にてシリコン酸化膜10の除去を行う。この時、シリコン酸化膜10の下にはシリコン窒化膜9があり、シリコン酸化膜10とシリコン窒化膜9の選択性の良い条件でエッチングを行うことにより、シリコン窒化膜9をほとんど減らすこと無く、シリコン酸化膜10の除去が可能となる。このように、シリコン酸化膜10およびシリコン窒化膜11を除去することで、エッチングによる絶縁膜の減りが少なく、成膜時の膜厚精度を保つことができる。
次に上記の製造方法にて作成された受光部の反射率について説明する。第1受光部2の反射防止膜は、シリコン酸化膜8が10nm、シリコン窒化膜9が40nm、シリコン酸化膜10が70nm、シリコン窒化膜11が70nmであり、405nmの波長の光源に対する反射率は5%である。また、第2受光部3の反射防止膜は、シリコン酸化膜8が10nm、シリコン窒化膜9が40nmであり、650nmの波長の光源に対する反射率は8%である。
以上のように、第2受光部3の反射防止膜の製造工程は、第1受光部2の反射防止膜の形成工程と兼ねているため、第2受光部3のために新たな工程を追加することなく、第1受光部2および第2受光部3の反射率をそれぞれに最適化でき、各受光素子の光感度を個別に高感度化した構造を実現できる。
また、図3に示す本発明の第2実施形態である半導体装置1aのように、第2受光部3の反射防止膜の構造を、絶縁層9を除去し、新たにCVDで厚さ60nmのシリコン窒化膜9aを形成したものとすれば、第2受光部3の波長650nmの光源に対する反射率を更に低い3%とする高感度化ができる。
この構造は、第2受光部3のシリコン窒化膜9のみに厚さ20nmのシリコン窒化膜を重ねて形成することでも実現される。この場合、半導体装置1aの表面に厚さ40nmのシリコン窒化膜9を形成した上に一次的にシリコン酸化膜を形成し、第2受光部のみの上層のシリコン酸化膜を除去する。この上に厚さ20nmのシリコン窒化膜を重ねて形成して第2受光部のシリコン窒化膜9aの厚みを60nmとする。そして、第2受光部のみをマスキングするフォトリソグラフィを行い、第2受光部以外の厚さ20nmのシリコン窒化膜をプラズマエッチングで除去し、さらにフッ酸でエッチングして一次的に形成したシリコン酸化膜を除去することで第1受光部3に厚さ40nmのシリコン窒化膜9と第2受光部3に厚さ60nmのシリコン窒化膜9aが形成される。
しかし、上記製造方法の場合、シリコン窒化膜のCVD成膜処理が増えるため、第1受光部2の反射防止膜に使用しているシリコン窒化膜9を60nmで成膜し、第1受光部2上のシリコン窒化膜9のみを開けたフォトリソグラフィを行ってエッチングすることで第1受光部2上のシリコン窒化膜を40nmに薄くする。それから、絶縁膜10および11を形成することで、第1受光部2上のシリコン窒化膜9の厚みを40nmにしながら第2受光部3上のシリコン窒化膜9の厚みを60nmにすることができる。これにより、CVD成膜処理を増やすことなく、さらに安価に、第2受光部3の光感度を高感度化できる。
この時、シリコン窒化膜のエッチングに関しては、調整後のシリコン窒化膜の膜厚精度を良くするために、エッチングレートを5nm/分以下の条件でエッチングを行うことが望ましい。一例として、10%のフッ酸溶液によるシリコン窒化膜のエッチングレートは3nm/分程度である。10%のフッ酸溶液で20nmをエッチングするのに要する時間は約7分であり、処理にかかる時間としては長過ぎず、また、エッチングレートが低いことから膜厚を精度良くコントロールすることもできる。
また、上記のような絶縁膜の厚さ調整においては、先ず、基板に薄くする絶縁膜と同じシリコン窒化膜60nmを成膜して同じマスクでフォトリソグラフィを行った試料を準備し、膜厚を測定してから事前に本製造に使用するフッ酸溶液を使用して、同じ条件でエッチングを行い、再度膜厚を測定する。この試料の測定結果から、エッチング液のエッチレートを把握し、シリコン窒化膜の残り膜厚が40nmよりも厚い場合はエッチング時間を長く、シリコン窒化膜の残り膜厚が40nmよりも薄い場合はエッチング時間を短くして、本生産の条件を調節することで、第1受光部2上のシリコン窒化膜9の膜厚精度が上がり、安定した反射防止膜を形成することができる。
また、受光素子とIC回路を同じ基板に内蔵した半導体装置において、シリコン窒化膜によるコンデンサを内蔵している場合、シリコン窒化膜9またはシリコン窒化膜11をIC回路の窒化膜キャパシタと同時に成形することにより工程が簡素化でき、安価に半導体装置を製造できる。
また、反射防止膜に使用する絶縁膜については、エッチング時の選択性が良くなるように、例えば、シリコン酸化膜とシリコン窒化膜を交互に積層すると、上部の絶縁膜を除去する際に直下の絶縁膜をほとんど侵食することなく上の絶縁膜だけを除去できるため、絶縁膜の厚さが成膜時の精度をほぼ保つことができ、反射防止膜の反射率を制御しやすい。
また、シリコン酸化膜を重ねて成形する場合には、下層のシリコン酸化膜の上に一時的にポリシリコン層を形成することでも、前述のシリコン窒化膜9aを成形するのと同様の手順で受光素子2および3にそれぞれ厚さの異なるシリコン酸化膜を形成することができる。
また、前記ポリシリコン膜は回路内蔵受光素子のMOSトランジスタのポリシリコンゲートや、NPNまたはPNPトランジスタのエミッタ用ポリシリコン、ポリシリコン抵抗、窒化膜キャパシタのポリシリコン電極等と同時に成形することで製造工程を簡素化でき、安価に半導体装置を製造できる。
また、上記ポリシリコン膜はシリコン窒化膜でも同様に機能し、受光素子によって異なる厚みのシリコン酸化膜を形成することができ、逆に2層のシリコン窒化膜の間にシリコン酸化膜を一時的に形成しても、受光素子によって厚みの異なるシリコン窒化膜を形成することができる。
また、図4は、本発明の第3実施形態である半導体装置1bを示す。半導体装置1bは、波長405nmの光源からの信号を受光する第1受光部2と、波長650nmの光源からの信号を受光する第2受光部3とを有する。第1受光部2および第2受光部3は、P型基板4上の拡散深さの異なるN型拡散層12およびN型拡散層13によって、それぞれにフォトダイオードが形成されている。さらに、第1受光部2および第2受光部3は、シリコン酸化膜8とシリコン窒化膜9の2層構造の反射防止膜を有している。
半導体装置1bの構造は、先ず、拡散が深い第2受光部3のN型拡散層13をフォトリソグラフィとイオン注入で形成し、比較的多い熱処理を加えて1.0〜2.0μm程度の深さまで拡散させておく。次に、拡散が浅い第1受光部2のN型拡散層12をフォトリソグラフィとイオン注入で形成し、比較的少ない熱処理を加えて0.2μm程度の深さまで拡散させて形成することで実現される。
ここで、波長405nmの光線の半導体への侵入深さは約0.3μmであるため、上記第2受光部3のような1μm以上の拡散深さでは、キャリアの発生する個所の不純物濃度が高濃度のため、光キャリアが消失し光感度の低下につながる。一方、波長の650nmの光線の侵入深さは約3μmであるため、上記受光部1のような0.2μmの拡散深さでは、光電変換を行うPN接合位置が浅く逆バイアスで広がる空乏層端が浅くなり、空乏層外で発生する光キャリアの拡散電流成分が増加し、周波数応答速度が低下する。しかし、半導体装置1aでは、それぞれの波長の光源に対する光の侵入長に対して、N型不純物拡散層12,13の深さは最適であり、上記のような光感度低下や、周波数応答速度の低下が起こらない。
また、上記N型不純物拡散層12,13に拡散する不純物については、浅い不純物拡散12には拡散係数の低いヒ素、深い不純物拡散13には拡散係数の高いリンを注入することで1回の熱処理でも上記のような拡散深さを形成することができる。
また、上記N型不純物拡散層12,13を形成する工程は、同じ半導体装置に形成される回路素子を形成する工程と同一の工程で行うことができる。半導体装置1aでは、浅い不純物拡散層12にはNPNトランジスタのエミッタ拡散層、深い不純物拡散層13にはNPNトランジスタのコレクタ補償拡散層とともに形成してもよい。これにより工程が簡素化でき、安価に製造できる。
図5は本発明の第4実施形態である半導体装置1cを示す。半導体装置1cは、第1実施形態の半導体装置1の反射防止膜の構造と、第2実施形態の半導体装置1bのN型拡散層によるフォトダイオードの構造を併せ持つものである。半導体装置1cは、P型半導体基板4の上に、第1受光部2には厚さ10nmのシリコン酸化膜8、厚さ40nmのシリコン窒化膜9、厚さ70nmのシリコン酸化膜10および厚さの70nmのシリコン窒化膜11の4相構造の反射防止膜を形成すると同時に、第2受光部3には厚さ10nmのシリコン酸化膜8および厚さ40nmのシリコン窒化膜9からなる2層構造の反射防止膜を形成する。更に、この反射防止膜の上から、第1受光部2と第2受光部3を開口したパターンでフォトリソグラフィを行い、リンを高エネルギーでイオン注入することでN型不純物拡散層12およびN型不純物拡散層13を形成する。
第1受光部2の反射防止膜の絶縁膜の厚さの合計は、第2受光部3の反射防止膜の絶縁膜の厚さの合計の3倍以上有るため、図6aに示すように、第1受光部2のイオン注入を行ったリンの大半は絶縁膜の中に留まり、P型半導体基板4の中に注入されるリンの量は少なくなる。一方、図6bに示すように、第2受光部3の反射防止膜は薄いため、イオン注入を行ったリンの大半はP型半導体基板4の中に注入される。
その後の熱処理により拡散しP型半導体基板4の中に広がる領域は、注入されたリンの量に応じて決まるため、前述のように厚さ0.3μmのN型不純物拡散層12と厚さ1.0μmのN型不純物拡散層13を同時に形成できる。これにより受光素子ごとにパターンニングを行う必要も無く、イオン注入も一度で2種類の拡散深さを形成できるため処理工程を簡素化でき、安価に半導体装置を製造できる。
図7は本発明の第5実施形態である半導体装置1dを示す。半導体装置1dは、第1受光部2で波長650nmの光を受光し、第2受光部3で波長780nmの光を受光する。この半導体装置1dは、P型半導体基板4の上にN型エピタキシャル層5を有し、P型埋め込み分離拡散層6およびP型上部分離拡散層7により第1受光部2および第2受光部3が分離・分割されており、シリコン酸化膜8およびシリコン窒化膜9からなる反射防止膜を有している。更に、半導体装置1cは第2受光部3のフォトダイオード分割のためのP型埋め込み分離拡散層6の近傍に、N型埋め込み拡散層14を有し、フォトダイオード分割のためのP型埋め込み分離拡散層7の上部を覆うようにN型拡散層15を有している。
半導体装置1dの第1受光部2は、第1実施形態である半導体装置1の第2受光部3と同じであるが、半導体装置1dの第2受光部3は、更に長い波長780nmの光を受光するために、入射光による光キャリアの発生位置は、P型埋め込み分離拡散散層6よりも深くなる。P型埋め込み分離拡散散層6の下部で発生した光キャリアがPN接合部に至る移動経路を、N型埋め込み拡散層14の存在により短くし、分割部での応答速度の低下を抑制している。さらに、N型拡散層15が発生した光キャリアを吸い上げることで応答速度の向上を図っている。このように、半導体装置1cは波長650nmと波長780nmの2つの光源に対応した第1受光部2および第2受光部3を実現している。
以上のように、本発明によって半導体装置が内蔵する受光素子の光感度をそれぞれ個別に高くできることを説明してきたが、複数の受光素子の出力信号を同じ回路によって処理する半導体装置では、複数の受光素子の光感度を同程度に設定し、それぞれの受光素子からの出力信号のレベルを等しくできることも、本発明の利点である。つまり、本発明によれば、光感度が高い方の受光素子の反射防止膜の構造を故意に最適な構造から変更して反射率を高めて光感度を低下させ、または、不純物拡散濃度を変えて、それぞれの受光素子からの信号レベルを合わせることができる。これにより、それぞれの受光素子からの信号を個別の増幅回路を必要とせず、直接処理回路に入力することができる。
例えば、相対的に光感度が高い受光素子の不純物の拡散濃度を高くし、不純物拡散層の深さを故意に深くする。これによって拡散層内の光キャリアが消失しやすくなることで光感度が低下し、それぞれの受光素子の出力信号のレベルを合わせることができる。
また、共通の回路を用いて異なる拡散構造の受光素子からの信号を処理する場合、それぞれの受光素子のPN接合の寄生容量が異なることにより、どちらか一方の受光素子回路が発振して不安定になる惧れが有る。そこで、受光素子の寄生容量が低い方に、寄生容量が高い方との差分だけ故意にキャパシタを接続することで、両方の寄生容量の値が同じになり、回路を安定させることが可能である。
1,1a〜c 半導体装置
2 第1受光部
3 第2受光部
4 P型半導体基板
5 N型エピタキシャル層
6 P型埋め込み分離拡散層
7 P型上部分離拡散層
8 絶縁膜(シリコン酸化膜)
9 絶縁膜(シリコン窒化膜)
10 絶縁膜(シリコン酸化膜)
11 絶縁膜(シリコン窒化膜)
12 N型拡散層
13 N型拡散層
14 N型埋め込み拡散層
15 N型拡散層
2 第1受光部
3 第2受光部
4 P型半導体基板
5 N型エピタキシャル層
6 P型埋め込み分離拡散層
7 P型上部分離拡散層
8 絶縁膜(シリコン酸化膜)
9 絶縁膜(シリコン窒化膜)
10 絶縁膜(シリコン酸化膜)
11 絶縁膜(シリコン窒化膜)
12 N型拡散層
13 N型拡散層
14 N型埋め込み拡散層
15 N型拡散層
Claims (27)
- それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置であって、
前記受光素子は、それぞれに異なる構造の絶縁膜からなる反射防止膜を有することを特徴とする半導体装置。 - 前記受光素子のうち、第1受光素子の反射防止膜は、多層構造の絶縁膜からなり、
他の受光素子の反射防止膜は、前記第1受光素子の反射防止膜から1または2以上の絶縁膜をなくした層構造の絶縁膜からなることを特徴とする請求項1に記載の半導体装置。 - 前記受光素子のうち、第1受光素子の反射防止膜は、多層構造の絶縁膜からなり、
他の受光素子の反射防止膜は、前記第1受光素子の反射防止膜から1または2以上の絶縁膜をなくし、さらに、前記第1受光素子の反射防止膜にない1または2以上の絶縁膜を有する層構造の絶縁膜からなることを特徴とする請求項1に記載の半導体装置。 - 前記受光素子のうち、第1受光素子の反射防止膜の絶縁膜は、他の受光素子の反射防止膜の構造上相応する絶縁膜と異なる厚みを有することを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 前記受光素子のそれぞれに受光すべき波長の光に対する光感度が高いほど前記反射防止膜の反射率を高くし、前記受光素子のそれぞれの反射防止膜を含めた光感度をほぼ等しくしたことを特徴とする請求項1から4のいずれかに記載の半導体装置。
- 前記受光素子は、それぞれに異なる不純物拡散構造を有することを特徴とする請求項1から5のいずれかに記載の半導体装置。
- 前記不純物拡散構造は、第1受光素子および他の受光素子の第1導電型半導体層表面にそれぞれ設けた第2導電型拡散層を有し、前記第2導電型拡散層は、受光素子によって深さが異なることを特徴とする請求項6に記載の半導体装置。
- 前記第2導電型拡散層は、受光素子によって拡散係数の異なる不純物により形成されていることを特徴とする請求項7に記載の半導体装置。
- 前記第2導電型拡散層は、受光素子によって不純物の濃度が異なることを特徴とする請求項7または8に記載の半導体装置。
- 前記第2導電型拡散層は、前記反射防止膜表面から直下の前記第1導電型半導体層の内部に達することを特徴とする請求項7から9のいずれかに記載の半導体装置。
- 前記受光素子は、キャパシタが接続され、すべての前記受光素子の寄生容量値がほぼ等しいことを特徴とする請求項1から10のいずれかに記載の半導体装置。
- それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置であって、
前記受光素子は、それぞれに異なる不純物拡散構造を有することを特徴とする半導体装置。 - 前記不純物拡散構造は、第1受光素子および他の受光素子の第1導電型半導体層表面にそれぞれ設けた第2導電型拡散層を有し、前記第2導電型拡散層は、受光素子によって深さが異なることを特徴とする請求項12に記載の半導体装置。
- 前記第2導電型拡散層は、受光素子によって拡散係数の異なる不純物により形成されていることを特徴とする請求項13に記載の半導体装置。
- 前記第2導電型拡散層は、受光素子によって不純物の濃度が異なることを特徴とする請求項13または14に記載の半導体装置。
- 前記受光素子のそれぞれに受光すべき波長の光に対する光感度が高いほど前記第2導電型拡散層の不純物濃度を高くし、前記受光素子のそれぞれの反射防止膜を含めた光感度をほぼ等しくしたことを特徴とする請求項13から15のいずれかに記載の半導体装置。
- 前記受光素子は、キャパシタが接続され、すべての前記受光素子の寄生容量値がほぼ等しいことを特徴とする請求項12から16のいずれかに記載の半導体装置。
- それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置の製造方法であって、
前記半導体装置表面にエッチングに対する選択性の異なる2以上の絶縁膜を交互に形成し、
前記絶縁膜を交互に形成する間に、いずれかの前記受光素子の絶縁膜をエッチングにより除去することで、前記受光素子それぞれに異なる層構造の絶縁膜からなる反射防止膜を形成することを特徴とする半導体装置の製造方法。 - 前記選択性の異なる2以上の絶縁膜は、シリコン酸化膜とシリコン窒化膜を含み、
前記シリコン窒化膜の直上の前記シリコン酸化膜に対してフッ酸を含む溶液でエッチングし、
前記シリコン酸化膜の直上の前記シリコン窒化膜に対してプラズマエッチングすることを特徴とする請求項18に記載の半導体装置の製造方法。 - 前記シリコン酸化膜の上にポリシリコン層を形成し、
いずれかの前記受光素子の前記ポリシリコン層をエッチングにより除去し、
その上にさらにシリコン酸化膜を形成し、
次いで、前記ポリシリコン層をエッチングにより除去した受光素子をマスキングして、前記ポリシリコン層上のシリコン酸化膜をエッチングにより除去し、
さらに、エッチングにより前記ポリシリコン層を除去することを特徴とする請求項19に記載の半導体装置の製造方法。 - 前記ポリシリコン層を形成すると同時に、前記半導体装置内にMOSのポリシリコンゲート、バイポーラトランジスタのポリシリコンエミッタ、ポリシリコン抵抗および/またはキャパシタの電極用のポリシリコン層を形成することを特徴とする請求項20に記載の半導体装置の製造方法。
- 前記シリコン窒化膜を形成すると同時に、前記半導体装置に窒化膜キャパシタを形成することを特徴とする請求項19から21のいずれかに記載の半導体装置の製造方法。
- それぞれに波長の異なる光を受けるための2以上の受光素子を内蔵する半導体装置の製造方法であって、
前記半導体装置表面に絶縁膜を形成し、
いずれかの前記受光素子を開口したマスキングを施し、
前記受光素子の前記絶縁膜をエッチングにより薄くすることで、前記受光素子により異なる厚みを有する絶縁膜を形成する工程を有し、
前記絶縁膜をエッチングにより薄くする工程は、その都度、条件設定のために、試料を実際に使用するエッチング溶液でエッチングし、該試料の絶縁膜の厚さをエッチング前後で実測し、本製造のエッチング時間を定めることを特徴とする半導体装置の製造方法。 - 前記薄くする絶縁膜がシリコン酸化膜であるときはフッ酸濃度が5%以下の溶液でエッチングし、前記薄くする絶縁膜がシリコン窒化膜であるときはフッ酸濃度が10%以下の溶液でエッチングすることを特徴とする請求項23に記載の半導体装置の製造方法。
- 前記受光素子部の不純物拡散を行うと同時に、前記半導体装置にトランジスタ素子を形成するための不純物拡散を行うことを特徴とする請求項18から24のいずれかに記載の半導体装置の製造方法。
- 前記受光素子に形成した絶縁膜の上からイオン注入を行うことを特徴とする請求項18から25のいずれかに記載の半導体装置の製造方法。
- 上記請求項1から17のいずれかに記載の半導体装置および/または請求項18から26のいずれかに記載の方法で製造した半導体装置を備える光ピックアップ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003371843A JP2005136269A (ja) | 2003-10-31 | 2003-10-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003371843A JP2005136269A (ja) | 2003-10-31 | 2003-10-31 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136269A true JP2005136269A (ja) | 2005-05-26 |
Family
ID=34648379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003371843A Pending JP2005136269A (ja) | 2003-10-31 | 2003-10-31 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136269A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035958A (ja) * | 2005-07-27 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 光半導体装置及びその製造方法 |
JP2007157909A (ja) * | 2005-12-02 | 2007-06-21 | Nec Electronics Corp | 半導体受光素子、半導体受光素子を備えた光ピックアップ装置 |
JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
WO2012004991A1 (ja) * | 2010-07-09 | 2012-01-12 | パナソニック株式会社 | 光検出器、光学ヘッド及び光情報装置 |
US8779544B2 (en) | 2009-02-06 | 2014-07-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system having revision with multiple impurity densities |
-
2003
- 2003-10-31 JP JP2003371843A patent/JP2005136269A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035958A (ja) * | 2005-07-27 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 光半導体装置及びその製造方法 |
JP2007157909A (ja) * | 2005-12-02 | 2007-06-21 | Nec Electronics Corp | 半導体受光素子、半導体受光素子を備えた光ピックアップ装置 |
US7378627B2 (en) * | 2005-12-02 | 2008-05-27 | Nec Electronics Corporation | Semiconductor light receiving element and optical pick-up device having the semiconductor light receiving element |
JP2010206178A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
US8779544B2 (en) | 2009-02-06 | 2014-07-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system having revision with multiple impurity densities |
US9076704B2 (en) | 2009-02-06 | 2015-07-07 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and manufacturing method for a photoelectric conversion apparatus |
WO2012004991A1 (ja) * | 2010-07-09 | 2012-01-12 | パナソニック株式会社 | 光検出器、光学ヘッド及び光情報装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7538404B2 (en) | Optical semiconductor device and method for manufacturing the same | |
US6133615A (en) | Photodiode arrays having minimized cross-talk between diodes | |
US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
KR100564266B1 (ko) | 수광소자내장형 반도체장치, 그의 제조방법 및 상기 수광소자내장형 반도체장치를 구비하는 광픽업 | |
KR100512236B1 (ko) | 포토다이오드및그제조방법 | |
JP2007317768A (ja) | 光半導体装置およびその製造方法 | |
US7745857B2 (en) | Semiconductor device and its manufacturing method | |
US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
KR100428926B1 (ko) | 회로내장 수광장치 | |
JPH09219534A (ja) | 受光素子、光ピツクアツプ及び半導体装置製造方法 | |
JP2005136269A (ja) | 半導体装置およびその製造方法 | |
KR100548613B1 (ko) | 블루레이용 수광소자 및 그 제조방법 | |
US20060151814A1 (en) | Optical semiconductor device | |
US20040262619A1 (en) | Semiconductor device having light-receiving elements and amplifying elements incorporated in the same chip and method of manufacturing the same | |
JP2006210494A (ja) | 光半導体装置 | |
US20040012021A1 (en) | Semiconductor device and optical device including the same | |
KR100642180B1 (ko) | 수광소자, 회로 내장형 수광장치 및 광디스크장치 | |
JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
JP2005203741A (ja) | 光半導体装置及びその製造方法 | |
EP3014650B1 (en) | Photodetector array having different photodiode structures | |
JP2000124496A (ja) | 半導体受光装置とその製造方法 | |
JPH09321265A (ja) | 半導体装置 | |
JP2004349432A (ja) | 光電子集積回路 | |
JP2006216757A (ja) | 光半導体装置およびその製造方法 |