JP2006216757A - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006216757A
JP2006216757A JP2005027609A JP2005027609A JP2006216757A JP 2006216757 A JP2006216757 A JP 2006216757A JP 2005027609 A JP2005027609 A JP 2005027609A JP 2005027609 A JP2005027609 A JP 2005027609A JP 2006216757 A JP2006216757 A JP 2006216757A
Authority
JP
Japan
Prior art keywords
film
light receiving
receiving element
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005027609A
Other languages
English (en)
Inventor
Masaki Taniguchi
正樹 谷口
Yoshitaka Iwai
誉貴 岩井
Hisatada Yasukawa
久忠 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005027609A priority Critical patent/JP2006216757A/ja
Publication of JP2006216757A publication Critical patent/JP2006216757A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 同一基板に集積回路および受光素子を搭載する光半導体装置において、受光素子端の反射光による影響で受光素子出力のばらつきを低減する。
【解決手段】 同一の半導体基板1に集積回路を構成するトランジスタA1および受光素子A2を搭載する光半導体装置であり、受光素子3上に基板表面に対して45度以下の斜面を持つ開口部23を有する第1層間絶縁膜14および第2層間絶縁膜15を形成し、第1層間絶縁膜14および第2層間絶縁膜15における開口部23の斜面上に、反射膜18を形成する。これにより、受光素子端面の反射光が受光素子に入射しなくなり、設計値通りの光が入射することになり、受光素子特性のばらつきが低減する。
【選択図】 図8

Description

本発明は、例えば同一基板に受光素子および受光素子の駆動用もしくは受光素子の出力信号処理用の集積回路が搭載される光半導体装置およびその製造方法に関するものである。
光半導体装置は、半導体基板等の基板上に例えばトランジスタからなる集積回路とともに受光素子、マイクロミラー等の光学素子を形成したデバイスであり、DVDやCDの光ピックアップ部に用いられている。DVDやCDの高倍速化に対応するため、受光素子の高感度化および高速化が望まれている。
受光素子は光信号を電気信号に変換する役割を果たしており、レーザー光、反射光などの光が入射することになる。受光素子のスペックは年々厳しくなっており、隣接する受光素子間の影響なく、受光素子内での特性のばらつきがないような構造の開発が求められている。
受光素子間の影響が出ない方法として、例えば受光素子を絶縁膜で取り囲み、受光素子間のクロストークを低減させる方法がとられている(例えば、特許文献1参照)。
特開2001―313413号公報
特許文献1に記載の方法では、受光素子間の影響の問題は解消されたが、この方法では、受光素子端面による影響が解消されておらず、端面での反射光により、受光素子の出力が高くなり、受光素子特性の位置依存性が出てくるという問題を有する。
上記の課題に鑑み、本発明では、受光素子特性の位置依存性が低減できるような光半導体装置およびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の光半導体装置は、基板と、基板に形成された受光素子と、受光素子上に形成された反射防止膜と、反射防止膜上に形成された絶縁膜と、絶縁膜に形成され、反射防止膜を露出する状態に開口され、基板表面に対して45度以下の角度の斜面を持つ開口部と、開口部の斜面に形成された反射膜とを備えている。
この構成によれば、受光素子端に入射した光は反射膜により反射され、反射された光も受光素子に入射することがない。そのため、受光素子には設計値通りの光が入射することになり、受光素子内での特性ばらつきが低減できる。
上記構成において、絶縁膜が種類の異なる酸化膜の積層膜で構成されていることが好ましい。
上記構成において、反射膜がアルミニウム膜により構成されていることが好ましい。
上記構成において、反射膜が窒化膜および酸化膜からなる積層構造により構成されていることが好ましい。
上記構成において、基板に受光素子とともに、受光素子の駆動回路もしくは受光素子の信号処理回路となる集積回路が形成されていることが好ましい。
また、本発明の光半導体装置の製造方法は、基板に受光素子を形成する工程と、受光素子上に反射防止膜を形成する工程と、反射防止膜上に絶縁膜を形成する工程と、反射防止膜を露出する状態に開口され、基板表面に対して45度以下の角度の斜面を持つ開口部を絶縁膜に形成する工程と、絶縁膜における開口部の斜面に反射膜を形成する工程とを含む。
上記方法において、開口部を形成する工程は、絶縁膜をウェットエッチングすることにより斜面を形成することが好ましい。
上記構成によれば、絶縁膜を開口した後、斜面のみに光を完全に反射できるような膜を形成することができる。
本発明の光半導体装置およびその製造方法によれば、受光素子上に形成された絶縁膜を基板表面に対して斜面が45度以下の角度となるように開口部を形成し、さらにその上に反射膜を形成することにより、受光素子端に入射した光は反射膜により反射され、反射された光も受光素子に入射することがないため、受光素子には設計値通りの光が入射することになり、受光素子内での特性ばらつきが低減できる。上記のように、斜面が45度以下としているのは、以下の理由からである。すなわち、斜面が45度以下でないと反射膜により反射された光が受光素子に入射するため、設計値以上の光が入射することになり、特性にバラつきが生じからである。
以下、本発明にかかわる光半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。
図1〜図7は、本発明における光半導体装置の製造方法の各工程を示す断面図、図8は完成状態の断面図である。
本実施形態は、図8に示すように、半導体基板1上にトランジスタA1、受光素子A2が形成された光半導体装置において、受光素子A2の反射防止膜12上に第1絶縁膜13および第2絶縁膜15を形成して基板表面に対して45度の角度の斜面を持つように開口23を形成し、開口23の斜面上に反射膜18を形成するものである。
(1)まず、図1に示すように、半導体基板1において、周知のリソグラフィ技術、エッチング技術、エピタキシー技術およびイオン注入技術などを利用して、半導体基板1の表面にトランジスタA1および受光素子A2を形成する。
トランジスタA1としてバイポーラトランジスタを例示しているが、これ以外に電界効果型トランジスタ(例えば、MOSトランジスタ)等でもよい。
半導体基板1はP型である。半導体基板1上には、N型埋込層2、P型埋込層3、N型エピタキシャル成長層4、分離用絶縁膜5、N型拡散層6、P型拡散層7、N型不純物が注入されたポリシリコン電極8、9、P型拡散層10、絶縁膜11が形成されている。
トランジスタA1において、N型埋込層2とN型拡散層6(a)とがN型コレクタ領域に相当し、P型拡散層10がP型ベース領域に相当し、ポリシリコン電極9(b)がN型エミッタ領域兼エミッタ電極に相当する(N型不純物が注入され、ベース領域と接触しているため)。N型コレクタ領域上に形成されたポリシリコン電極9(a)はコレクタ電極に相当し、P型ベース領域上に形成されたポリシリコン電極8(a)はベース電極に相当する。絶縁膜11は、エミッタ・ベース領域を絶縁する。
受光素子A2において、半導体基板1とP型埋込層3とP型拡散層7とがアノード領域に相当し、N型エピタキシャル成長層4とN型拡散層6(b)とがカソード領域に相当する。アノード領域上に形成されたポリシリコン電極8(b)はアノード電極に相当し、カソード領域上に形成されたポリシリコン電極9(b)はカソード電極に相当する。
集積回路を構成するトランジスタA1が受光素子A2の駆動回路やその他の信号処理回路などを構成する。受光素子A2の表面から入射した光は、その受光領域で光電変換され、その入射光に応じた電荷がポリシリコン電極8(b),9(c)に光電流として出力される。また集積回路を構成する回路素子として、トランジスタの他に抵抗または容量素子を搭載した構成であってもよい。
なお、受光素子A2だけでなく、レーザー等の発光素子を同一半導体基板1上に形成してもよい。
以上のように、トランジスタA1の基本構成、受光素子A2の基本構成、分離用絶縁膜5およびポリシリコン電極8,9の形成の後に、CVD法により全体にわたってシリコン窒化膜による反射防止膜12を形成する。これが図1の状態である。
(2)次に、図2に示すように、PVD法、CVD法またはフォトエッチング技術を使用して、第1層間絶縁膜13、第1配線層14、第2層間絶縁膜15、第2配線層16および第1保護膜17を形成する。本実施形態では、第1層間絶縁膜13にはボロン(B)とリン(P)を添加したBPSG膜を用い、第1配線層14および第2配線層16にはアルミニウム膜を用い、第2層間絶縁膜15にはプラズマTEOS膜を用い、第1保護膜17にはプラズマCVD法により成長されたシリコン窒化膜を用いる。なお、配線層を形成する前に、電極と配線あるいは配線と配線とのコンタクト領域を形成するために絶縁膜を開口する工程が含まれる。なお、本実施形態は2層配線プロセスであるが、2層配線プロセス以外であってもよい。
(3)次に、図3に示すように、受光素子A2において、フォトエッチング技術およびドライエッチング技術により第1保護膜17を開口し、第1開口部21を形成する。
(4)次に、図4に示すように、図3にて形成した第1開口部21においてフォトエッチング技術およびウェットエッチング技術により第1層間絶縁膜13および第2層間絶縁膜を開口し、第2開口部22を形成する。第2開口部22を形成するにあたり、ウェットエッチングを用いることにより、基板表面に対して45度の角度を持つ斜面を形成することができる。また、エッチングの際、BPSG膜である層間絶縁膜13およびプラズマTEOS膜である層間絶縁膜15とシリコン窒化膜である反射防止膜12エッチングの選択比が高いため、反射防止膜12がエッチングされることはない。
(5)次に、図5に示すように、PVD法あるいはCVD法により全面に反射膜18を形成する。本実施形態では反射膜18にはアルミニウム膜を用いている。反射膜18は酸化膜と窒化膜とを交互に多層に積層することにより形成することも可能である。
ここで、酸化膜の屈折率をn、膜厚をd、窒化膜の屈折率をn、膜厚をd、入射光の波長をλとすると、n=n=λ/4を満たすように、酸化膜および窒化膜の膜厚を設定する。このように設定すると、膜表面に対して垂直に入射する波長λの光に対して反射膜となる。
しかし、本実施形態では45度以下の角度を持つ斜面上に反射膜を形成するため、基板表面に対する斜面の角度をθとすると、n/cosθ=n/cosθ=λ/4を満たすように設定しなければならない。酸化膜および窒化膜の膜厚とこれら積層膜の繰り返し数Nを最適化することにより、反射率を100%に近づけることが可能である。酸化膜と窒化膜を積層させた反射膜の反射率R2N+1は次式で与えられる。
2N+1=[(n 2N−n 2(N+1))/
(n 2N+n 2(N+1))]
上式でnは空気の屈折率、nは第1層間絶縁膜13および第2層間絶縁膜15の屈折率である。
(6)次に、図6に示すように、受光素子A2において、受光素子端の斜面のみに反射膜が残るように、リソグラフィ技術とエッチング技術により斜面以外の反射膜を除去する。エッチングの際、反射防止膜12と反射膜18の選択比の高い酸あるいはアルカリ溶液を用いてエッチングする。また、反射膜18が酸化膜と窒化膜の積層膜の場合は、ドライエッチングにて一番下の酸化膜が残るように除去し、ウェットエッチングにて一番下の酸化膜を除去する。以上の方法では、反射防止膜12が膜減りすることなく、受光素子端の斜面上に反射膜18を形成することができる。
(7)次に、図7に示すように、集積回路をなすトランジスタA1のパッド部の第1保護膜17を開口する。パッド部の開口にはドライエッチングを用いる。
なお、本実施形態において、反射防止膜はシリコン窒化膜を用いたが、これに代えて他の堆積膜としてシリコン酸窒化膜、シリコン炭化膜等を用いてもよい。
図8に完成状態を示す。
以上のような製造方法によって反射膜18を形成することにより、受光素子A2における端面において、反射光が受光素子A2に入射しないため、受光素子内での特性のばらつきが低減できる。また上記製造方法では反射防止膜12を膜減りさせないで形成することもできる。
なお、上記実施の形態では、半導体基板上に受光素子とともに集積回路を形成したが、受光素子だけを形成するものにも本発明を適用できる。
本発明の光半導体装置は、集積回路と受光素子とを同一基板に有するもので、DVDやCDのフォトIC等に有用である。
本発明の実施の形態の光半導体装置の製造方法における反射防止膜を形成するまでの工程断面図である。 本発明の実施の形態の光半導体装置の製造方法における配線形成工程と第1保護膜を形成するまでの工程断面図である。 本発明の実施の形態の光半導体装置の製造方法における受光素子上の第1開口部を形成するまでの工程断面図である。 本発明の実施の形態の光半導体装置の製造方法における受光素子上の第2開口部を形成するまでの工程断面図である。 本発明の実施の形態の光半導体装置の製造方法における反射膜を形成するまでの工程断面図である。 本発明の実施の形態の光半導体装置の製造方法における受光素子端の斜面以外の反射膜を除去するまでの工程断面図である。 本発明の実施の形態の光半導体装置の製造方法におけるパッド部を開口するまでの工程断面図である。 本発明の実施の形態における光半導体装置の断面図である。
符号の説明
1…半導体基板
2…N型埋込層
3…P型埋込層
4…N型エピタキシャル成長層
5…分離用絶縁膜
6…N型拡散層
7…P型拡散層
8…ポリシリコン電極
9…ポリシリコン電極
10…P型拡散層
11…絶縁膜
12…反射防止膜
13…第1層間絶縁膜
14…第1配線層
15…第2層間絶縁膜
16…第2配線層
17…第1保護膜
18…反射膜
21…第1開口部
22…第2開口部

Claims (7)

  1. 基板と、
    前記基板に形成された受光素子と、
    前記受光素子上に形成された反射防止膜と、
    前記反射防止膜上に形成された絶縁膜と、
    前記絶縁膜に形成され、前記反射防止膜を露出する状態に開口され、前記基板表面に対して45度以下の斜面を持つ開口部と、
    前記開口部の斜面に形成された反射膜とを備えた光半導体装置。
  2. 前記絶縁膜が種類の異なる酸化膜の積層膜で構成されている請求項1に記載の光半導体装置。
  3. 前記反射膜がアルミニウム膜により構成されている請求項1または2に記載の光半導体装置。
  4. 前記反射膜が窒化膜および酸化膜からなる積層構造により構成されている請求項1または2に記載の光半導体装置。
  5. 前記基板に前記受光素子とともに、前記受光素子の駆動回路もしくは前記受光素子の信号処理回路となる集積回路が形成されている請求項1記載の光半導体装置。
  6. 基板に受光素子を形成する工程と、
    前記受光素子上に反射防止膜を形成する工程と、
    前記反射防止膜上に絶縁膜を形成する工程と、
    前記反射防止膜を露出する状態に開口され、基板表面に対して45度以下の角度の斜面を持つ開口部を前記絶縁膜に形成する工程と、
    前記絶縁膜における前記開口部の斜面に反射膜を形成する工程とを含む光半導体装置の製造方法。
  7. 前記開口部を形成する工程は、前記絶縁膜をウェットエッチングすることにより前記斜面を形成する請求項6に記載の光半導体装置の製造方法。
JP2005027609A 2005-02-03 2005-02-03 光半導体装置およびその製造方法 Pending JP2006216757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027609A JP2006216757A (ja) 2005-02-03 2005-02-03 光半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027609A JP2006216757A (ja) 2005-02-03 2005-02-03 光半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006216757A true JP2006216757A (ja) 2006-08-17

Family

ID=36979714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027609A Pending JP2006216757A (ja) 2005-02-03 2005-02-03 光半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006216757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111211A (ja) * 2014-12-08 2016-06-20 セイコーエプソン株式会社 光電変換装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111211A (ja) * 2014-12-08 2016-06-20 セイコーエプソン株式会社 光電変換装置および電子機器

Similar Documents

Publication Publication Date Title
US7538404B2 (en) Optical semiconductor device and method for manufacturing the same
US8163591B2 (en) Backside illuminated image sensor
US7476598B2 (en) Photodiode and method of manufacturing the same
US20070072326A1 (en) Photodiode for multiple wavelength operation
JP2004214665A (ja) Cmosイメージセンサの製造方法
US7736923B2 (en) Optical semiconductor device and method for fabricating the same
JP2008182142A (ja) 固体撮像装置およびその製造方法、および撮像装置
CN101026173B (zh) 半导体装置及其制造方法
US20020006694A1 (en) Method of manufacturing photodiodes
TW201125113A (en) Photoelectric conversion device
US7605049B2 (en) Optical semiconductor device and manufacturing method for same
US7473945B2 (en) Optical semiconductor integrated circuit device
JP2006216757A (ja) 光半導体装置およびその製造方法
US20040012021A1 (en) Semiconductor device and optical device including the same
JP2003163344A (ja) 半導体装置及びその製造方法
JPH10135506A (ja) 半導体装置の製造方法
JP2928163B2 (ja) 半導体装置の製造方法
JPH11214739A (ja) 回路内蔵受光素子の製造方法
JP2005136269A (ja) 半導体装置およびその製造方法
US20050218469A1 (en) Optical semiconductor integrated circuit device
JP2898810B2 (ja) 回路内蔵受光素子およびその製造方法
JP2700357B2 (ja) 回路内蔵受光素子
JP2005223019A (ja) 受光素子とその製造方法及び固体撮像装置
JP2004103704A (ja) 半導体受光装置およびこれを備えた光学装置
JPH09153604A (ja) 光半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060922